DE19538050C2 - Dünnschichttransistor - Google Patents

Dünnschichttransistor

Info

Publication number
DE19538050C2
DE19538050C2 DE19538050A DE19538050A DE19538050C2 DE 19538050 C2 DE19538050 C2 DE 19538050C2 DE 19538050 A DE19538050 A DE 19538050A DE 19538050 A DE19538050 A DE 19538050A DE 19538050 C2 DE19538050 C2 DE 19538050C2
Authority
DE
Germany
Prior art keywords
electrode
semiconductor layer
film transistor
layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19538050A
Other languages
English (en)
Other versions
DE19538050A1 (de
Inventor
Hiroyuki Hebiguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of DE19538050A1 publication Critical patent/DE19538050A1/de
Application granted granted Critical
Publication of DE19538050C2 publication Critical patent/DE19538050C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

Die Erfindung betrifft einen Dünnschichttransistor zum selektiven Anlegen eines Signals von einer Signalelektrodenleitung an eine Pixelelektrode einer Flüssigkeitskristallanzeige.
Beschreibung des Standes der Technik
Fig. 5 zeigt ein Ersatzschaltbild einer aktiven Matrix-Flüssigkristall­ anzeige mit Dünnschichttransistoren als Schaltelementen, mit einer Mehrzahl paralleler Abtastelektrodenleitungen G1, G2, . . . und Gn, die allgemein mit G bezeichnet werden, und einer Mehrzahl paralleler Signalelektrodenleitungen S1, S2, . . . Sm, die allgemein mit S bezeichnet werden und sich quer zu jenen erstrecken, wobei die Abtastelektroden­ leitungen G an eine Abtastschaltung 1 und die Signalelektrodenleitungen. S an eine Signalzuführschaltung 2 angeschlossen sind. Dünnschichttran­ sistoren (Schaltelemente) 3 sind in der Nähe der Kreuzungspunkte der Abtastelektrodenleitungen G und der Signalelektrodenleitungen S ausge­ bildet. Ein Kondensator 4 und ein Flüssigkristallelement 5 sind parallel zu dem Drain jedes Dünnschichttransistors 3 geschaltet.
Mit der in Fig. 5 gezeigten Schaltung werden die Abtastelektrodenlei­ tungen G1, G2 . . . und Gn sequentiell abgetastet, um die Dünnschicht­ transistoren 3 an jeder Abtastelektrodenleitung G gleichzeitig einzuschal­ ten, und die Signalzuführschaltung 2 lädt über die Signalelektrodenlei­ tungen S1, S2, . . . und Sm die den anzusteuernden Flüssigkristallelemen­ ten 5 entsprechenden Kondensatoren 4 auf, und zwar von den Kondensa­ toren 4 diejenigen, die an die im Einschaltzustand befindlichen Dünn­ schichttransistoren 3 angeschlossen sind. Die gespeicherten Signalladun­ gen halten die zugehörigen Flüssigkristallelemente 5 auch nach dem Ausschalten der Dünnschichttransistoren 3 bis zum Beginn des nächsten Abtastzyklus angesteuert. Folglich werden die Flüssigkristallelemente 5 durch Steuersignale so angesteuert, daß sie Bildelemente darstellen. Die Flüssigkristallelemente werden also gleichsam statisch angesteuert, wenngleich die externen Treiberschaltungen, nämlich die Abtastschaltung 1 und die Signalzuführschaltung 2 die Flüssigkristallelemente 5 zeitlich gestaffelt treiben.
Fig. 3 und 6 zeigen einen Teil der konventionellen aktiven Matrix- Flüssigkristallanzeige, die durch die Ersatzschaltung nach Fig. 5 ver­ anschaulicht ist. Gemäß Fig. 5 und 6 sind die Abtastelektrodenleitun­ gen G und die Signalelektrodenleitungen S derart ausgebildet, daß sie einander auf einem transparenten Substrat 14, beispielsweise einem Glas- Substrat, kreuzen, und die Dünnschichttransistoren 3 sind zwischen der Abtastelektrodenleitung G und der Signalelektrodenleitung S gebildet.
Wie in den Fig. 3 und 6 zu sehen ist, enthält der Dünnschichttran­ sistor 3 eine Gateelektrode 8, welche dadurch gebildet wird, daß ein Abschnitt der Abtastelektrodenleitung G verlängert ist, eine Isolier­ schicht 16 die Gateelektrode 8 abdeckt, eine Halbleiterschicht 20 aus amorphem Silizium (a-Si) auf der Isolierschicht 16 gebildet ist und eine Drainelektrode 10 sowie eine Sourceelektrode 12 einander gegenüberlie­ gend mit dazwischen befindlicher Lücke durch Bearbeitung einer leiten­ den Schicht, beispielsweise einer Aluminiumschicht, auf der Halbleiter­ schicht 20 gebildet sind. Eine ohm'sche Kontaktschicht 22 ist durch Dotieren der Oberseite der Halbleiterschicht 20 gebildet. Der in Fig. 3 gezeigte Dünnschichttransistor wird allgemein als Dünnschichttransistor vom Kanal-Ätz-Typ bezeichnet. Die so aufgebaute Schichtstruktur ist mit einem Schutzfilm 18 überzogen. Die Drainelektrode 10 ist über ein Kontaktloch 24 in dem Schutzfilm 18 mit einer Pixelelektrode 15 ver­ bunden, während die Sourceelektrode 12 mit der Signalelektrodenleitung S verbunden ist. Ein Teil der Halbleiterschicht 20, der der Lücke zwi­ schen der Drainelektrode 10 und der Sourceelektrode 12 entspricht, ist eine Kanalzone 26. Ein nicht dargestellter Orientierungsfilm ist auf der auf dem Schutzfilm 18 gebildeten Pixelelektrode ausgebildet, auf dem Orientierungsfilm über der Pixelelektrode befindet sich ein transparentes Substrat mit einer Orientierungsschicht, und in dem Raum zwischen den Orientierungsschichten ist ein Flüssigkristallmaterial abgedichtet eingeschlossen, wodurch die aktive Matrix-Flüssigkristallanzeige vervoll­ ständigt wird.
Ein von der Pixelelektrode 15 erzeugtes elektrisches Feld wird an die Moleküle des Flüssigkristalls angelegt, um deren Orientierung einzustel­ len. Wenn das transparente Substrat 14 von Lichtstrahlen beleuchtet wird, die durch Gegenlicht von der Rückseite her abgestrahlt werden, ändert sich die Polarisierungsrichtung der Lichtstrahlen abhängig von der Orientierung des Flüssigkristallmaterials, und einige Flüssigkristallele­ mente geben Licht weiter, während andere Flüssigkristallelemente Licht­ strahlen abfangen, so daß hierdurch Zeichen und Bilder erzeugt werden.
Da die Elektroden, die kein Licht abgeben, sich in Bereiche der Flüs­ sigkristallanzeige hineinerstrecken, die den Dünnschichttransistoren 3 entsprechen, tragen solche Lichtstrahlen, die durch Rückenlicht von der Hinterseite des Substrats 14 her emittiert werden, nicht zur Darstellung von Zeichen und Bildern bei. Vielmehr fallen solche Lichtstrahlen auf die Unterseiten der Dünnschichttransistoren 3. Befindet sich das Hinter­ grundlicht hinter dem Substrat 14 der Flüssigkristallanzeige, so fällt ein Teil des von dem Hintergrundlicht stammenden Lichts als von dem Substrat 14 durchgelassene Lichtstrahlen auf die Halbleiterschicht 20, wie dies durch Pfeile A angedeutet ist, während ein Teil der Lichtstrah­ len, die auf die Halbleiterschicht 20 auftreffen, durch die geneigten Abschnitte 28 der Unterseite der Halbleiterschicht 20 reflektiert wird. Folglich erhöht sich das Leitvermögen der beleuchteten Halbleiterschicht 20, und es fließt ein Photostrom. Wenn daher der Dünnschichttransistor 3 angesteuert wird, fließt ein unerwünschter Leckstrom, obschon der Stromkreis von der Gateelektrode im Ausschaltzustand gehalten wird. Der Leckstrom erhöht den Ausschaltstrom beim Treiben der Flüssig­ kristallanzeige, was die Lichtdurchlaßkennlinie der Flüssigkristallanzeige abträglich beeinflußt.
Wenn elektrische Ladung einer festen Polarität kontinuierlich an das Flüssigkristallmaterial angelegt wird, spannt die Gleichstromkomponente die Ionen des mit dem Flüssigkristallmaterial in Berührung stehenden Orientierungsfilms vor, und adsorbierte Ladung erzeugt ein elektrisches Feld, was zu einem Haftenbleiben führt. Da die Lichtdurchlaßkennlinie des Flüssigkristallmaterials auch dann unverändert bleibt, wenn die Polarität der an die Pixelelektrode 15 angelegten Spannung umgekehrt wird, wird das Flüssigkristallmaterial von einer Wechselspannung betrie­ ben, um dieses Haftenbleiben zu verhindern.
Wenn allerdings das Flüssigkristallmaterial von einer Wechselspannung beaufschlagt wird, entsteht eine parasitäre Kapazität, und die Gatespan­ nung gelangt an die Pixelelektrode 15 und ruft die dynamische Span­ nungsverschiebung an der Pixelelektrode 15 hervor. Die parasitäre Kapa­ zität, die die Spannungsverschiebung verursacht, wird deshalb erzeugt, weil die Isolierschicht 16, die einen Teil der aktiven Matrix-Flüssig­ kristallanzeige bildet, als Kondensator fungiert.
Eine parasitäre Kapazität wird bei dem in Fig. 3 dargestellten Aufbau durch die Isolierschicht 16 erzeugt, die sich zwischen der Gateelektrode 8 und der Drainelektrode 10 befindet. Da ein großer Bereich der Drain­ elektrode 10 die Gateelektrode 8 überlappt, ist die Gate-Drain-Kapazität CGD vergleichsweise groß, was die parasitäre Kapazität erhöht. Die Gate- Drain-Kapazität CGD erzeugt Schaltrauschen, wenn die Flüssigkristall­ anzeige betrieben wird. Forschungs- und Entwicklungsarbeiten haben sich darauf konzentriert, die Gateelektrode 8 mit der kleinstmöglichen Abmessung auszubilden, so daß die Abschnitte der Drainelektrode 10 und der Sourceelektrode 12, welche die Gateelektrode 8 überlappen, verkleinert werden, um so die Gate-Drain-Kapazität CGD auf das kleinst­ mögliche Maß herabzusetzen.
Ein weiteres Problem bei der herkömmlichen Flüssigkristallanzeige besteht darin, daß von der Grenzfläche zwischen der Halbleiterschicht 20 und der Gateisolierschicht 16 ein Leckstrom zu der Drainelektrode 10 und zu der Sourceelektrode 12 fließt und der Ausschaltstrom zunimmt, wenn die Gatespannung negativ ist. Eine Erhöhung des Ausschaltstroms reduziert das Haltevermögen, wodurch sich der Kontrast der Anzeige verringert und unnötig Leistung verbraucht wird.
Aus der US 5 355 002 ist ein Dünnschichttransistor für eine Flüssigkristallanzeige bekannt, bei der auf die Halbleiterschicht, welche die Seiten der Gateelektrode überragt, eine dotierte Siliziumschicht aufgebracht wird, diese Schicht geätzt wird, und anschließend auf dieser geätzten Schicht die Anschlüsse für die Source- und Drainelektrode gebildet werden. Bei dem Dünnschichttransistor nach der US 5 355 002 wird eine zweite Isolierschicht gebildet, bevor Source- und Drainelektroden gebildet werden. Aus diesem Grund wird die Isolierschicht geätzt, bevor die Source- und Drainelektroden gebildet werden. Die Schutzschicht bei dieser Anordnung wird nicht über der Kanalzone gebildet.
Aufgabe der Erfindung ist die Schaffung eines Dünnschichttransistors mit einer Halbleiterschicht, die vor Hintergrundlicht oder dergleichen abgeschirmt ist, um Leckströme aus der Halbleiterschicht zu unterdrücken und so den Ausschaltstrom zu verringern.
Gelöst wird diese Aufgabe durch einen Dünnschichttransistor mit den Merkmalen des Anspruchs 1.
Vorteilhafte Weiterbildungen sind in den abhängigen Ansprüchen 2 und 3 angegeben.
Da die Gateelektrode breiter ist als die über der Gateelektrode gebildete Halbleiterschicht, wird von der Rückseite her emittiertes Licht, welches auf die Rückseite des Dünnschichttransistors fällt, von der Gateelektrode abgefangen, so daß kein Licht weitergeleitet wird, welches die oberhalb der Gateelektrode gebildete Halbleiterschicht erreichen körnte. Folglich wird keinerlei Photostrom in der Kanalzone in der Halbleiterschicht erzeugt, und der Ausschaltstrom des Dünnschichttransistors ist gering, und demzufolge hat der Dünnschichttransistor ein verbessertes Ein-/Aus- Verhältnis.
Da die Sourceelektrode und/oder die Drainelektrode nicht in einem Bereich der Gateisolierschicht in der Nähe der Halbleiterschicht vorhan­ den ist, fließt jeglicher Leckstrom von der Grenzfläche zwischen der Halbleiterschicht und der Gateisolierschicht durch die Drainelektrode ab, so daß der Aus-Strom verringert werden kann. Demzufolge ist die mit dem Dünnschichttransistor ausgestattete Flüssigkristallanzeige in der Lage, Bilder und Zeichen mit hohem Kontrast anzuzeigen, während die Leistungsaufnahme der Flüssigkristallanzeige verringert ist.
Da die Sourceelektrode und/oder die Drainelektrode vergleichsweise klein ist, überlappt nur ein schmaler Bereich der Sourceelektrode und/­ oder der Drainelektrode die Gateelektrode, obschon die Gateelektrode vergleichsweise groß ist, so daß die Gate-Drain-Kapazität (CGD) ver­ ringert und damit die Erzeugung von Schaltrauschen beim Betrieb der Flüssigkristallanzeige vermieden werden kann.
Kurze Beschreibung der Zeichnungen
Die oben erwähnten Ziele sowie weitere Ziele, Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung in Verbindung mit der begleitenden Zeichnung. Es zeigen:
Fig. 1 eine typische Schnittansicht eines Dünnschichttransistors gemäß einer bevorzugten Ausführungsform der Erfindung;
Fig. 2 eine graphische Darstellung der Änderung des Drainstroms in Abhängigkeit der Gatespannung in dem Dünnschichttransistor nach Fig. 1.
Fig. 3 eine Schnittansicht eines bereits konzipierten Dünnschicht­ transistors;
Fig. 4 eine graphische Darstellung der Änderung des Drainstroms in Abhängigkeit der Gatespannung bei einem konventionellen Dünn­ schichttransistors nach Fig. 3;
Fig. 5 ein Ersatzschaltbild einer aktiven Matrix-Flüssigkristall­ anzeige;
Fig. 6 eine vergrößerte Draufsicht auf eines der Pixel (Bildele­ mente) der aktiven Matrix-Flüssigkristallanzeige nach Fig. 5; und
Fig. 7 eine graphische Darstellung der Änderung des Kontrasts in Abhängigkeit des Ausschaltstroms.
Detaillierte Beschreibung der bevorzugten Ausführungsformen
Nach Fig. 1 besitzt ein Dünnschichttransistor gemäß einer bevorzugten Ausführungsform der Erfindung ein transparentes Substrat 14, zum Beispiel ein Glass-Substrat mit einem Brechungsindex von 1,530 (#7059-Glass von Corning Co.), eine Gateelektrode 30 aus leitendem, lichtabschir­ menden Material wie Cr, Al oder Cu, die auf dem Substrat 14 ausgebil­ det ist, eine Gateisolierschicht 16, beispielsweise eine Siliziumnitrid­ schicht mit einem Brechungsindex von etwa 1,85, die so ausgebildet ist, daß sie die Oberseite des Substrats 14 und die Gateelektrode 16 über­ deckt, eine Halbleiterschicht 36, zum Beispiel eine Schicht aus a-Si, die auf der Gateisolierschicht 16 ausgebildet ist, eine über der Gateelektrode 30 gebildete Sourceelektrode 34, eine über der Gateelektrode 30 der Sourceelektrode 34 gegenüberliegend und von dieser beabstandet ausge­ bildete Drainelektrode 32, eine ohmsche Kontaktschicht 46 aus n+- leitendem a-SiH oder dergleichen, ausgebildet zwischen der Sourceelek­ trode 34 und der Halbleiterschicht 36 durch Ionenimplantation, und eine ohmsche Kontaktschicht 38 aus a-Si oder dergleichen, die zwischen der Drainelektrode 32 und der Halbleiterschicht 36 durch Ionenimplantation ausgebildet ist. Ein Abschnitt der Halbleiterschicht 36 zwischen der Sourceelektrode 34 und der Drainelektrode 32 dient als Kanalzone 41. Die Sourceelektrode 34 und die Drainelektrode 32 sind aus einem leiten­ den Material wie Al, Cu oder wie ITO gebildet.
Dieser Dünnschichttransistor nach Fig. 1 wird als einer der Dünn­ schichttransistoren 3 der in den Fig. 5 und 6 dargestellten Flüssig­ kristallanzeige zum Treiben des Flüssigkristallmaterials verwendet. Um eine spezifisches Bildelement (Pixel) zu aktivieren, werden Signale an die entsprechende Abtastelektrodenleitung G und die zugehörige Signal­ elektrodenleitung S gelegt, um eine elektrisches Feld an die Moleküle des Flüssigkristallmaterials zu legen, indem eine spezifizierte Pixel­ elektrode 40 eines spezifizierten Dünnschichttransistors 3 aufgeladen wird.
Bei diesem Dünnschichttransistor ist die Gateelektrode 30 breiter als die Halbleiterschicht 36.
Während die Sourceelektrode 12 und die Drainelektrode 10 des in Fig. 3 gezeigten konventionellen Dünnschichttransistors auf der Gateisolier­ schicht 16 so ausgebildet sind, daß sie den Umfang der Halbleiterschicht 30 abdecken, sind die Sourceelektrode 34 und die Drainelektrode 32 des erfindungsgemäßen Dünnschichttransistors lediglich auf der Obersei­ te der Halbleiterschicht 36 über die ohmschen Kontaktschichten 46 bzw. 38 ausgebildet, sie sind aber nicht in Berührung mit der Gateisolier­ schicht 16. Das heißt, kein Teil der Sourceelektrode 34 und der Drain­ elektrode 32 ist auf der Gateisolierschicht 16 und um die Halbleiter­ schicht 36 herum ausgebildet.
Die ohm'schen Kontaktschichten 46 und 38 verbinden die Sourceelek­ trode 34 und die Drainelektrode 32 mit der Halbleiterschicht 36 in aus­ reichendem ohmschen Kontakt, was den Einschaltwiderstand verringert.
Die Drainelektrode 32 ist an die Pixelelektrode 40 aus ITO oder der­ gleichen über ein Durchkontaktierloch 42 angeschlossen, welches in einer Schutzschicht 18 an einer der Drainelektrode 32 entsprechenden Stelle ausgebildet ist. Die Sourceelektrode 34 ist mit einer Signalelek­ trodenleitung S über einen Sourceverbinder 44 verbunden, der auf der Schutzschicht 18 ausgebildet ist.
Da die Gateelektrode 30 breiter ist als die oberhalb der Gateelektrode ausgebildete Halbleiterschicht 36, wird von der Rückseite des Substrats 14 stammendes Hintergrundlicht, welches in Richtung der Pfeile A (Fig. 1) verläuft, durch die Gateelektrode 30 abgefangen und kann nicht die Halbleiterschicht 36 erreichen, die sich oberhalb der Gateelek­ trode 30 erstreckt. Folglich wird in der Kanalzone 41 der Halbleiter­ schicht 36 kein Photostrom erzeugt, so daß der Ausschaltstrom des Dünnschichttransistors vergleichsweise niedrig und damit das Ein-/Aus- Verhältnis, das heißt das Verhältnis des Einschaltstroms zum Ausschalt­ strom beim Betrieb des Dünnschichttransistors, verbessert ist. Da ein Teil der Drainelektrode 32, der die Gateelektrode 30 überlappt, kleiner ist als bei der Drainelektrode 10 des herkömmlichen Dünnschichttran­ sistors, ist die Gate-Drain-Kapazität CGD, das heißt die parasitäre Kapa­ zität, vergleichsweise klein, und dementsprechend verringert sich das Schaltrauschen.
Da die Sourceelektrode 34 und die Drainelektrode 32 nicht auf der Gateisolierschicht 16 und in der Nähe der Grenzschicht zwischen der Halbleiterschicht 36 und der Gateisolierschicht 16 ausgebildet sind, fließt kein Leckstrom von der Grenzfläche zwischen der Halbleiterschicht 36 und der Gateisolierschicht 16 zu der Drainelektrode 32.
Fig. 2 zeigt die Änderung des Drainstroms in Abhängigkeit der Gate­ spannung für den Dünnschichttransistor gemäß der Erfindung in einer Einschaltzone und einer Ausschaltzone, und Fig. 4 zeigt die Änderung des Drainstroms in Abhängigkeit der Gatespannung bei dem herkömm­ lichen Dünnschichttransistor 3. In beiden Fig. 2 und 4 bedeutet die gestrichelte Linie die Relation zwischen dem Drainstrom und der Gate­ spannung, wenn das Hintergrundlicht eingeschaltet ist, während die durchgehende Linie die Relation für ausgeschaltetes Hintergrundlicht angibt.
Wie aus Fig. 4 ersichtlich ist, fließt in dem herkömmlichen Dünnschichttransistor 3 bei eingeschaltetem Hintergrund­ licht ein Drainstrom in der Größenordnung von 1 × 10-10 A, wenn die Gatespannung -5 V oder niedriger ist, was den Kontrast beeinträchtigt. Dieses Phänomen ist zurückzuführen auf einen Photostrom, der aufgrund der Be­ leuchtung der Halbleiterschicht 20 durch das Hintergrundlicht entsteht. Selbst wenn das Hintergrundlicht ausgeschaltet ist, steigt der Drainstrom mit abnehmender Gatespannung in der Ausschaltzone an, was auf den Leckstrom von der Schnittstelle zwischen der Halbleiter­ schicht 20 und der Gateisolierschicht 16 in die Drainelektrode 10 zurückzufüh­ ren ist.
Wie aus Fig. 2 ersichtlich ist, steigt bei dem erfindungsgemäßen Dünn­ schichttransistor der Drainstrom bei Abnahme der Gatespannung sehr schwach an, und es wird selbst dann kein Photostrom erzeugt, wenn das Hintergrundlicht eingeschaltet ist, was zeigt, daß der Drainstrom kaum von dem Hintergrundlicht beeinflußt wird. Somit reduziert die vorliegen­ de Erfindung den Ausschaltstrom des Dünnschichttransistors von bei­ spielsweise 1 × 10-10 A auf 1 × 10-12 A, wodurch sich der Kontrast sehr stark von etwa 20 auf etwa 110 gemäß Fig. 7 verbessern und sich außerdem die Leistungsaufnahme verringern läßt.

Claims (3)

1. Dünnschichttransistor zum selektiven Anlegen eines Signals von einer Signalelektrodenleitung an eine Pixelelektrode einer Flüssig­ kristallanzeige, umfassend:
ein Substrat (14);
eine auf dem Substrat gebildete Gateelektrode (30) mit einer ersten Breite in einer ersten Richtung;
eine Gateisolierschicht (16) auf der Gateelektrode (10);
eine auf der Gateisolierschicht (16) gebildete Halbleiterschicht mit einer zweiten Breite in der ersten Richtung sowie mit einem ersten und einem zweiten Ende, die einander abgewandt sind und zwischen sich eine Kanalzone bilden,
eine auf der Halbleiterschicht (36) gebildete ohmsche Kontakt­ schicht (46),
eine auf letzterer über dem ersten Ende der Halbleiterschicht (36) gebildete Sourceelektrode (34),
eine auf der Halbleiterschicht (36) gegenüber der Sourceelek­ trode (34) mit Abstand von dieser gebildete Drainelektrode (32) über dem zweiten Ende der Halbleiterschicht (36) auf der ohmschen Kontaktschicht (46);
eine Schutzschicht (18), die auf der Gateisolierschicht (16), der Sourceelektrode (34), der Kanalzone der Halbleiterschicht (36) und der Drainelektrode (32) gebildet ist,
wobei die Pixelelektrode (40) elektrisch mit der Drainelektrode (32) über ein erstes Loch in der Schutzschicht (18) verbunden ist;
wobei die Signalelektrodenleitung (5) elektrisch mit der Sourceelek­ trode (34) über ein zweites Loch in der Schutzschicht (18) verbun­ den ist;
wobei die erste Breite der Gateelektrode größer ist als die zweite Breite der Halbleiterschicht (36); und
wobei die Sourceelektrode (34) und die Drainelektrode (32) zwi­ schen dem ersten und dem zweiten Ende der Halbleiterschicht (36) ausgebildet sind.
2. Dünnschichttransistor nach Anspruch 1, bei dem sich hinter dem Substrat (14) eine Hintergrundbeleuchtung befindet.
3. Dünnschichttransistor nach Anspruch 1, bei dem die Pixelelektrode (40) auf der Gateisolierschicht (16) ausgebildet ist.
DE19538050A 1994-10-13 1995-10-12 Dünnschichttransistor Expired - Lifetime DE19538050C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6248184A JP3002099B2 (ja) 1994-10-13 1994-10-13 薄膜トランジスタおよびそれを用いた液晶表示装置

Publications (2)

Publication Number Publication Date
DE19538050A1 DE19538050A1 (de) 1996-04-18
DE19538050C2 true DE19538050C2 (de) 2003-12-11

Family

ID=17174458

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19538050A Expired - Lifetime DE19538050C2 (de) 1994-10-13 1995-10-12 Dünnschichttransistor

Country Status (4)

Country Link
US (1) US5598012A (de)
JP (1) JP3002099B2 (de)
KR (1) KR100294350B1 (de)
DE (1) DE19538050C2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
US5808317A (en) * 1996-07-24 1998-09-15 International Business Machines Corporation Split-gate, horizontally redundant, and self-aligned thin film transistors
KR100230595B1 (ko) * 1996-12-28 1999-11-15 김영환 액정 표시 장치 및 그 제조방법
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP2002368228A (ja) * 2001-06-13 2002-12-20 Matsushita Electric Ind Co Ltd 液晶表示装置とその駆動方法
US20030120539A1 (en) * 2001-12-24 2003-06-26 Nicolas Kourim System for monitoring and analyzing the performance of information systems and their impact on business processes
JP4604440B2 (ja) * 2002-02-22 2011-01-05 日本電気株式会社 チャネルエッチ型薄膜トランジスタ
JP4551049B2 (ja) * 2002-03-19 2010-09-22 三菱電機株式会社 表示装置
KR20040006555A (ko) * 2002-07-12 2004-01-24 삼성전자주식회사 액정 표시 장치
US8681140B2 (en) * 2004-05-21 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having the same
KR100703467B1 (ko) * 2005-01-07 2007-04-03 삼성에스디아이 주식회사 박막트랜지스터
KR101152528B1 (ko) 2005-06-27 2012-06-01 엘지디스플레이 주식회사 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법
JP5023465B2 (ja) * 2005-10-20 2012-09-12 カシオ計算機株式会社 薄膜トランジスタパネル
TWI275184B (en) * 2006-05-18 2007-03-01 Au Optronics Corp Thin film transistor and fabrication method thereof
KR101409704B1 (ko) * 2006-12-26 2014-06-19 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
JP2009071289A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101367129B1 (ko) * 2008-07-08 2014-02-25 삼성전자주식회사 씬 필름 트랜지스터 및 그 제조 방법
JP5615605B2 (ja) * 2010-07-05 2014-10-29 三菱電機株式会社 Ｆｆｓモード液晶装置
JP2012053372A (ja) * 2010-09-03 2012-03-15 Hitachi Displays Ltd 液晶表示装置
KR101708906B1 (ko) 2016-10-05 2017-02-21 배진철 의자용 받침대 및 그를 구비하는 의자
JP2019050394A (ja) * 2018-10-31 2019-03-28 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
CN110400811B (zh) * 2019-08-30 2021-12-17 合肥鑫晟光电科技有限公司 阵列基板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355002A (en) * 1993-01-19 1994-10-11 Industrial Technology Research Institute Structure of high yield thin film transistors

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61203484A (ja) * 1985-03-06 1986-09-09 株式会社東芝 表示装置用駆動回路基板及びその製造方法
JPS62209514A (ja) * 1986-03-11 1987-09-14 Seiko Epson Corp アクテイブマトリクス基板
JP2672524B2 (ja) * 1987-10-02 1997-11-05 株式会社日立製作所 薄膜トランジスタ
JPH01217423A (ja) * 1988-02-26 1989-08-31 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355002A (en) * 1993-01-19 1994-10-11 Industrial Technology Research Institute Structure of high yield thin film transistors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Appl.Phys.Lett. 66 (22), 29 May 1995,pp.3007-3009 *

Also Published As

Publication number Publication date
KR100294350B1 (ko) 2001-09-17
KR960015962A (ko) 1996-05-22
JP3002099B2 (ja) 2000-01-24
DE19538050A1 (de) 1996-04-18
JPH08116062A (ja) 1996-05-07
US5598012A (en) 1997-01-28

Similar Documents

Publication Publication Date Title
DE19538050C2 (de) Dünnschichttransistor
DE3587470T2 (de) Flüssigkristallanzeigevorrichtung.
DE69418283T2 (de) TFT mit niedriger parasitärer Kapazität
DE102014118009B4 (de) Anordnungssubstrat
DE69708981T2 (de) Flüssigkristallanzeige
DE19605669B4 (de) Aktivmatrix-Anzeigevorrichtung
DE69829357T2 (de) Anzeigevorrichtung mit aktiver matrix
DE3687701T2 (de) Anzeigevorrichtung vom transmissiven typ.
DE69313496T2 (de) Flüssigkristall-Anzeigetafel
DE2419170C3 (de) Flüssigkristall-Bildschirm mit Matrixansteuerung
US7148506B2 (en) Active matrix display and electrooptical device
DE69327028T2 (de) Flüssigkristall-Anzeigevorrichtung
DE69627066T2 (de) Flüssigkristallanzeigeeinrichtung mit aktiver Matrix mit an einem unabhängigen Potential angeschlossener Lichtschutzelektrode
DE10359248B4 (de) Verfahren, bei dem eine Aktivmatrixvorrichtung mit organischen Lichtemissionsdioden hergestellt wird
DE68917774T2 (de) Dünnfilm-Halbleitervorrichtung und damit hergestellte Flüssigkristallanzeige.
US6411348B2 (en) Active matrix substrate and producing method of the same
DE19650787C2 (de) Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben
DE19710248C2 (de) Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür
US5796448A (en) Structure for a parasitic capacitor and a storage capacitor in a thin film transistor-liquid crystal display and a method for making the same
DE69032479T2 (de) Verbesserter Dünnfilmvaraktor
DE10360884A1 (de) Oganische Doppeltafel-Elektrolumineszenz-Anzeigevorrichtung und Herstellungsverfahren für diesselbe
DE102006028320A1 (de) Flüssigkristallanzeigevorrichtung, bei der ein Leckagestrom reduziert ist, und Herstellungsverfahren davon
DE60222508T2 (de) Flüssigkristall-Anzeigevorrichtung
DE69505461T2 (de) Herstellungsverfahren für Dünnfilmtransistor mit obenliegendem Gate
DE69935415T2 (de) Aktivmatrix-flüssigkristall-anzeigevorrichtungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: LG PHILIPS LCD CO., LTD., SEOUL/SOUL, KR

8128 New person/name/address of the agent

Representative=s name: TER MEER STEINMEISTER & PARTNER GBR PATENTANWAELTE

8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

8328 Change in the person/name/address of the agent

Representative=s name: TER MEER STEINMEISTER & PARTNER GBR PATENTANWAELTE

R071 Expiry of right