CN103003947A - 显示装置、用于显示装置中的薄膜晶体管、及薄膜晶体管的制造方法 - Google Patents

显示装置、用于显示装置中的薄膜晶体管、及薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN103003947A
CN103003947A CN2012800015190A CN201280001519A CN103003947A CN 103003947 A CN103003947 A CN 103003947A CN 2012800015190 A CN2012800015190 A CN 2012800015190A CN 201280001519 A CN201280001519 A CN 201280001519A CN 103003947 A CN103003947 A CN 103003947A
Authority
CN
China
Prior art keywords
layer
thin
film transistor
channel layer
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012800015190A
Other languages
English (en)
Inventor
佐藤一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103003947A publication Critical patent/CN103003947A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

在具备显示元件、和控制该显示元件的发光的薄膜晶体管的显示装置中，薄膜晶体管具备：栅电极，其形成在绝缘性支撑基板上；栅极绝缘膜，其在基板上形成为覆盖栅电极；沟道层，其形成在栅极绝缘膜上；沟道保护层，其形成在沟道层的上表面；一对接触层，形成在沟道保护层的上表面，且与沟道层连接；和源电极及漏电极，分别与一对接触层连接，一对接触层具有与沟道层的侧面相接的界面。

Description

显示装置、用于显示装置中的薄膜晶体管、及薄膜晶体管的制造方法
技术领域
本发明涉及有机EL(Electro Luminescence)显示装置等显示装置、在该显示装置中使用的薄膜晶体管(以下也略记为“TFT(Thin FilmTransistor)”、及TFT的制造方法。
背景技术
近几年，作为下一代的显示装置，采用了电流驱动型的有机EL元件的有机EL显示装置备受关注。其中，在有源矩阵驱动型有机EL显示装置中采用场效应晶体管，作为该场效应晶体管之一，已知有在具有绝缘表面的基板上设置的半导体层成为沟道形成区域的薄膜晶体管。
作为在有源矩阵驱动型有机EL显示装置中采用的薄膜晶体管，至少需要用于控制有机EL元件的导通/截止等驱动时刻的开关晶体管、和用于控制有机EL元件的发光量的驱动晶体管。对于这些薄膜晶体管，优选分别具有出色的晶体管特性，进行了各种研究。
例如，对于开关晶体管而言，需要进一步降低截止电流，并降低导通电流和截止电流这两者的偏差。此外，对于驱动晶体管而言，需要进一步提高导通电流的同时降低导通电流的偏差。
此外，在现有技术中，作为这种薄膜晶体管的沟道形成区域，例如采用了非晶硅膜(非晶质硅膜)，在非晶质硅膜中，由于无法增大沟道层中的载流子移动度，因此不能确保高的导通电流。
因此，提出了在沟道层中使用移动度高的晶体硅等。
但是，即使在沟道层中使用结晶性高的硅，在形成源电极及漏电极时，会对沟道层带来蚀刻损坏，无法充分发挥原来的性能。此外，对大型基板很难将沟道层的蚀刻量控制得均匀，因此沟道层的膜厚变得不均匀，存在薄膜晶体管的性能有偏差的问题。为了解决这些问题，提出了使用保护沟道层的沟道保护膜的晶体管(例如，参照专利文献1)。
但是，要求可维持薄膜晶体管导通时的驱动电流、且抑制截止时的漏电流以及可用简单的工序形成电特性出色的薄膜晶体管。
在先技术文献
专利文献
专利文献1：日本特开平6-188422号公报
发明内容
本发明的显示装置是具备显示元件、和控制该显示元件的发光的薄膜晶体管的显示装置，薄膜晶体管具备：栅电极，其形成在绝缘性支撑基板上；栅极绝缘膜，其在基板上形成为覆盖栅电极；沟道层，其形成在栅极绝缘膜上；沟道保护层，其形成在沟道层的上表面；一对接触层，形成在沟道保护层的上表面，且与沟道层连接；和源电极及漏电极，分别与一对接触层连接，一对接触层具有与沟道层的侧面相接的界面。
此外，本发明的薄膜晶体管用于显示装置中，该薄膜晶体管具备：栅电极，其形成在绝缘性支撑基板上；栅极绝缘膜，其在基板上形成为覆盖栅电极；沟道层，其形成在栅极绝缘膜上；沟道保护层，其形成在沟道层的上表面；一对接触层，形成在沟道保护层的上表面，且与沟道层连接；和源电极及漏电极，分别与一对接触层连接，一对接触层具有与沟道层的侧面相接的界面。
此外，本发明的薄膜晶体管的制造方法中，该薄膜晶体管具备：栅电极，其形成在绝缘性支撑基板上；栅极绝缘膜，其在基板上形成为覆盖栅电极；沟道层，其形成在栅极绝缘膜上；沟道保护层，其形成在沟道层的上表面；一对接触层，形成在沟道保护层的上表面，且与沟道层连接；和源电极及漏电极，分别与一对接触层连接，一对接触层具有与沟道层的侧面相接的界面，在该制造方法中，以同一光掩模对沟道层和沟道保护层进行图案化来进行蚀刻，之后，形成一对接触层。
另外，本发明的薄膜晶体管的制造方法中，该薄膜晶体管具备：栅电极，其形成在绝缘性支撑基板上；栅极绝缘膜，其在基板上形成为覆盖栅电极；沟道层，其形成在栅极绝缘膜上；沟道保护层，其形成在沟道层的上表面；一对接触层，形成在沟道保护层的上表面，且与沟道层连接；和源电极及漏电极，分别与一对接触层连接，一对接触层具有与沟道层的侧面相接的界面，在该制造方法中，在绝缘性支撑基板上形成薄膜晶体管用的栅电极、和蓄积电容部用的栅电极之后，按照覆盖栅电极的方式，在基板上形成栅极绝缘膜、沟道层和沟道保护层，以同一光掩模对沟道层和沟道保护层进行图案化来进行蚀刻，并且除去蓄积电容部的沟道层、和沟道保护层，之后，形成一对接触层，并且形成分别与一对接触层连接的薄膜晶体管的源电极及漏电极、和蓄积电容部的电极。
如以上所述，根据本发明，能够维持薄膜晶体管导通时的驱动电流，且抑制截止时的漏电流，能够以简单的工序形成电特性出色的薄膜晶体管。而且，能够同时形成薄膜晶体管和蓄积电容部。
附图说明
图1是作为本发明的一实施方式的显示装置的有机EL显示装置的部分切割立体图。
图2是本发明的一实施方式的显示装置的像素的电路结构图。
图3是在本发明的一实施方式的显示装置的一个像素中表示构成有机EL元件和驱动晶体管的设备结构的剖视图。
图4A是表示本发明的一实施方式的薄膜晶体管的结构的剖视图。
图4B是表示本发明的一实施方式的薄膜晶体管的结构的俯视图。
图5是表示本发明的一实施方式的薄膜晶体管和蓄积电容部的结构的剖视图。
图6A是表示本发明的一实施方式的薄膜晶体管的制造方法中的制造工序的一例的剖视图。
图6B是表示本发明的一实施方式的薄膜晶体管的制造方法中的制造工序的一例的剖视图。
图6C是表示本发明的一实施方式的薄膜晶体管的制造方法中的制造工序的一例的剖视图。
图6D是表示本发明的一实施方式的薄膜晶体管的制造方法中的制造工序的一例的剖视图。
图6E是表示本发明的一实施方式的薄膜晶体管的制造方法中的制造工序的一例的剖视图。
图6F是表示本发明的一实施方式的薄膜晶体管的制造方法中的制造工序的一例的剖视图。
图6G是表示本发明的一实施方式的薄膜晶体管的制造方法中的制造工序的一例的剖视图。
图6H是表示本发明的一实施方式的薄膜晶体管的制造方法中的制造工序的一例的剖视图。
图6I是表示本发明的一实施方式的薄膜晶体管的制造方法中的制造工序的一例的剖视图。
图6J是表示本发明的一实施方式的薄膜晶体管的制造方法中的制造工序的一例的剖视图。
具体实施方式
(实施方式)
以下，参照附图，说明本发明的一实施方式的显示装置、以及在该显示装置中所使用的薄膜晶体管薄膜晶体管(以下，略记为“TFT(Thin FilmTransistor)”)及其制造方法。
首先，以有机EL显示装置为例说明本发明的一实施方式的显示装置。
图1是作为本发明的一实施方式的显示装置的有机EL显示装置的部分切割立体图。表示有机EL显示装置的示意结构。如图1所示，有机EL显示装置具备：有源矩阵基板1；在有源矩阵基板1上配置成多个矩阵状的像素2；与像素2连接且在有源矩阵基板1上多个配置成阵列状的像素电路3；由依次层叠在像素2和像素电路3上的作为阳极的电极4、有机EL层5及作为阴极的电极6构成的EL元件；和用于将像素电路3分别连接到控制电路的多根源极布线7及栅极布线8。此外，EL元件的有机EL层5是通过依次层叠电子传输层、发光层、空穴传输层等各层而构成的。
接着，利用图2说明像素2的电路构成的一例。图2是本发明的一实施方式的显示装置的像素的电路结构图。
如图2所示，像素2具备：作为显示元件的有机EL元件11；由用于控制有机EL元件11的发光量的薄膜晶体管构成的驱动晶体管12；由用于控制有机EL元件11的导通/截止等驱动时刻的薄膜晶体管构成的开关晶体管13；和电容器14。并且，开关晶体管13的源电极13S与源极布线7连接，栅电极13G与栅极布线8连接，漏电极13D与电容器14及驱动晶体管12的栅电极12G连接。此外，驱动晶体管12的漏电极12D与电源布线9连接，源电极12S与有机EL元件11的正极连接。即，作为显示装置的有机EL显示装置具备作为显示元件的有机EL元件11、和控制显示元件的发光的薄膜晶体管。
在这种构成中，若向栅极布线8输入栅极信号而使开关晶体管13处于导通状态，则与经由源极布线7供给的影像信号对应的信号电压被写入电容器14。写入到电容器14的保持电压被保持1帧期间。
并且，通过写入到电容器14的保持电压，驱动晶体管12的电导进行模拟变化，与发光阶段对应的驱动电流从有机EL元件11的正极流向负极。通过流过该负极的驱动电流，有机EL元件11发光，显示为图像。
图3是在本发明的一实施方式的有机EL显示装置的一个像素中表示构成有机EL元件和驱动晶体管的设备结构的剖视图。如图3所示，有机EL显示装置在要形成驱动晶体管12和开关晶体管(未图示)的TFT阵列基板、即绝缘性的支撑基板21上具备第1层间绝缘膜22、第2层间绝缘膜23、第1接触部24、第2接触部25、和围堰26。另外，如在图1中所说明的那样，具备作为下部阳极的电极4、有机EL层5、作为上部阴极的电极6。
在此，构成驱动晶体管12的薄膜晶体管30是底栅型的n型薄膜晶体管，在支撑基板21上依次层叠栅电极、栅极绝缘膜、半导体层、欧姆接触层(以下，略记为“接触层”)、和源电极及漏电极而形成。
接着，利用图4A～图6J，说明本发明的一实施方式中的薄膜晶体管的构成及其制造方法。
图4A是表示本发明的一实施方式的薄膜晶体管的构成的剖视图。图4B是从源电极、漏电极侧看到的俯视图。如图4A、4B所示，薄膜晶体管30是底栅型的n型薄膜晶体管。薄膜晶体管30通过按顺序层叠在绝缘性支撑基板21上形成的栅电极31、在栅电极31上形成的栅极绝缘膜32、在栅极绝缘膜32上形成的沟道层33、在作为蚀刻阻挡层的沟道保护层34上分离形成的一对接触层35a、35b、和在一对接触层35a、35b上形成的源电极36S及漏电极36D而构成。因此，一对接触层35a、35b形成在沟道保护层34的上表面上且与沟道层33连接。此外，源电极36S及漏电极36D分别与沟道层33连接。即，源电极36S及漏电极36D分别与一对接触层35a、35b连接。
支撑基板21是例如由石英玻璃等玻璃基板构成的绝缘性基板。另外，虽然未图示，但是为了防止基板中所包含的钠或磷等杂质进入半导体膜中，也可以在支撑基板21的表面上形成由氮化硅膜(SiNx)或氧化硅膜(SiOx)等绝缘膜构成的底涂层膜。
栅电极31是在由绝缘性基板构成的支撑基板21上例如由钼(Mo)构成且图案形成为带状的电极。作为栅电极31，可以是钼(Mo)以外的金属，也可以是例如由钼钨(MoW)等构成。另外，作为栅电极31的材料，在薄膜晶体管30的制造工序中包括加热工序的情况下，优选是在加热时不易变质的高熔点的金属材料。在本实施方式中，作为栅电极31，使用了膜厚为100nm左右的钼(Mo)。
按照覆盖栅电极31的方式形成的栅极绝缘膜32例如可以使用二氧化硅(SiO2)。另外，作为栅极绝缘膜32的材料，由氮化硅膜(SiN)或氮氧化硅膜(SiON)、或它们的层叠膜等构成。另外，在本实施方式中，作为形成在栅极绝缘膜32上的沟道层33而是用晶质半导体膜，因此作为栅极绝缘膜32，优选使用二氧化硅。作为栅极绝缘膜32而使用二氧化硅，可实现与沟道层33的良好的界面状态，能够维持TFT的良好的阈值电压特性。在本实施方式中，作为栅极绝缘膜32，使用了膜厚为200nm左右的二氧化硅。
沟道层33在栅电极31上方的栅极绝缘膜32上图案形成为岛状。沟道层33由半导体膜构成，且由移动度高的半导体膜形成，由此能够提高TFT的导通电流。
作为沟道层33，可以使用包含晶体硅的晶质硅膜或氧化物半导体、有机半导体。晶质硅膜可由微晶硅或多晶硅构成。晶质硅可通过对非晶硅(amorphous silicon)利用退火等加热处理进行晶体化而形成。若膜厚为30～100nm左右，则可维持所需的导通电流，并且可同时抑制截止电流。在本实施方式中，作为沟道层33，使用了膜厚为80nm左右的晶质硅膜。此外，在本实施方式中，晶质硅膜中的晶体粒径为1μm以下。另外，作为沟道层33，也可以是非晶结构和晶质结构的混晶。
另外，沟道层33是未掺杂层，没有试图添加杂质。但是，认为在制造工序中会在氢化非晶硅膜中无意地混杂杂质。因此，作为沟道层33的硅膜中的杂质浓度优选在1×1018/cm3以下。并且，作为沟道层33，虽然没有限制但优选杂质的浓度低，因此作为沟道层33的杂质浓度，优选在1×1017/cm3以下。另外，若作为沟道层33的硅膜的杂质浓度高，则截止电流(Ioff)会变大，因此并不优选。
在沟道层33上形成沟道保护层34。沟道保护层34可以使用二氧化硅(SiO2)。另外，作为沟道保护层34的材料，可由氮化硅膜(SiN)、氮氧化硅膜(SiON)、或它们的层叠膜等构成。另外，也可以使用感光性的绝缘膜材料。
沟道保护层34在通过蚀刻等图案形成沟道保护层34之后形成的接触层35a、35b时，起到沟道部分的蚀刻阻挡层的作用。由此，通过形成沟道保护层34，从而能够防止因蚀刻而沟道层33受到损坏。因此，形成沟道保护层34具有不会在沟道层33中留下蚀刻损坏的优点。
一对接触层35a、35b由包含杂质的非晶硅膜构成，在沟道保护层34上分离开而形成，并且形成为还覆盖沟道层33的侧面及沟道保护层34的侧面。即，一对接触层35a、35b形成为具有与沟道层33的侧面33a、33b相接的界面。此外，一对接触层35a、35b形成为与沟道保护层34的侧面34a、34b相接。一对接触层35a、35b可通过在膜厚为10～50nm左右的非晶硅中添加磷(P)等n型杂质而形成。在本实施方式中以30nm的膜厚成膜。此外，优选一对接触层35a、35b的杂质浓度在1×1021/cm3以上且在1×1022/cm3以下。该浓度是一般在硅膜中加入高浓度的杂质时容易实现的浓度。
此外，作为一对接触层35a、35b中的n型杂质，并不限于磷，也可以是磷以外的其他第V族元素。此外，并不限于n型杂质，例如，也可以使用包含硼(B)等第3族元素的p型杂质。该一对接触层35a、35b可以通过由恒定浓度的杂质形成的单层构成，若对于沟道层33而言从高浓度到低浓度，则能够缓和一对接触层35a、35b与沟道层33的界面的电场集中。因此，能够抑制截止时的漏电流，所以是优选的。
具体而言，一对接触层35a、35b的杂质浓度在靠近源电极36S、漏电极36D的部位是1×1021/cm3以上至1×1022/cm3以下的高浓度区域。此外，一对接触层35a、35b的杂质浓度在靠近沟道层33的部位是5×1020/cm3以下、优选是1×1019/cm3以上且1×1020/cm3以下的低浓度区域。
源电极36S形成在接触层35a，漏电极36D形成在接触层35b上，且源电极36S和漏电极36D图案形成为互相分离开。此外，源电极36S与接触层35a欧姆接合，且漏电极36与接触层35b欧姆接合，而且源电极36S和漏电极36D形成为侧面与一对接触层35a、35b一致。源电极36S及漏电极36D分别是导电性材料及合金等的单层结构或多层结构，例如将由钛(T i)、钽(T a)、钼(Mo)、钨(W)、铝(Al)、铜(Cu)等金属构成的单层或由2种以上材料构成的层叠膜形成为膜厚在50～1000nm左右。作为源电极36S及漏电极36D的形成方法，例如使用溅射法。在本实施方式中，作为源电极36S及漏电极36D，以按照Mo、Al、Mo的顺序层叠的3层金属层成膜。并且，例如将Mo的膜厚成膜为50nm、将Al的膜厚成膜为300nm、将Mo的膜厚成膜为50nm。
如以上所述，本实施方式中的薄膜晶体管中，沟道层33的侧面33a、33b及沟道保护层34的侧面34a、34b被接触层35a、35b覆盖，沟道层33经由接触层35a、35b而与源电极36S及漏电极36D电连接。此外，沟道保护层34的上表面33c、33d被接触层35a、35b覆盖。
通过该构成，在源电极36S与漏电极36D之间，作为载流子流过的载流子移动路径，从源电极36S经由接触层35a，从沟道层33的侧面注入载流子，且载流子经过沟道层33之后经由接触层35b移动。
在此，如图4A所示，若将源电极36S与漏电极36D之间的距离设为Lch、将栅电极31的长度设为Lgm、将沟道层33的长度设为Lsi，则本实施方式中的薄膜晶体管构成为Lch＜Lsi＜Lgm。
图5是表示在上述中说明的薄膜晶体管30、和与其相邻的而配置的蓄积电容部40的构成的剖视图。如图5所示，蓄积电容部40通过分别按顺序层叠在支撑基板21上形成的栅电极31、在栅电极31上形成的栅极绝缘膜32、在栅极绝缘膜32上形成的接触层35、和在接触层35上形成的电极36而构成。即，在形成薄膜晶体管30时的工序中形成。
接着，参照图6A～6J所示的剖视图来说明图5所示的构成的薄膜晶体管30和蓄积电容部40的制造方法。图6A～6J是表示本发明的一实施方式的薄膜晶体管的制造方法中的制造工序的一例的剖视图。
首先，如图6A所示，在由绝缘性玻璃基板构成的支撑基板21上通过溅射法，以100nm左右的膜厚对由钼等构成的栅极金属膜31M进行成膜。另外，在形成栅极金属膜31M之前，也可以在支撑基板21上形成底涂层膜。
接着，通过对栅极金属膜31M实施光刻及湿蚀刻，从而将栅极金属膜31M图案形成为规定的形状，如图6B所示那样，形成薄膜晶体管30和蓄积电容部40的栅电极31。
接着，如图6C所示，通过等离子CVD(Chemical Vapor Deposition)，覆盖栅电极31，以200nm左右的膜厚在支撑基板21上对由氧化硅膜构成的栅极绝缘膜32进行成膜。
接着，如图6D所示，以30nm左右的膜厚在栅极绝缘膜32上形成由晶质硅构成的沟道层用膜33F。由晶质硅构成的沟道层用膜33F可通过CVD法直接对微晶体硅进行成膜、或者通过等离子CVD对非晶硅进行成膜之后实施利用了激光或灯的加热处理而晶体化来形成。
接着，如图6E所示，通过等离子CVD，覆盖沟道层用膜33F，以100nm左右的膜厚对由氧化硅膜构成的沟道层保护膜34F进行成膜。另外，可以对沟道层用膜33F进行成膜之后进行晶体化处理等加热处理，但是也可以层叠沟道层保护膜34F之后照射激光或者进行灯加热来使沟道层用膜33F成为晶体。这具有能够以沟道层保护膜34F的膜厚调整激光照射时的光吸收率的优点。此外，通过使沟道层用膜33F介于沟道层保护膜34F和栅极绝缘膜32之间，从而沟道层用膜33F在加热过程中膜被熔化，并且因温度分布而一部分被凝集，对一部分促进晶体生长，因此还具有能够抑制膜厚的均匀性混乱的优点。
接着，如图6F所示，利用同一光掩模对沟道层用膜33F和沟道层保护膜34F进行图案化之后进行蚀刻，从而能够以同一形状形成薄膜晶体管30的沟道层33和沟道保护层34。此外，虽然未图示，但是通过在沟道层保护膜34F中使用感光性材料，从而以曝光&显影来进行图案形成，并在蚀刻时将沟道层保护膜34F作为掩模来进行沟道层33的图案形成。
在沟道层保护膜34F中使用感光性材料时的优点在于能够削减抗蚀剂剥离工序。此外，由于通过蚀刻图案形成的只有沟道层，因此蚀刻工序比较容易。
在沟道层保护膜34F中使用非感光性材料时的优点在于材料选择容易，而且只要是通过CVD等成膜的材料，则膜中的杂质等或离子性物质较少，因此容易确保TFT的初始特性以及可靠性。
接着，如图6G所示，按照覆盖沟道层33和沟道保护层34的方式，在栅极绝缘膜32上对由作为n型杂质添加了磷的非晶硅构成的接触层用膜35F、和源极/漏极金属膜36M进行成膜。
接着，如图6H所示，通过实施光刻及湿蚀刻，对源极/漏极金属膜36M进行图案化，分开形成薄膜晶体管30的源电极36S及漏电极36D、和蓄积电容部40的电极36。另外，源极/漏极金属膜36M的蚀刻例如可通过利用了由磷酸、硝酸及醋酸构成的混合酸的湿蚀刻进行。由此，接触层用膜35F露出。
接着，如图6I所示，通过使用了与图6H相同的图案的干蚀刻，对接触层用膜35F进行图案化，分开形成薄膜晶体管30的一对接触层35a、35b、和蓄积电容部40的接触层35。此外，如图6I所示，一对接触层35a、35b形成为覆盖沟道保护层34的侧面34a、34b及沟道层33的侧面33a、33b。
另外，之后，如图6J所示，按照覆盖支撑基板21的整个面的方式，例如，以400nm的膜厚对由氮化硅膜(SiN2)构成的钝化膜37进行成膜。此外，虽然未图示，但是之后继续实施光刻及湿蚀刻(或者干蚀刻)，从而对钝化膜37实施通向源电极36S、漏电极36D及栅电极31的接触孔的形成工序，由此连接源电极36S、漏电极36D及栅电极31与显示装置内的布线电极。
在本实施方式的薄膜晶体管中，作为载流子的移动路径，存在介于栅极绝缘膜32与沟道保护层34之间的沟道层33，截止时来自一对接触层35a、35b或者源电极36S、漏电极36D的载流子的注入被阻碍，因此能够抑制截止时的漏电流。截止时，从源电极36S向施加了栅电极31与源电极36S之间的电场的沟道层33注入载流子。而且，沟道层33不会受到工序中的蚀刻等的损坏，因此可维持高的载流子移动度，蚀刻时膜厚也不会减少，所以可得到容易实现面内均匀性的效果。
此外，在沟道层33中使用了晶体化的硅层，但只要是载流子的移动度高的半导体层就不限于此。例如，可以是氧化物半导体，只要载流子的移动度在1cm/Vs以上、更优选是在10cm/Vs以上即可。
根据以上所述，通过本发明，能够维持导通时的TFT驱动电流的同时，能够抑制截止时的漏电流。
此外，如图5所示，若在蓄积电容部40中具有沟道层33，则电容只会降低与沟道层33的膜厚相对应的量。此外，若包括沟道层33，则根据栅电极31与源电极36S间的电压，电容以某一阈值为界进行变动。在一对接触层35a、35b中使用了n型半导体的情况下，栅电极比起某一阈值为正时，表示与栅极绝缘膜32对应的量的电容，栅电极31比起某一阈值为负时，成为与栅极绝缘膜32、沟道层33、一对接触层35a、35b的膜厚的总量相对应的电容，因此电容会降低。
-工业可用性-
如上所述，根据本发明，在获得有机EL显示装置等利用了薄膜晶体管(TFT)的显示装置方面是有用的发明。
-符号说明-
21  支撑基板
30  薄膜晶体管
31  栅电极
32  栅极绝缘膜
33  沟道层
33a、33b  侧面
34  沟道保护层
35、35a、35b  接触层36S  源电极
36D  漏电极
36  电极

Claims (8)

1.一种显示装置，其具备显示元件、和控制所述显示元件的发光的薄膜晶体管，其中，
所述薄膜晶体管具备：
栅电极，其形成在绝缘性支撑基板上；
栅极绝缘膜，其在所述基板上形成为覆盖所述栅电极；
沟道层，其形成在所述栅极绝缘膜上；
沟道保护层，其形成在所述沟道层的上表面；
一对接触层，形成在所述沟道保护层的上表面，且与所述沟道层连接；和
源电极及漏电极，分别与一对所述接触层连接，
一对所述接触层具有与所述沟道层的侧面相接的界面。
2.根据权利要求1所述的显示装置，其中，
所述沟道保护层以与所述沟道层相同的形状形成。
3.根据权利要求1所述的显示装置，其中，
若将所述源电极与所述漏电极之间的距离设为Lch，将栅电极的长度设为Lgm、将所述沟道层的长度设为Lsi，则
Lch＜Lsi＜Lgm。
4.一种薄膜晶体管，其用于显示装置中，该薄膜晶体管具备：
栅电极，其形成在绝缘性支撑基板上；
栅极绝缘膜，其在所述基板上形成为覆盖所述栅电极；
沟道层，其形成在所述栅极绝缘膜上；
沟道保护层，其形成在所述沟道层的上表面；
一对接触层，形成在所述沟道保护层的上表面，且与所述沟道层连接；和
源电极及漏电极，分别与一对所述接触层连接，
一对所述接触层具有与所述沟道层的侧面相接的界面。
5.根据权利要求4所述的薄膜晶体管，其中，
所述沟道保护层以与所述沟道层相同的形状形成。
6.根据权利要求4所述的薄膜晶体管，其中，
若将所述源电极与所述漏电极之间的距离设为Lch，将栅电极的长度设为Lgm、将所述沟道层的长度设为Lsi，则
Lch＜Lsi＜Lgm。
7.一种薄膜晶体管的制造方法，薄膜晶体管具备：栅电极，其形成在绝缘性支撑基板上；栅极绝缘膜，其在所述基板上形成为覆盖所述栅电极；沟道层，其形成在所述栅极绝缘膜上；沟道保护层，其形成在所述沟道层的上表面；一对接触层，形成在所述沟道保护层的上表面，且与所述沟道层连接；和源电极及漏电极，分别与一对所述接触层连接，一对所述接触层具有与所述沟道层的侧面相接的界面，在该薄膜晶体管的制造方法中，
以同一光掩模对所述沟道层和所述沟道保护层进行图案化来进行蚀刻，
之后，形成一对所述接触层。
8.一种薄膜晶体管的制造方法，薄膜晶体管具备：栅电极，其形成在绝缘性支撑基板上；栅极绝缘膜，其在所述基板上形成为覆盖所述栅电极；沟道层，其形成在所述栅极绝缘膜上；沟道保护层，其形成在所述沟道层的上表面；一对接触层，形成在所述沟道保护层的上表面，且与所述沟道层连接；和源电极及漏电极，分别与一对所述接触层连接，一对所述接触层具有与所述沟道层的侧面相接的界面，在该薄膜晶体管的制造方法中，
在绝缘性支撑基板上形成薄膜晶体管用的栅电极、和蓄积电容部用的栅电极之后，
按照覆盖所述栅电极的方式，在所述基板上形成栅极绝缘膜、沟道层和沟道保护层，
以同一光掩模对所述沟道层和所述沟道保护层进行图案化来进行蚀刻，并且除去蓄积电容部的所述沟道层、和所述沟道保护层，
之后，形成一对所述接触层，并且形成分别与一对所述接触层连接的薄膜晶体管的源电极及漏电极、和蓄积电容部的电极。
CN2012800015190A 2011-07-13 2012-03-08 显示装置、用于显示装置中的薄膜晶体管、及薄膜晶体管的制造方法 Pending CN103003947A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-154531 2011-07-13
JP2011154531 2011-07-13
PCT/JP2012/001589 WO2013008360A1 (ja) 2011-07-13 2012-03-08 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
CN103003947A true CN103003947A (zh) 2013-03-27

Family

ID=47505675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012800015190A Pending CN103003947A (zh) 2011-07-13 2012-03-08 显示装置、用于显示装置中的薄膜晶体管、及薄膜晶体管的制造方法

Country Status (5)

Country Link
US (1) US20130015453A1 (zh)
JP (1) JPWO2013008360A1 (zh)
KR (1) KR20130027023A (zh)
CN (1) CN103003947A (zh)
WO (1) WO2013008360A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022115992A1 (zh) * 2020-12-01 2022-06-09 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576708B (zh) * 2015-01-28 2017-05-03 深圳市华星光电技术有限公司 Oled像素结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188422A (ja) * 1992-12-18 1994-07-08 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2007305701A (ja) * 2006-05-10 2007-11-22 Sony Corp 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
JP2009212219A (ja) * 2008-03-03 2009-09-17 Casio Comput Co Ltd Ｅｌディスプレイパネル及びトランジスタアレイパネル
JP2011071440A (ja) * 2009-09-28 2011-04-07 Hitachi Displays Ltd 有機ｅｌ表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326314A (ja) * 1993-05-12 1994-11-25 Hitachi Ltd 薄膜トランジスタおよびその製造方法
JP2010287634A (ja) * 2009-06-09 2010-12-24 Casio Computer Co Ltd トランジスタを有するトランジスタ基板及びトランジスタを有するトランジスタ基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188422A (ja) * 1992-12-18 1994-07-08 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2007305701A (ja) * 2006-05-10 2007-11-22 Sony Corp 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
JP2009212219A (ja) * 2008-03-03 2009-09-17 Casio Comput Co Ltd Ｅｌディスプレイパネル及びトランジスタアレイパネル
JP2011071440A (ja) * 2009-09-28 2011-04-07 Hitachi Displays Ltd 有機ｅｌ表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022115992A1 (zh) * 2020-12-01 2022-06-09 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、显示装置

Also Published As

Publication number Publication date
US20130015453A1 (en) 2013-01-17
KR20130027023A (ko) 2013-03-14
WO2013008360A1 (ja) 2013-01-17
JPWO2013008360A1 (ja) 2015-02-23

Similar Documents

Publication Publication Date Title
US9478562B2 (en) Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof
KR101675113B1 (ko) 트랜지스터 및 그 제조방법
CN102097486B (zh) 薄膜晶体管及其制造方法以及有机电致发光设备
US10644165B2 (en) Thin-film transistor, method of fabricating thin-film transistor, and display device
KR100982311B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
CN103189970B (zh) 薄膜半导体装置以及薄膜半导体装置的制造方法
JP5301971B2 (ja) 薄膜トランジスタ、その製造方法、及びこれを含む有機電界発光表示装置
CN104183601B (zh) 具有氧化物薄膜晶体管的平板显示装置及其制造方法
TW201005950A (en) Thin film transistor and method of manufacturing the same
US9035385B2 (en) Method for fabricating thin-film semiconductor device and thin-film semiconductor device
US9893193B2 (en) Thin-film transistor including a gate electrode with a side wall insulating layer and display device
US10249761B2 (en) Thin-film transistor substrate
US20170278974A1 (en) Thin film transistor
KR20090115474A (ko) 박막트랜지스터 및 그의 제조방법
CN103003947A (zh) 显示装置、用于显示装置中的薄膜晶体管、及薄膜晶体管的制造方法
US9112034B2 (en) Thin-film semiconductor device and method of manufacturing the same
US20170207326A1 (en) Method of manufacturing thin-film transistor substrate
US20150108468A1 (en) Thin film transistor and method of manufacturing the same
WO2013118234A1 (ja) 薄膜半導体装置の製造方法及び薄膜半導体装置
JP2015065282A (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法
CN116207131B (zh) 薄膜晶体管及其制备方法
KR101009432B1 (ko) 박막트랜지스터 및 그의 제조방법
CN102959714A (zh) 显示装置、显示装置中使用的薄膜晶体管及薄膜晶体管的制造方法
KR101043785B1 (ko) 박막트랜지스터 및 그의 제조방법
CN108878456A (zh) 结晶金属氧化物层的制造方法、主动元件基板及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130327