CN110098256B - 场效应晶体管及其制备方法 - Google Patents

场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN110098256B
CN110098256B CN201910336883.6A CN201910336883A CN110098256B CN 110098256 B CN110098256 B CN 110098256B CN 201910336883 A CN201910336883 A CN 201910336883A CN 110098256 B CN110098256 B CN 110098256B
Authority
CN
China
Prior art keywords
layer
active layer
electrode
gate dielectric
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910336883.6A
Other languages
English (en)
Other versions
CN110098256A (zh
Inventor
卢年端
李泠
揣喜臣
杨冠华
耿玓
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201910336883.6A priority Critical patent/CN110098256B/zh
Publication of CN110098256A publication Critical patent/CN110098256A/zh
Application granted granted Critical
Publication of CN110098256B publication Critical patent/CN110098256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种场效应晶体管及其制备方法,属于场效应晶体管制造技术领域。所述场效应晶体管,包括:绝缘层衬底、栅电极、栅介质层、有源层、源电极、漏电极以及极性层;所述栅电极位于所述绝缘层衬底上方,所述栅介质层位于所述栅电极上,所述有源层位于所述栅介质层上方,所述源电极与漏电极位于所述有源层的表面,所述极性层位于所述有源层上方;其中,所述有源层为二维半导体材料,所述极性层为铁电薄膜材料。本发明提供的场效应晶体,具有更低的亚阈值摆幅,并调节阈值电压,提高了晶体管的开关速度和稳定性,降低了晶体管的信号噪音和功耗。

Description

场效应晶体管及其制备方法
技术领域
本发明涉及场效应晶体管制造技术领域,尤其涉及一种场效应晶体管及其制备方法。
背景技术
在后摩尔时代,传统硅基三维场效应晶体管在尺寸缩小的路径上,由于短沟道效应等物理极限,以及愈发高昂的研发和制造成本,人们开始关注二维半导体在这个领域的应用。MoS2,MoSe2等二维材料,由于没有悬挂键,并且在单层或少层的情况下不存在短沟道效应,成本低等原因成为了研究的重点。但在该领域还存在一些关键性问题没有解决,如:由于材料本身缺陷和材料与绝缘层接触界面的缺陷导致沟道区存在很多浅缺陷态,这些浅缺陷态会使亚阈值摆幅增大,导致晶体管器件开光速度慢,并且耗电量大,以及使阈值电压为一个较大的负值电压,增大了晶体管器件的功耗,使晶体光器件不稳定。
发明内容
(一)要解决的技术问题
本发明提供了一种场效应晶体管制备方法及场效应晶体管,以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本发明的一个方面,提供了一种场效应晶体管,包括:
绝缘层衬底、栅电极、栅介质层、有源层、源电极、漏电极以及极性层;所述栅电极位于所述绝缘层衬底上方,所述栅介质层位于所述栅电极上,所述有源层位于所述栅介质层上方,所述源电极与漏电极位于所述有源层的两侧,所述极性层位于所述有源层上方;
其中,所述有源层为二维半导体材料,所述极性层为铁电薄膜材料。
在一些实施例中,所述栅电极的厚度为10nm-50nm,所述栅电极材料Pt、Ti、Cu、Au或者TiN;所述栅介质层的材料为SiO2、HfO2或Al2O3,所述栅介质层的厚度为5nm-200nm。
在一些实施例中,所述源电极和漏电极的厚度为10nm-50nm,所述源电极和漏电极的材料为Pt、Ti、Cu、或者Au;所述极性层的厚度为2nm-20nm,所述极性层的材料为铁电薄膜材料HfxZr(1-x)O2、PbZrO3、PbHfO3或者Pb(Mg,W)O3;所述有源层的材料为石墨烯、MoS2、MoSe2、MoTe2、WS2、WSe2、WTe2、ReS2或黑磷。
根据本发明的另一个方面,提供了一种上述所提供的场效应晶体管的制备方法,所述方法包括:
在绝缘层衬底上制备栅电极;
在所述栅电极表面制备栅介质层;
将有源层转移至所述栅介质层上;
在所述有源层的两侧制备源电极和漏电极;
在所述有源层表面生长极性层;其中,所述有源层为二维半导体材料,所述极性层为铁电薄膜材料。
在一些实施例中,在绝缘层衬底上制备栅电极的步骤,包括:
在绝缘层衬底表面涂光刻胶并对所述光刻胶进行曝光和显影;
在所述绝缘层衬底和光刻胶表面生长金属或金属化合物作为栅电极;
将所述光刻胶洗去,得到图形化的栅电极。
在一些实施例中,采用磁控溅射方法或者离子束溅射方法或电子束蒸发方法生长金属或金属化合物作为栅电极。
在一些实施例中,将有源层转移至栅介质层上的步骤,包括:
将聚甲丙烯酸甲酯旋涂在二维表面,并烘干;
以聚甲丙烯酸甲酯为载体,将所述有源层转移至栅介质层上;
去除有源层表面的聚甲丙烯酸甲酯;
在所述有源层表面涂光刻胶,通过曝光和显影技术对所述有源层进行图形化,得到图像化的有源层。
在一些实施例中,在所述有源层的两侧制备源电极和漏电极的步骤,包括:
在所述有源层表面涂光刻胶,并进行曝光和显影操作;
在所述光刻胶表面生长金属作为源电极和漏电极;
将所述光刻胶洗去,得到图形化的源电极和漏电极。
在一些实施例中,采用磁控溅射方法或者离子束溅射方法或电子束蒸发方法生长金属为源电极和漏电极。
在一些实施例中,采用原子层沉积或磁控溅射或离子束溅射制备所述栅介质层;采用电子束蒸发或者化学沉积方法制备所述极性层。
(三)有益效果
从上述技术方案可以看出,本发明场效应晶体管制备方法及场效应晶体管至少具有以下有益效果其中之一或其中一部分:
(1)本发明提供的场效应晶体及其制备方法,通过利用具有极化特性的铁电薄膜材料制备的极性层,在电的作用下,极性层会吸咐有源层的电荷,并在两层界面处形成极化子,进而影响有源层的电极化特性,降低有源层浅缺陷态的能级高度,使之成为深缺陷能级,从而使场效应晶体管表现出更低的亚阈值摆幅,并调节阈值电压,提高了晶体管的开关速度和稳定性,降低了晶体管的信号噪音和耗电量;
(2)本发明提供的场效应晶体管结构简单,成本低,可靠性高并能与传统CMOS工艺兼容,有利于本发明的广泛推广与应用。
附图说明
图1为本发明提供的场效应晶体管的结构示意图;
图2为本发明提供的场效应晶体管制备方法的流程图;
图3为本发明实施例提供的场效应晶体管制备过程流程图。
上述附图中,附图标记含义具体如下:
1-绝缘层衬底、2-栅电极、3-栅介质层、4-有源层、5-漏电极、6-源电极、7-极性层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明作进一步的详细说明。
根据本发明的一个方面,提供了一种场效应晶体管,如图1所示,该场效应晶体管包括:
绝缘层衬底1、栅电极2、栅介质层3、有源层4、源电极5、漏电极6以及极性层7;其中,栅电极2位于绝缘层衬底1上方,栅介质层3覆盖于栅电极2和绝缘层衬底1表面,有源层4位于栅介质层3上方,源电极5与漏电极6位于有源层4两侧,极性层7位于有源层4表面。
在本实施例中,绝缘层衬底1为绝缘材料,如玻璃;栅电极2的厚度可以在10nm-50nm之间,所采用的材料可以为单质金属如Pt、Ti、Cu、Au或者金属氮化物如TiN;栅介质层3厚度一般为5nm-200nm,所采用的材料为二元氧化物,如SiO2、HfO2、Al2O3;有源层4的材料可以为石墨烯,MoS2,MoSe2,MoTe2,WS2,WSe2,WTe2,ReS2或者黑磷;、源电极5和漏电极6的厚度可以在10nm-50nm之间,所采用的材料也可以为单质金属如Pt、Ti、Cu或者Au;极性层7的厚度一般为2nm-20nm,所采用材料为铁电薄膜材料HfxZr(1-x)O2、PbZrO3、PbHfO3或者Pb(Mg,W)O3
本发明提供的场效应晶体管,通过利用具有极化特性的铁电薄膜材料制备的极性层,在电的作用下,极性层会吸咐有源层的电荷,并在两层界面处形成极化子,进而影响有源层的电极化特性,降低有源层浅缺陷态的能级高度,使之成为深缺陷能级,从而使场效应晶体管表现出更低的亚阈值摆幅,并调节阈值电压,提高了晶体管的开关速度和稳定性,降低了晶体管的信号噪音和耗电量;并且本发明提供的场效应晶体管成本低,可靠性高并能与传统CMOS工艺兼容,有利于本发明的广泛推广与应用。
根据本发明的另一个方面,提供了一种上述所提供的场效应晶体管的制备方法,如图2所示,该方法包括如下步骤:
步骤S1,在绝缘层衬底上制备栅电极;
步骤S2,在栅电极表面制备栅介质层;
步骤S3,将有源层转移至栅介质层上;
步骤S4,在有源层的两侧制备源电极和漏电极;
步骤S5,在有源层表面生长极性层;
其中,所述有源层为二维半导体材料,所述极性层为铁电薄膜材料。
本发明提供的场效应晶体管,通过利用具有极化特性的铁电薄膜材料制备的极性层,在电的作用下,极性层会吸咐有源层的电荷,并在两层界面处形成极化子,进而影响有源层的电极化特性,降低有源层浅缺陷态的能级高度,使之成为深缺陷能级,从而使场效应晶体管表现出更低的亚阈值摆幅,并调节阈值电压,提高了晶体管的开关速度和稳定性,降低了晶体管的信号噪音和耗电量。
其中,所述S1,在绝缘层衬底上制备栅电极,包括以下子步骤:
S11,在绝缘层衬底表面涂光刻胶并对所述光刻胶进行曝光和显影:在绝缘层衬底表面涂光刻胶,利用紫外线或者紫外光对所述光刻胶进行曝光和显影;
S12,在绝缘层衬底和光刻胶表面生长金属或金属化合物作为栅电极:将绝缘层衬底和光刻胶放置于蒸发台腔室内,采用磁控溅射方法或者离子束溅射方法或电子束蒸发方法生长金属或金属化合物作为栅电极;其中,栅电极的厚度为10nm-50nm;金属的材料可以为Pt、Ti、Cu或者Au,金属化合物材料为金属氮化物如TiN;
S13,将光刻胶洗去,得到特定图形的栅电极:将制作好栅电极的绝缘层衬底放入丙酮溶液中浸泡约15分钟,洗去光刻胶;将有栅电极的绝缘层衬底放入无水乙醇中浸泡约5分钟,洗去丙酮;将有栅电极的绝缘层衬底用氮气吹干,得到特定图形的栅电极。
在步骤S2,在栅电极表面制备栅介质层中,可以采用原子层沉积或磁控溅射或离子束溅射等方法制备栅介质层,并且制备栅介质层的材料为二元氧化物,例如SiO2、HfO2以及Al2O3,栅介质层的厚度为5nm-200nm。
所述S3,将有源层转移至栅介质层上,包括以下子步骤:
S31,将聚甲丙烯酸甲酯旋涂在有源层表面,并烘干;
S32,以聚甲丙烯酸甲酯为载体,将有源层转移至栅介质层上;
S33,去除所述有源层表面的聚甲丙烯酸甲酯。
其中,有源层的材料可以为石墨烯,MoS2,MoSe2,MoTe2,WS2,WSe2,WTe2,ReS2或黑磷等。
在本实施例中,在所述S3之后,所述S4之前,该方法还包括:
在有源层表面涂光刻胶,通过曝光和显影技术对有源层进行图形化,得到特定图形的有源层。具体的,在有源层表面涂光刻胶,利用紫外线对光刻胶进行曝光和显影,然后利用氧离子体轰击掉多余的半导体材料,得到特定图形的有源层。
所述S4,在有源层的两侧制备源电极和漏电极,包括如下子步骤:
S41,在有源层表面涂光刻胶;
S42,在光刻胶表面生长金属或金属化合物作为源电极和漏电极:采用磁控溅射或离子束溅射或电子束蒸发等方法在光刻胶表面生长金属为源电极和漏电极;其中,源电极和漏电极的位置可以互换,源电极和漏电极的厚度为10nm-50nm,源电极和漏电极的材料可以为单质金属如Pt、Ti、Cu或者Au;
S43,将光刻胶洗去,得到图形化的源电极和漏电极:将制作好源电极和漏电极的绝缘层衬底放入丙酮溶液中浸泡约15分钟,洗去光刻胶;将有好源电极和漏电极的绝缘层衬底放入无水乙醇中浸泡约5分钟,洗去丙酮;将有源电极和漏电极的绝缘层衬底用氮气吹干,得到图形化的源电极和漏电极。
所述S5,在有源层表面生长极性层,具体为,通过电子束蒸发或化学沉积等方法在有源层表面生长铁电薄膜材料HfxZr(1-x)O2、PbZrO3、PbHfO3或者Pb(Mg,W)O3等作为极性层,用以调节有源层中二维材料的电极化特性。
本发明提供的场效应晶体管制备方法,通过利用具有极化特性的铁电薄膜材料制备的极性层,在电的作用下,极性层会吸咐有源层的电荷,并在两层界面处形成极化子,进而影响有源层的电极化特性,降低有源层浅缺陷态的能级高度,使之成为深缺陷能级,从而使场效应晶体管表现出更低的亚阈值摆幅,并调节阈值电压,提高了晶体管的开关速度和稳定性,降低了晶体管的信号噪音和耗电量。
在一具体实施例中,如图3所示,该场效应晶体光的制备过程为:首先取一玻璃衬底为绝缘层衬底,在该以玻璃衬底上采用磁控激射方法制备500nm的Au薄膜作为栅电极;在栅电极上通过化学沉积方法生长500nm的SiO2作为栅介质层;然后通过转移的方法把二维材料转移到栅介质层上,并进行图形化处理,得到有源层;在有源层的两侧采用磁控溅射方法制备源电极和漏电极,源电极和漏电极的位置可以互换;最后通过化学沉积方法在有源层表面生长一层PbHfO3薄膜作为极性层,其中极性层的沉积的温度为100-400℃。
至此,已经结合附图对本实施例进行了详细描述。依据以上描述,本领域技术人员应当对本发明有了清楚的认识。
需要说明的是,在附图或说明书正文中,未绘示或描述的实现方式,均为所属技术领域中普通技术人员所知的形式,并未进行详细说明。
还需要说明的是,本文可提供包含特定值的参数的示范,但这些参数无需确切等于相应的值,而是可在可接受的误差容限或设计约束内近似于相应值。实施例中提到的方向用语,仅是参考附图的方向,并非用来限制本发明的保护范围。此外,除非特别描述或必须依序发生的步骤,上述步骤的顺序并无限制于以上所列,且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑,彼此混合搭配使用或与其他实施例混合搭配使用,即不同实施例中的技术特征可以自由组合形成更多的实施例。
应注意,贯穿附图,相同的元素由相同或相近的附图标记来表示。在以上描述中,一些具体实施例仅用于描述目的,而不应该理解为对本发明有任何限制,而只是本发明实施例的示例。在可能导致对本发明的理解造成混淆时,将省略常规结构或构造。应注意,图中各部件的形状和尺寸不反映真实大小和比例,而仅示意本发明实施例的内容。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种场效应晶体管,其特征在于,包括:
绝缘层衬底、栅电极、栅介质层、有源层、源电极、漏电极以及极性层;所述栅电极位于所述绝缘层衬底上方,所述栅介质层位于所述栅电极上,所述有源层位于所述栅介质层上方,所述源电极与漏电极位于所述有源层的两侧,所述极性层位于所述有源层上方;
其中,所述有源层为二维半导体材料;
所述极性层的材料为铁电薄膜材料HfxZr(1-x)O2、PbHfO3或者Pb(Mg,W)O3
2.根据权利要求1所述的场效应晶体管,其特征在于,所述栅电极的厚度为10nm-50nm,所述栅电极材料为 Pt、Ti、Cu、Au或者TiN;所述栅介质层的材料为SiO2、HfO2或Al2O3,所述栅介质层的厚度为5nm-200nm。
3.根据权利要求1所述的场效应晶体管,其特征在于,所述源电极和漏电极的厚度为10nm-50nm,所述源电极和漏电极的材料为Pt、Ti、Cu、或者Au;所述极性层的厚度为2nm-20nm;所述有源层的材料为石墨烯、MoS2、MoSe2、MoTe2、WS2、WSe2、WTe2、ReS2或黑磷。
4.一种如权利要求1至3任一项所述的场效应晶体管的制备方法,其特征在于,所述方法包括:
在绝缘层衬底上制备栅电极;
在所述栅电极表面制备栅介质层;
将有源层转移至所述栅介质层上;
在所述有源层的两侧制备源电极和漏电极;
在所述有源层表面生长极性层;其中,所述有源层为二维半导体材料,所述极性层为铁电薄膜材料。
5.根据权利要求4所述的方法,其特征在于,在绝缘层衬底上制备栅电极的步骤,包括:
在绝缘层衬底表面涂光刻胶并对所述光刻胶进行曝光和显影;
在所述绝缘层衬底和光刻胶表面生长金属或金属化合物作为栅电极;
将所述光刻胶洗去,得到图形化的栅电极。
6.根据权利要求5所述的方法,其特征在于,采用磁控溅射方法或者离子束溅射方法或电子束蒸发方法生长金属或金属化合物作为栅电极。
7.根据权利要求4所述的方法,其特征在于,将有源层转移至栅介质层上的步骤,包括:
将聚甲丙烯酸甲酯旋涂在二维表面,并烘干;
以聚甲丙烯酸甲酯为载体,将所述有源层转移至栅介质层上;
去除有源层表面的聚甲丙烯酸甲酯;
在所述有源层表面涂光刻胶,通过曝光和显影技术对所述有源层进行图形化,得到图像化的有源层。
8.根据权利要求4所述的方法,其特征在于,在所述有源层的两侧制备源电极和漏电极的步骤,包括:
在所述有源层表面涂光刻胶,并进行曝光和显影操作;
在所述光刻胶表面生长金属作为源电极和漏电极;
将所述光刻胶洗去,得到图形化的源电极和漏电极。
9.根据权利要求4所述的方法,其特征在于,采用磁控溅射方法或者离子束溅射方法或电子束蒸发方法生长金属为源电极和漏电极。
10.根据权利要求4所述的方法,其特征在于,采用原子层沉积或磁控溅射或离子束溅射制备所述栅介质层;采用电子束蒸发或者化学沉积方法制备所述极性层。
CN201910336883.6A 2019-04-24 2019-04-24 场效应晶体管及其制备方法 Active CN110098256B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910336883.6A CN110098256B (zh) 2019-04-24 2019-04-24 场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910336883.6A CN110098256B (zh) 2019-04-24 2019-04-24 场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN110098256A CN110098256A (zh) 2019-08-06
CN110098256B true CN110098256B (zh) 2022-04-26

Family

ID=67445716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910336883.6A Active CN110098256B (zh) 2019-04-24 2019-04-24 场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN110098256B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048622A (zh) * 2019-11-26 2020-04-21 中国科学院微电子研究所 光学晶体管及其制备方法
CN111987153B (zh) * 2020-09-15 2022-10-11 电子科技大学 一种具有超低功耗的场效应晶体管及其制备方法
CN115148845B (zh) * 2022-09-05 2023-06-27 浙江大学杭州国际科创中心 一种感光神经元晶体管及其制备方法、使用方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777583B (zh) * 2010-02-05 2011-09-14 电子科技大学 一种石墨烯场效应晶体管
CN102723436A (zh) * 2011-03-29 2012-10-10 中国科学院微电子研究所 铁电型存储单元、存储器及其制备方法
BR112014007724A2 (pt) * 2011-09-29 2017-04-04 Nat Univ Singapore dispositivo ferroelétrico de grafeno e controle opto-eletrônico de dispositivo de memória ferroelétrico de grafeno
CN104617099B (zh) * 2015-01-23 2018-02-27 清华大学 有机铁电栅石墨烯柔性存储器件及其制造方法
CN205828438U (zh) * 2016-06-03 2016-12-21 云南师范大学 一种基于氧化铪缺陷调控层石墨烯铁电存储器
CN107240606B (zh) * 2017-06-08 2020-10-23 湘潭大学 一种铁电场效应晶体管及其制备方法

Also Published As

Publication number Publication date
CN110098256A (zh) 2019-08-06

Similar Documents

Publication Publication Date Title
CN110098256B (zh) 场效应晶体管及其制备方法
WO2019200629A1 (zh) 一种纳米层状横向同质pn二极管及其制备方法与应用
KR102082697B1 (ko) 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법
JP2022169759A (ja) トランジスタ及び半導体装置
TW201220405A (en) A method for fabricating a GaN thin film transistor
TW201419454A (zh) 供非揮發性記憶體裝置及方法用之電極結構
CN111490045B (zh) 一种基于二维材料的半浮栅存储器及其制备方法
CN111540745A (zh) 一种低功耗二维材料半浮栅存储器及其制备方法
CN111627920A (zh) 一种铁电存储单元
TWI726026B (zh) 電晶體以及半導體裝置
TW200934287A (en) Method of manufacturing display apparatus
CN110112073B (zh) 场效应晶体管制备方法及场效应晶体管
CN108376711B (zh) 制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法
WO2023082652A1 (zh) 薄膜晶体管存储器及其制备方法
CN108538850B (zh) 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺
CN110061063A (zh) 场效应晶体管制备方法及场效应晶体管
CN112447831B (zh) 提升铁电晶体管性能的器件结构及制备方法
JP3916049B2 (ja) 強誘電体メモリトランジスタの製造方法
CN113571583A (zh) 基于HfO2-ZrO2超晶格铁电栅介质的晶体管及其制备方法
CN111477628B (zh) 一种半浮栅tft存储器及其制备方法
KR102102252B1 (ko) 반도체소자 및 그 제조 방법
CN113013257A (zh) 一种无隧穿氧化层的纳米线型突触晶体管及其制备方法
CN114497232B (zh) 一种突变nn型结型场效应晶体管及其制备方法
CN111640800B (zh) 一种半导体器件及其制备方法
CN116190436B (zh) 一种二维同质结型逻辑反相器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant