CN103943476B - 半导体栅堆叠结构及其形成方法 - Google Patents

半导体栅堆叠结构及其形成方法 Download PDF

Info

Publication number
CN103943476B
CN103943476B CN201410125729.1A CN201410125729A CN103943476B CN 103943476 B CN103943476 B CN 103943476B CN 201410125729 A CN201410125729 A CN 201410125729A CN 103943476 B CN103943476 B CN 103943476B
Authority
CN
China
Prior art keywords
layer
stacked structure
forming method
semiconductor gate
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410125729.1A
Other languages
English (en)
Other versions
CN103943476A (zh
Inventor
王敬
刘磊
梁仁荣
许军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201410125729.1A priority Critical patent/CN103943476B/zh
Publication of CN103943476A publication Critical patent/CN103943476A/zh
Application granted granted Critical
Publication of CN103943476B publication Critical patent/CN103943476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Abstract

本发明公开了一种半导体栅堆叠结构及其形成方法,其中形成方法包括以下步骤:提供顶部具有Ge层的衬底;在Ge层之上形成牺牲金属层,其中,Ge与牺牲金属层之间的界面为Ge与金属的合金层;去除牺牲金属层以暴露合金层;对合金层进行氧化处理,以形成掺有金属氧化物的GeO2的介质层;以及在介质层之上形成栅电极。本发明能够在保证良好界面特性的前提下降低Ge基栅堆叠结构的等效氧化层厚度,具有简便易行的优点。

Description

半导体栅堆叠结构及其形成方法
技术领域
本发明涉及半导体制造领域,具体涉及一种半导体栅堆叠结构及其形成方法。
背景技术
半导体Ge具有较高的电子和空穴迁移率,有望代替Si以实现极小尺寸的高性能晶体管。然而对于Ge基的金属-氧化物-半导体场效应晶体管(MOSFET),栅堆叠结构性能的优化一直是一个关键技术问题。为了实现更强的栅极对沟道的控制能力以抑制小尺寸器件的短沟道效应,器件栅堆叠结构的等效氧化层厚度应不断减小,因此在保证栅堆叠结构有较低的泄漏电流的前提下,Ge基器件应采用高介电常数的介质(高k介质)来减小栅堆叠结构的等效氧化层厚度。一般而言Ge与高k介质的界面特性较差,表现为有较高的界面态密度和较大的泄漏电流密度等。因此,Ge表面的界面钝化问题是实现高性能Ge基MOS器件的关键。
Ge的自然氧化物GeO2被许多研究者认为是比较理想的界面钝化层,和传统Si/SiO2界面系统类似,Ge/GeO2界面具有较低的界面态密度,可以提高器件载流子的有效迁移率。但是GeO2的介电常数不高(约5~6),不能实现较小的等效氧化层厚度,不适用于极小尺寸下的Ge基MOSFET器件。因而通常先在Ge表面制备一层超薄的GeO2层来实现界面钝化,再在GeO2层之上形成其他高k介质,然后加上栅电极以形成栅堆叠结构。然而这种方法仍然难以完全克服GeO2介质层介电常数不高带来的影响,仍难以实现应用于极小尺寸器件的超薄的等效氧化层厚度。
发明内容
本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的技术选择。为此,本发明的一个目的在于提出一种减小半导体栅堆叠结构等效氧化层厚度的方法。
根据本发明实施例的半导体栅堆叠结构的形成方法,包括以下步骤:提供顶部具有Ge层的衬底;在所述Ge层之上形成牺牲金属层,其中,所述Ge与所述牺牲金属层之间的界面为Ge与金属的合金层;去除所述牺牲金属层以暴露所述合金层;对所述合金层进行氧化处理,以形成掺有金属氧化物的GeO2的介质层;以及在所述介质层之上形成栅电极。
根据本发明实施例的半导体栅堆叠结构的形成方法,首先在Ge表面上形成并且暴露出Ge与金属的合金层,然后对该合金层进行氧化处理转变为掺入金属氧化物的GeO2的介质层。该掺入金属氧化物的GeO2的介质层和单纯的GeO2介质层相比,具有更高的介电常数,且能保证和GeO2介质层相当的界面钝化效果,例如相当的界面态密度和相当的栅堆叠泄漏电流等。本方法还具有简便易行的优点。
在本发明的一个实施例中,还包括步骤:在所述介质层和所述栅电极之间插入高k材料层。
在本发明的一个实施例中,所述牺牲金属层发生氧化反应的活化能小于Ge发生氧化反应的活化能,且所述金属氧化物的介电常数大于GeO2的介电常数。
在本发明的一个实施例中,所述牺牲金属层为钇、钪、镧或铝中的一种或多种的组合。
在本发明的一个实施例中,在去除所述牺牲金属层之前,还包括步骤:通过退火处理强化所述合金层。
在本发明的一个实施例中,所述氧化处理为:置于含氧的原子、分子、离子或等离子体的气氛中进行退火氧化。
在本发明的一个实施例中,所述退火氧化的温度为100-500℃。
在本发明的一个实施例中,所述氧化处理为:置于氧化性溶液中进行湿化学氧化。
在本发明的一个实施例中,利用对所述合金层和所述牺牲金属层具有高腐蚀选择比的溶液去除所述牺牲金属层。
在本发明的一个实施例中,所述去除牺牲金属层后保留下来的所述合金层的厚度为0.5-10nm。
在本发明的一个实施例中,所述顶部具有Ge层的衬底包括:纯Ge衬底或表层为Ge薄膜的衬底。
本发明还提出一种通过上述半导体栅堆叠结构的形成方法得到的半导体栅堆叠结构。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是本发明实施例的半导体栅堆叠结构的形成方法的流程图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
如图1所示,根据本发明实施例的半导体栅堆叠结构的形成方法,包括如下步骤:
S1.提供顶部具有Ge层的衬底。
具体地,提供的顶部具有Ge层的衬底可以是纯Ge衬底或表层为Ge薄膜的衬底,例如在Si基体上具有Ge薄膜表层的衬底。
S2.在Ge层之上形成牺牲金属层,其中,Ge与牺牲金属层之间的界面为Ge与金属的合金层。
其中,牺牲金属层发生氧化反应的活化能小于Ge发生氧化反应的活化能,且牺牲金属氧化之后形成的金属氧化物的介电常数大于GeO2的介电常数。从化学动力学角度来看,化学反应的活化能越小,该化学反应越容易发生。在本发明的一个实施例中,牺牲金属层的材料可以为钇(Y)、钪(Sc)、镧(La)或铝(Al)中的一种或多种的组合。
通常可以采用磁控溅射、包含金属元素的等离子体浸没处理等工艺在Ge层之上形成牺牲金属层。在这些工艺中,衬底温度可控制在室温至200℃之间。工艺过程中,由于原子在两种材料界面间的扩散作用,在Ge/金属界面自然形成Ge与金属的合金层。在本发明的一个优选实施例中,还可以进一步通过退火处理来强化该合金层。退火的温度越高,则形成的合金层越厚。需要说明的是,扩散形成的Ge与金属的合金层是一种固溶体,具有与Ge相同的晶体结构。
S3.去除牺牲金属层以暴露合金层。
具体地,利用对合金层和牺牲金属层具有高腐蚀选择比的溶液去除牺牲金属层,以露出合金层。常见的清洗溶液包括稀盐酸、稀硫酸、稀硝酸等溶液。清洗后保留下来的合金层的厚度为0.5-10nm,优选地,合金层厚度为0.5-3nm,此时合金层易于完全氧化,其中的金属原子可以完全形成金属氧化物,不会对Ge本身的电学性能产生影响。
S4.对合金层进行氧化处理以形成掺入金属氧化物的GeO2的介质层。
由于所述牺牲金属层在氧化过程中相对于Ge层而言更易于和氧结合以形成氧化物,故使Ge与金属的合金层在氧化后变成掺入金属氧化物的GeO2介质层。由于所形成的掺入金属氧化物的GeO2介质层和单纯的GeO2介质层相比有更高的介电常数,因而可以实现等效氧化层厚度的减小,且同时可保证和GeO2介质层相当的界面钝化效果。需要说明的是,原有的合金层可以仅有顶部表面转化为介质层,也可以全部转化为介质层,当合金层不恶化Ge的电学性能时,可以仅有合金层的顶部表面转化为介质层,当合金层对Ge的电学性能造成不利影响时,就需要将合金层全部转化为介质层。由于合金层中金属与氧的反应活化能比Ge低,因此,氧化过程中,金属原子易于形成金属氧化物,而不会扩散到更深处的Ge层中。
在本发明的一个实施例中,氧化处理可以为置于含氧的原子、分子、离子或等离子体的气氛中进行退火氧化。具体地,退火氧化的气氛可以为氧气、臭氧或含氧的水汽等。退火氧化的温度为100-500℃。氧化可以是常压氧化,也可以是高压氧化,即大于一个大气压下氧化,此时Ge与O之间的悬挂键更少,界面态密度更低。
在本发明的另一个实施例中,氧化处理还可以为置于氧化性溶液中进行湿化学氧化。具体地,氧化性溶液可以为在0.1-20wt.%的过氧化氢水溶液、或者浓度为1-30ppm的臭氧水溶液中,反应温度为20-80℃。
氧化后形成的掺入金属氧化物的GeO2介质层厚度为0.5-10nm。优选地,掺入金属氧化物的GeO2介质层的厚度为0.5-3nm,此时可在其上进一步形成具有更高介电常数的高K介质,以保证后续形成的器件在足够小的等效氧化层且漏电更低。
S5.在介质层之上形成栅电极层。
具体地,可直接形成栅电极层以形成栅堆叠结构。需要说明的是,介质层和栅电极层的材料的选择与匹配可以根据实际情况灵活搭配其他,这属于本领域技术人员公知常识的范围。
根据本发明实施例的半导体栅堆叠结构的形成方法,首先在Ge表面上形成并且暴露出Ge与金属的合金层,然后对该合金层进行氧化处理转变为掺入金属氧化物的GeO2的介质层。该掺入金属氧化物的GeO2的介质层和单纯的GeO2介质层相比,具有更高的介电常数,且能保证和GeO2介质层相当的界面钝化效果,例如相当的界面态密度和相当的栅堆叠泄漏电流等。本方法还具有简便易行的优点。
在本发明的一个优选实施例中,还包括步骤:在介质层和栅电极之间插入高k材料层。即先在掺入金属氧化物的GeO2介质层之上形成其他高k介质层,再形成栅电极层以形成栅堆叠结构。例如,选用高k介质层为HfO2、Al2O3或ZrO2,栅电极层为TiN或TaN。需要说明的是,除以上举例外,介质层和栅电极层的材料的选择与匹配可以根据实际情况灵活搭配其他,这属于本领域技术人员公知常识的范围。高k材料层能够进一步提高栅堆叠的电学性能。
为使本领域技术人员更好地理解本发明,发明人阐述一个具体实施例如下:在下面的实施例中,通过形成掺入金属氧化物的GeO2介质层来实现栅堆叠结构等效氧化层厚度的减薄。具体地:
首先,提供的衬底为掺硼的(100)面的n型的Ge衬底,电阻率为5Ω·cm。用稀HF(1:50)和去离子水循环冲洗Ge衬底后,将金属Y磁控溅射在Ge衬底上,然后将晶圆浸入稀HCl中去除顶部Y层,在Ge表面上留下一层超薄的Ge与Y的合金层。在充满N2/O2气氛的原子层沉积(ALD)系统的反应腔中,在400℃下热氧化30分钟,由于Y和Ge相比更易于与氧结合形成Y2O3,同时Ge也发生氧化反应形成氧化层,因而这层超薄的Ge与Y的合金层转化成掺入Y2O3的GeO2层。随后,用四双(乙基甲基氨)铪(TEMAH)和水作为前驱体,通过ALD沉积5.5nm厚的HfO2层。最后,蒸发Al作为栅电极并图形化得到MOS电容结构。实验同时制备了不掺入Y的对照组样品。采用安捷伦B1500A半导体器件分析仪测量该MOS电容的电学特性。结果表明,在和对照组样品保持相当的界面态密度的同时,等效氧化层厚度可以从2.3nm减小到1.6nm,证明了本发明的有效性。
本发明第二方面还提出了半导体栅堆叠结构,该半导体栅堆叠结构通过上文中叙述的任一种方法形成。该半导体栅堆叠结构包括:顶部具有Ge层的衬底、掺有金属氧化物的GeO2的介质层以及栅电极层。本发明实施例的半导体栅堆叠结构能够在保证良好界面特性的前提下降低Ge基栅堆叠结构的等效氧化层厚度,具有简便易行的优点。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种半导体栅堆叠结构的形成方法,其特征在于,包括以下步骤:
提供顶部具有Ge层的衬底;
在所述Ge层之上形成牺牲金属层,其中,所述Ge与所述牺牲金属层之间的界面为Ge与金属的合金层,所述牺牲金属层为钇、钪、镧或铝中的一种或多种的组合;
去除所述牺牲金属层以暴露所述合金层;
对所述合金层进行氧化处理,以形成掺有金属氧化物的GeO2的介质层;以及
在所述介质层之上形成栅电极。
2.如权利要求1所述的半导体栅堆叠结构的形成方法,其特征在于,还包括步骤:在所述介质层和所述栅电极之间插入高k材料层。
3.如权利要求1或2所述的半导体栅堆叠结构的形成方法,其特征在于,在去除所述牺牲金属层之前,还包括步骤:通过退火处理强化所述合金层。
4.如权利要求1或2所述的半导体栅堆叠结构的形成方法,其特征在于,所述氧化处理为:置于含氧的原子、分子、离子或等离子体的气氛中进行退火氧化。
5.如权利要求4所述的半导体栅堆叠结构的形成方法,其特征在于,所述退火氧化的温度为100-500℃。
6.如权利要求1或2所述的半导体栅堆叠结构的形成方法,其特征在于,所述氧化处理为:置于氧化性溶液中进行湿化学氧化。
7.如权利要求1或2所述的半导体栅堆叠结构的形成方法,其特征在于,利用对所述合金层和所述牺牲金属层具有高腐蚀选择比的溶液去除所述牺牲金属层。
8.如权利要求7所述的半导体栅堆叠结构的形成方法,其特征在于,所述去除牺牲金属层后保留下来的所述合金层的厚度为0.5-10nm。
9.如权利要求1所述的半导体栅堆叠结构的形成方法,其特征在于,所述顶部具有Ge层的衬底包括:纯Ge衬底或表层为Ge薄膜的衬底。
10.一种半导体栅堆叠结构,其特征在于,通过权利要求1-9中任一项所述的半导体栅堆叠结构的形成方法制备。
CN201410125729.1A 2014-03-31 2014-03-31 半导体栅堆叠结构及其形成方法 Active CN103943476B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410125729.1A CN103943476B (zh) 2014-03-31 2014-03-31 半导体栅堆叠结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410125729.1A CN103943476B (zh) 2014-03-31 2014-03-31 半导体栅堆叠结构及其形成方法

Publications (2)

Publication Number Publication Date
CN103943476A CN103943476A (zh) 2014-07-23
CN103943476B true CN103943476B (zh) 2017-01-18

Family

ID=51191087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410125729.1A Active CN103943476B (zh) 2014-03-31 2014-03-31 半导体栅堆叠结构及其形成方法

Country Status (1)

Country Link
CN (1) CN103943476B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230039440A (ko) * 2021-09-14 2023-03-21 삼성전자주식회사 커패시터 및 이를 포함하는 전자 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840863A (zh) * 2009-03-18 2010-09-22 台湾积体电路制造股份有限公司 半导体装置及半导体装置的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695161B1 (ko) * 2005-08-31 2007-03-14 삼성전자주식회사 Ge 나노 클러스터 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840863A (zh) * 2009-03-18 2010-09-22 台湾积体电路制造股份有限公司 半导体装置及半导体装置的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Improved electrical properties of Ge metal-oxide-semiconductor devices with HfO2 gate dielectrics using an ultrathin GeSnOx film as the surface passivation layer;M. Zhao, et al.;《Applied Physics Letters》;20130409;第102卷;第142906-1至142906-2页,及附图2 *

Also Published As

Publication number Publication date
CN103943476A (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
CN100582296C (zh) 在平滑衬底上形成高-k介电层
US10141322B2 (en) Metal floating gate composite 3D NAND memory devices and associated methods
CN100524761C (zh) 半导体器件及其制造方法
US9831084B2 (en) Hydroxyl group termination for nucleation of a dielectric metallic oxide
JP2007500941A (ja) 高度に均一な酸化物層、とりわけ超薄層の調節された成長
CN106298919B (zh) 半导体器件、鳍式场效应晶体管及其形成方法
JP2002299612A (ja) 半導体装置及びその製造方法
TW200402797A (en) Method of forming silicon dioxide film on surface of silicon substrate, method of forming oxide film on surface of semiconductor substrate, and method of manufacturing semiconductor device
CN101838812B (zh) 一种清洗钝化Ge衬底表面的方法
CN102386064B (zh) 金属-氧化物-金属电容的制作方法
CN105047539B (zh) 提高SiC MOSFET沟道迁移率的方法
CN103943476B (zh) 半导体栅堆叠结构及其形成方法
CN103839791B (zh) 应用于沟槽型mos器件的沟槽栅的制备方法
CN103151255B (zh) 一种半导体栅结构及其形成方法
CN105529253B (zh) 半导体器件的形成方法
CN104465367B (zh) 一种对场氧化层进行处理的方法及应用
CN102956456B (zh) 一种半导体器件的制造方法
CN103165432B (zh) 一种栅氧化层的制备方法
CN105632924B (zh) 一种用于制造半导体器件的方法
CN105047553A (zh) 一种用于沉积高介电值栅介质层的表面处理方法
CN104241133A (zh) 带有沟槽式源极结构的功率mos场效应管制造方法
CN103578957A (zh) 衬底表面钝化方法和半导体结构形成方法
CN110400746A (zh) 半导体结构及其形成方法
CN102737999B (zh) 锗衬底上制备金属-氧化物-半导体场效应晶体管方法
TW201840889A (zh) 用於半導體表面之氣相鈍化的系統及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant