CN104465367B - 一种对场氧化层进行处理的方法及应用 - Google Patents

一种对场氧化层进行处理的方法及应用 Download PDF

Info

Publication number
CN104465367B
CN104465367B CN201310422364.4A CN201310422364A CN104465367B CN 104465367 B CN104465367 B CN 104465367B CN 201310422364 A CN201310422364 A CN 201310422364A CN 104465367 B CN104465367 B CN 104465367B
Authority
CN
China
Prior art keywords
field oxide
silicon chip
etching liquid
silicon
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310422364.4A
Other languages
English (en)
Other versions
CN104465367A (zh
Inventor
闻正锋
马万里
赵文魁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201310422364.4A priority Critical patent/CN104465367B/zh
Publication of CN104465367A publication Critical patent/CN104465367A/zh
Application granted granted Critical
Publication of CN104465367B publication Critical patent/CN104465367B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明涉及半导体技术领域，公开了一种对场氧化层进行处理的方法及应用，所述对场氧化层进行处理的方法，包括：在形成场氧化层的硅片上涂布刻蚀液；对涂布刻蚀液的硅片进行干法刻蚀；采用清洗液对干法刻蚀后的硅片进行清洗。在本发明技术方案中，采用干法刻蚀的方法对场氧化层进行处理，避免采用化学机械研磨的方法，大大降低了对场氧化层的处理成本，进而降低了半导体器件的成本。

Description

一种对场氧化层进行处理的方法及应用
技术领域
本发明涉及半导体技术领域，特别是涉及一种对场氧化层进行处理的方法及应用。
背景技术
目前，国内高频的水平双扩散金属氧化物半导体场效应晶体管（Lateral double-Diffused Metal Oxide Semiconductor，简称LDMOS）的研究正逐步展开，而高频的LDMOS的制作工艺不同于其它功率的金属氧化物半导体场效应晶体管（Metal OxideSemiconductor，简称MOS），由于高频的LDMOS具有高频特性，所以在制作工艺中需要在场区形成一层较厚的场氧化层，该场氧化层一般通过硅的选择氧化（Local Oxidation ofSilicon，简称LOCOS）来实现。在制作完成较厚的场氧化层后，会在硅衬底和场氧化层的接触部分形成凸起，也就是本领域技术人员统称的鸟头或鸟嘴。如图1所示，图1为现有的制作场氧化层后的硅片结构示意图，首先在硅衬底11上形成基底氧化层，再在基底氧化层上形成氮化硅层，采用光刻工艺保留有源区20上的氮化硅层13和基底氧化层12，并刻蚀掉场区21上的氮化硅层和基底氧化层，再采用氧化工艺在场区21上形成场氧化层14，由于长时间的高温氧化，在形成场氧化层14时，有源区20上的氮化硅层13上也会形成一层氮氧化硅层15，该场氧化层14在生长完成后，都会在硅衬底11和场氧化层14的接触部分形成鸟头，该鸟头高出硅衬底11表面的高度与场氧化层14的厚度有关，场氧化层越厚，则鸟头越高。形成的鸟头会给后续的多晶硅布线、场板刻蚀和金属布线造成很大的影响，如会造成多晶硅断条、金属残留和孔填充较差等问题。因此，在形成鸟头之后通常都要对场氧化层进行处理以去除鸟头。
传统的对场氧化层的处理去除鸟头的工艺一般通过化学机械研磨（ChemicalMechanical Polishing，简称为CMP）的方法实现，具体为：先采用CMP对氮氧化硅层和场氧化层进行研磨，直至研磨掉部分氮化硅层，再用磷酸去除剩余的氮化硅。
由于化学机械研磨所用的机器国内目前无法制造，全靠进口，而一台全新进口的化学机械研磨机的价格高昂，因此，现有技术对场氧化层的处理成本太高。
发明内容
本发明的目的是提供一种对场氧化层进行处理的方法及应用，用以降低对场氧化层的处理成本，进而降低半导体器件的制作成本。
本发明对场氧化层进行处理的方法，包括：
在形成场氧化层的硅片上涂布刻蚀液；
对涂布刻蚀液的硅片进行干法刻蚀；
采用清洗液对干法刻蚀后的硅片进行清洗。
在本发明技术方案中，在形成场氧化层的硅片上涂布刻蚀液，由于涂布的刻蚀液在凸起的鸟头部分的液层较薄，因此在对硅片进行干法刻蚀过程中，可以有效地去除场氧化层在硅片表面形成的鸟头，再对剩余的刻蚀液进行清洗，因此，采用本发明的技术方案可避免采用化学机械研磨，大大降低了对场氧化层的处理成本，进而降低了半导体器件的成本。本发明的技术方案特别适合处理较厚的场氧化层，如场氧化层的厚度为2～3微米。
优选的，所述对涂布刻蚀液的硅片进行干法刻蚀具体为：对涂布刻蚀液的硅片进行干法刻蚀，维持刻蚀液的刻蚀速率和场氧化层的刻蚀速率的比例范围为1:1～1.2。
在本发明优选的技术方案中，采用干法刻蚀，通过控制刻蚀液和场氧化层的蚀刻选择比在1:1～1.2，鸟头上的刻蚀液较薄，其他部分的刻蚀液较厚，在进行刻蚀时，采取刻蚀液和场氧化层的刻蚀速率接近，以保证最大限度地刻蚀掉鸟头并保持硅片表面平齐，进而利于半导体器件制作后期的布线。
优选的，所述刻蚀液为旋涂玻璃，所述清洗液为0.96%～1%浓度的氢氟酸溶液；或者，所述刻蚀液为光阻，所述清洗液为4:1体积比的98%浓度的浓硫酸和35%浓度的双氧水的混合液。
在本发明优选的技术方案中，当刻蚀液选为旋涂玻璃时，清洗液选用氢氟酸溶液，优选采用浓度为0.96%～1%的氢氟酸溶液，更优选的为1%浓度的氢氟酸溶液，当刻蚀液选为光阻时，可以选用硫酸双氧水混合液（Sulfuric Peroxide Mix，简称SPM），其采用浓度为98%的浓硫酸和浓度为35%的双氧水以4：1的体积比混合而成的混合液，温度为120℃。
优选的，所述在形成场氧化层的硅片上涂布刻蚀液之前还包括：
采用腐蚀液对形成场氧化层的硅片进行腐蚀，形成腐蚀后硅片；
采用加热后的磷酸对所述腐蚀后硅片进行进一步腐蚀。
在本发明优选的技术方案中，由于在有源区的部分还具有氮化硅层，以及位于氮化硅层之上的氮氧化硅层，因此，还需要在腐蚀场氧化层的同时，对氮化硅层和氮氧化硅层进行腐蚀，优选采用腐蚀液腐蚀掉氮氧化硅层和部分氮化硅层，再采用加热后的磷酸腐蚀掉剩余的氮化硅层。
较佳的，所述腐蚀液为0.96%～1%浓度的氢氟酸溶液；或者，所述腐蚀液为6:1体积比的49%浓度的氢氟酸和40%浓度的氟化铵的混合液。
较佳的，所述加热后的磷酸的加热温度为160℃～180℃。
优选的，对上述任一种对场氧化层进行处理的方法中，在形成场氧化层的硅片上涂布刻蚀液具体为：在形成氧化层的硅片上涂布厚度为1～2微米的刻蚀液。
在本发明优选的技术方案中，若场氧化层的厚度为2微米，则形成鸟头的高度约为0.95微米，所以，一般涂布刻蚀液的厚度为1～2微米，可以在干法刻蚀过程中，保证鸟头基本被刻蚀掉。
本发明还涉及上述任一种对场氧化层进行处理的方法在半导体制造工艺中的应用，本发明上述任一种对场氧化层进行处理的方法特别适合应用于高频的水平双扩散金属氧化物半导体场效应晶体管的制作之中。
附图说明
图1为现有的制作场氧化层后的硅片结构示意图；
图2为本发明第一实施例对场氧化层进行处理的方法流程示意图；
图3a为本发明第一实施例在形成场氧化层的硅片上涂布刻蚀液后的硅片结构示意图；
图3b为本发明第一实施例对涂布刻蚀液的硅片进行干法刻蚀后的硅片结构示意图；
图3c为本发明第一实施例清洗掉刻蚀液后的硅片结构示意图；
图4a为本发明第二实施例形成场氧化层后的硅片结构示意图；
图4b为本发明第二实施例腐蚀后硅片的结构示意图；
图4c为本发明第二实施例进一步腐蚀后的硅片结构示意图；
图4d为本发明第二实施例在进一步腐蚀后的硅片上涂布刻蚀液后的硅片结构示意图；
图4e为本发明第二实施例对涂布刻蚀液的硅片进行干法刻蚀后的硅片结构示意图；
图4f为本发明第二实施例清洗掉刻蚀液后的硅片结构示意图。
附图标记：
1-硅衬底 2-场氧化层 3-刻蚀液 4-垫氧层 5-氮化硅层
6-氮氧化硅层 11-硅衬底 12-基底氧化层 13-氮化硅层
14-场氧化层 15-氮氧化硅层 20-有源区 21-场区
具体实施方式
为了降低对场氧化层的处理成本，本发明提供了一种对场氧化层进行处理的方法和应用。在该技术方案中，首先在形成场氧化层的硅片上涂布刻蚀液，再采用干法刻蚀的方法刻蚀部分场氧化层并去除鸟头，最后将剩余的刻蚀液进行清洗，由于不使用化学机械研磨的方法，大大降低了对场氧化层处理的成本，并有利于降低半导体器件的成本。为使本发明的目的、技术方案和优点更加清楚，以下举实施例对本发明作进一步详细说明。
本发明实施例提供一种对场氧化层的处理方法，如图2所示，本发明第一实施例对场氧化层进行处理的方法流程示意图，所述对场氧化层进行处理的方法包括：
步骤101、在形成场氧化层的硅片上涂布刻蚀液；
步骤102、对涂布刻蚀液的硅片进行干法刻蚀；
步骤103、采用清洗液对干法刻蚀后的硅片进行清洗。
在本发明实施例中，在形成场氧化层的硅片上涂布刻蚀液，由于涂布的刻蚀液在凸起的鸟头部分的液层较薄，因此在对硅片进行干法刻蚀过程中，可以有效地去除场氧化层在硅片表面形成的鸟头，再对剩余的刻蚀液进行清洗，因此，采用本发明的技术方案可避免采用化学机械研磨，仅仅采用价格低廉的刻蚀液并通过干法刻蚀来实现，大大降低了对场氧化层的处理成本，进而降低了半导体器件的成本。本发明的技术方案特别适合处理较厚的场氧化层，如场氧化层的厚度为2～3微米。
以下来具体说明本发明第一实施例对场氧化层的处理方法，包括如下步骤：
步骤一、在形成场氧化层的硅片上涂布刻蚀液，如图3a所示，图3a为在形成场氧化层的硅片上涂布刻蚀液后的硅片结构示意图，刻蚀液3覆盖硅衬底1和场氧化层2，场氧化层2位于场区21的硅衬底1之上，场区21和有源区20的交界处具有凸起部，即为鸟头，由于鸟头为凸起，则鸟头上的刻蚀液较薄，其他部分的刻蚀液较厚，在进行刻蚀时，采取刻蚀液和场氧化层的刻蚀速率接近，以保证最大限度地刻蚀掉鸟头并保持硅片表面平齐，进而利于半导体器件制作后期的布线。刻蚀液可选用旋涂玻璃（Spin On Glass，简称SOG），也可以选用光阻，刻蚀液的涂布厚度约为1～2微米，如涂布厚度为1微米、1.3微米、1.5微米、1.7微米或2微米；
步骤二、对涂布刻蚀液的硅片进行干法刻蚀，如图3b所示，图3b为对涂布刻蚀液的硅片进行干法刻蚀后的硅片结构示意图，干法刻蚀掉部分场氧化层2和部分刻蚀液3，使得有源区上保留部分刻蚀液3，如保留小于500埃的刻蚀液，用于保护有源区的硅不受刻蚀损伤，在干法刻蚀过程中，可以调整干法刻蚀所用的各气体的比例，达到对刻蚀液和场氧化层的刻蚀速率大致相同，可以优选刻蚀液和场氧化层的蚀刻选择比为1：1～1.2；
步骤三、采用清洗液对干法刻蚀后的硅片进行清洗，如图3c所示，图3c为清洗掉刻蚀液后的硅片结构示意图，将鸟头去除后，刻蚀液3被清洗液洗去，硅衬底1上的场区表面和有源区表面接近平齐，利于后期半导体器件的布线等，优选的，当步骤一中的刻蚀液为旋涂玻璃时，本实施例中的旋涂玻璃为本领域技术人员常用的旋涂玻璃，其主要成分为二氧化硅，例如，业内通用的SOG211或SOG21F，清洗液选用0.96%～1%浓度的氢氟酸溶液，清洗液可以用1体积的浓度为49%的氢氟酸与48体积至50体积的水在室温下混合得到；或者，当步骤一中的刻蚀液为光阻时，本实施例中的光阻为本领域技术人员常用的可用于干法刻蚀的光阻，例如主要成分为树脂、感光剂和溶剂的光阻，具体的，光阻可以为罗门哈斯（ROHM ANDHASS）生产的型号为955或400G的光阻、北京科华微电子材料有限公司生产的型号为KMPC5315的紫外正性光阻、安智AZ MIR-701光阻。清洗液选用硫酸双氧水混合液（SulfuricPeroxide Mix，简称SPM），具体为4:1体积比的98%浓度的浓硫酸和35%浓度的双氧水在温度为120℃的混合液，清洗时间为30～60分钟。
本发明一较优选的实施例，所述在形成场氧化层的硅片上涂布刻蚀液之前还包括：
采用腐蚀液对形成场氧化层的硅片进行腐蚀，形成腐蚀后硅片；
采用加热后的磷酸对所述腐蚀后硅片进行进一步腐蚀。
在本发明优选的实施例中，由于在有源区的部分还具有氮化硅层，以及位于氮化硅层之上的氮氧化硅层，因此，还需要在腐蚀场氧化层的同时，对氮化硅层和氮氧化硅层进行腐蚀，优选采用腐蚀液腐蚀掉氮氧化硅层和部分氮化硅层，再采用加热后的磷酸腐蚀掉剩余的氮化硅层。
较佳的，所述腐蚀液为0.96%～1%浓度的氢氟酸溶液；或者，所述腐蚀液为6:1体积比的49%浓度的氢氟酸和40%浓度的氟化铵的混合液。
较佳的，所述加热后的磷酸的加热温度为160℃～180℃。
如图4a～图4f所示，以下来具体说明本发明第二实施例对场氧化层的处理方法，包括如下步骤：
步骤一、在场区形成场氧化层，场氧化层的厚度为2微米～3微米，如图4a所示，图4a为形成场氧化层后的硅片结构示意图，为了减小鸟头，先在硅衬底1上进行垫氧形成垫氧层4，再在垫氧层4上形成氮化硅层5，氮化硅层5可以采用低压化学气相沉积工艺（LowPressure Chemical Vapor Deposition，LPCVD）沉积，再采用光刻工艺保留有源区20上的氮化硅层5和垫氧层4，并刻蚀掉场区21上的氮化硅层和垫氧层，再采用氧化工艺在场区21上形成场氧化层2，由于长时间的高温氧化，在形成场氧化层2时，有源区20上的氮化硅层5上也会形成一层氮氧化硅层6，例如生长2微米的场氧化层，则氮氧化硅层的厚度约为1600埃，即使采用减小鸟头的工艺，但也会在有源区20的垫氧层4和场区21的场氧化层2的接触部分形成鸟头；
步骤二、采用腐蚀液对形成场氧化层的硅片进行腐蚀，形成腐蚀后硅片，如图4b所示，图4b为腐蚀后硅片的结构示意图，腐蚀液可以为氢氟酸，例如浓度为0.96%～1%的氢氟酸，腐蚀液也可以为BOE（Buffer Oxide Etching，氢氟酸和氟化氨的混合液），采用腐蚀液漂洗掉氮氧化硅层6，并腐蚀一部分氮化硅层5，在腐蚀时，以过刻30%的氮氧化硅层为宜，同时腐蚀液也会腐蚀掉部分场氧化层2，若氮氧化硅层的厚度约为1600埃，则需要采用浓度为1%的氢氟酸腐蚀1800秒；
步骤三、采用加热后的磷酸对所述腐蚀后硅片进行进一步腐蚀，如图4c所示，图4c为进一步腐蚀后的硅片结构示意图，采用热磷酸腐蚀掉剩余的氮化硅层5，可以选用热磷酸的温度160～180摄氏度，如160℃、170℃或180℃磷酸的浓度优选为80%～85%，腐蚀时间优选为1小时，腐蚀速率约为50～70埃/分钟；
步骤四、在进一步腐蚀后的硅片上涂布刻蚀液，如图4d所示，图4d为在进一步腐蚀后的硅片上涂布刻蚀液后的硅片结构示意图，刻蚀液3覆盖有源区的垫氧层4和场区的场氧化层2，场氧化层2的鸟头上的刻蚀液较薄，其他部分的刻蚀液较厚，在进行刻蚀时，采取刻蚀液和场氧化层的刻蚀速率接近，以保证最大限度地刻蚀掉鸟头并保持硅片表面平齐，进而利于半导体器件制作后期的布线。刻蚀液可选用旋涂玻璃（Spin On Glass，简称SOG），也可以选用光阻，刻蚀液的涂布厚度约为1～2微米，如涂布厚度为1微米、1.3微米、1.5微米、1.7微米或2微米；
步骤五、对涂布刻蚀液的硅片进行干法刻蚀，如图4e所示，图4e为对涂布刻蚀液的硅片进行干法刻蚀后的硅片结构示意图，干法刻蚀掉部分场氧化层2和部分刻蚀液3，使得有源区上保留部分刻蚀液3，如保留小于500埃的刻蚀液，用于保护有源区的硅不受刻蚀损伤，在干法刻蚀过程中，可以调整干法刻蚀所用的各气体的比例，达到对刻蚀液和场氧化层的刻蚀速率大致相同，可以优选刻蚀液和场氧化层的蚀刻选择比为1：1～1.2；
步骤六、采用清洗液对干法刻蚀后的硅片进行清洗，如图4f所示，图4f为清洗掉刻蚀液后的硅片结构示意图，将鸟头去除后，刻蚀液3被清洗液洗去，硅衬底1上的场区表面和有源区表面接近平齐，利于后期半导体器件的布线等，优选的，当步骤四中的刻蚀液为旋涂玻璃时，本实施例中的旋涂玻璃为本领域技术人员常用的旋涂玻璃，清洗液选用0.96%～1%浓度的氢氟酸溶液，清洗液可以用1体积的浓度为49%的氢氟酸与48体积至50体积的水在室温下混合得到；或者，当步骤四中的刻蚀液为光阻时，本实施例中的光阻为本领域技术人员常用的光阻，例如主要成分为树脂、感光剂和溶剂的光阻，清洗液选用硫酸双氧水混合液（Sulfuric Peroxide Mix，简称SPM），具体为4:1体积比的98%浓度的浓硫酸和35%浓度的双氧水在温度为120℃的混合液。
优选的，对上述任一种对场氧化层进行处理的方法中，在形成场氧化层的硅片上涂布刻蚀液具体为：在形成氧化层的硅片上涂布厚度为1～2微米的刻蚀液。
在本发明优选的实施例中，若场氧化层的厚度为2微米，则形成鸟头的高度约为0.95微米，所以，一般涂布刻蚀液的厚度为1～2微米，例如，刻蚀液的厚度为1微米、1.3微米、1.5微米、1.8微米或2微米，可以在干法刻蚀过程中，保证鸟头基本被刻蚀掉。
在上述实施例中，采用扫描电子显微镜对完成鸟头去除的硅片进行观察，发现经过本发明对场氧化层进行处理的方法处理后，鸟头去除完全，硅片表面平坦，可以用于半导体器件后续工艺的制作。
本发明还涉及上述任一种对场氧化层进行处理的方法在半导体制造工艺中的应用，本发明上述任一种对场氧化层进行处理的方法特别适合应用于高频的水平双扩散金属氧化物半导体场效应晶体管的制作之中。
由于高频的水平双扩散金属氧化物半导体场效应晶体管需要制备较厚的场氧化层，形成鸟头的高度会较高，因此，本发明对场氧化层进行处理的方法特别适用于高频的LDMOS。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种对场氧化层进行处理的方法，其特征在于，包括：
采用腐蚀液对形成场氧化层的硅片表面的氮氧化硅层进行腐蚀，去除所述氮氧化硅层，暴露出所述氮氧化硅层下方的氮化硅层；
采用加热后的磷酸对所述腐蚀后硅片表面的氮化硅层进行进一步腐蚀，去除所述氮化硅层，暴露出所述氮化硅层下方的鸟头结构；
在进一步腐蚀后的硅片上涂布刻蚀液；
对涂布刻蚀液的硅片进行干法刻蚀；
采用清洗液对干法刻蚀后的硅片进行清洗。
2.如权利要求1所述的对场氧化层进行处理的方法，其特征在于，所述对涂布刻蚀液的硅片进行干法刻蚀具体为：对涂布刻蚀液的硅片进行干法刻蚀，维持刻蚀液的刻蚀速率和场氧化层的刻蚀速率的比例范围为1:1～1.2。
3.如权利要求1所述的对场氧化层进行处理的方法，其特征在于，所述刻蚀液为旋涂玻璃，所述清洗液为0.96％～1％浓度的氢氟酸溶液；或者，所述刻蚀液为光阻，所述清洗液为4:1体积比的98％浓度的浓硫酸和35％浓度的双氧水的混合液。
4.如权利要求1所述的对场氧化层进行处理的方法，其特征在于，所述腐蚀液为0.96％～1％浓度的氢氟酸溶液；或者，所述腐蚀液为6:1体积比的49％浓度的氢氟酸和40％浓度的氟化铵的混合液。
5.如权利要求1所述的对场氧化层进行处理的方法，其特征在于，所述加热后的磷酸的加热温度为160℃～180℃。
6.如权利要求1所述的对场氧化层进行处理的方法，其特征在于，在进一步腐蚀后的硅片上涂布刻蚀液具体为：在进一步腐蚀后的硅片上涂布厚度为1～2微米的刻蚀液。
7.权利要求1～6任一项所述的对场氧化层进行处理的方法在半导体器件制造工艺中的应用。
CN201310422364.4A 2013-09-16 2013-09-16 一种对场氧化层进行处理的方法及应用 Active CN104465367B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310422364.4A CN104465367B (zh) 2013-09-16 2013-09-16 一种对场氧化层进行处理的方法及应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310422364.4A CN104465367B (zh) 2013-09-16 2013-09-16 一种对场氧化层进行处理的方法及应用

Publications (2)

Publication Number Publication Date
CN104465367A CN104465367A (zh) 2015-03-25
CN104465367B true CN104465367B (zh) 2018-06-05

Family

ID=52911233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310422364.4A Active CN104465367B (zh) 2013-09-16 2013-09-16 一种对场氧化层进行处理的方法及应用

Country Status (1)

Country Link
CN (1) CN104465367B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527810B (zh) * 2016-06-22 2020-07-14 北大方正集团有限公司 一种场氧化层的平坦化方法
CN110858566A (zh) * 2018-08-22 2020-03-03 无锡华润上华科技有限公司 半导体器件的制造方法
CN112086352B (zh) * 2020-08-06 2024-02-20 北京晶亦精微科技股份有限公司 一种利用Locos生长氧化隔离层以及制备IGBT芯片的工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033991A (en) * 1997-09-29 2000-03-07 Cypress Semiconductor Corporation Isolation scheme based on recessed locos using a sloped Si etch and dry field oxidation
US6159822A (en) * 1999-06-02 2000-12-12 Vanguard International Semiconductor Corporation Self-planarized shallow trench isolation
US6245682B1 (en) * 1999-03-11 2001-06-12 Taiwan Semiconductor Manufacturing Company Removal of SiON ARC film after poly photo and etch
CN101969027A (zh) * 2010-08-11 2011-02-09 上海宏力半导体制造有限公司 场氧化层形成方法
CN103227111A (zh) * 2013-04-09 2013-07-31 上海华力微电子有限公司 半导体器件的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521423A (ja) * 1991-07-12 1993-01-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH10284479A (ja) * 1997-04-07 1998-10-23 Nittetsu Semiconductor Kk 半導体集積回路の製造方法
KR20040059376A (ko) * 2002-12-28 2004-07-05 주식회사 하이닉스반도체 경사 식각을 이용한 실리콘 국부산화 아이솔레이션 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033991A (en) * 1997-09-29 2000-03-07 Cypress Semiconductor Corporation Isolation scheme based on recessed locos using a sloped Si etch and dry field oxidation
US6245682B1 (en) * 1999-03-11 2001-06-12 Taiwan Semiconductor Manufacturing Company Removal of SiON ARC film after poly photo and etch
US6159822A (en) * 1999-06-02 2000-12-12 Vanguard International Semiconductor Corporation Self-planarized shallow trench isolation
CN101969027A (zh) * 2010-08-11 2011-02-09 上海宏力半导体制造有限公司 场氧化层形成方法
CN103227111A (zh) * 2013-04-09 2013-07-31 上海华力微电子有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
CN104465367A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
US9117759B2 (en) Methods of forming bulb-shaped trenches in silicon
US20060148197A1 (en) Method for forming shallow trench isolation with rounded corners by using a clean process
CN104465367B (zh) 一种对场氧化层进行处理的方法及应用
KR102514663B1 (ko) 실리콘 게르마늄을 선택적으로 습식 에칭하기 위한 액체 혼합물 및 실리콘 게르마늄을 선택적으로 습식 에칭하는 방법
TW417203B (en) Method of manufacturing a semiconductor device
TW567577B (en) Method of forming a post shallow trench isolation structure
CN102468127A (zh) 一种双多晶电容工艺中清洗晶圆的方法
CN103972082B (zh) 一种防止图案缺失的方法及其晶圆制造方法
JP2001223265A (ja) 半導体素子のトレンチ素子分離膜の製造方法
CN103311098A (zh) 一种改善晶圆背面色差的方法
CN107527810B (zh) 一种场氧化层的平坦化方法
KR20050100731A (ko) 실리콘 게르마늄층의 세정액 및 이를 이용한 세정 방법
JPS63190341A (ja) バイポーラ半導体ウエハの洗浄方法
CN101800172A (zh) 一种自对准多晶硅浮栅的制作方法
US6573141B1 (en) In-situ etch and pre-clean for high quality thin oxides
CN102437037B (zh) 一种有效减少水痕缺陷的方法
US10607851B2 (en) Vapor-etch cyclic process
CN105632924B (zh) 一种用于制造半导体器件的方法
KR100604051B1 (ko) 게이트 산화막의 전세정방법
CN102468130A (zh) 湿法化学清洗方法
CN101314852B (zh) 蚀刻溶液、基板的表面处理方法及形成浅沟槽隔离的方法
TW201909264A (zh) 氮化物特徵的受控蝕刻
CN110690103B (zh) 一种纳米级减薄方法、直接带隙应变soi及其制备方法
KR100700860B1 (ko) 반도체 소자의 ｃｍｐ 공정의 세정방법
TWI811425B (zh) 半導體結構的製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220720

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.