JPH0521423A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0521423A JPH0521423A JP17252091A JP17252091A JPH0521423A JP H0521423 A JPH0521423 A JP H0521423A JP 17252091 A JP17252091 A JP 17252091A JP 17252091 A JP17252091 A JP 17252091A JP H0521423 A JPH0521423 A JP H0521423A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor substrate
- etching
- thermal oxide
- bird
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体集積回路の高集積化に伴
い、結晶欠陥の少ない微細な素子分離を形成することを
目的とする。 【構成】 フォトリソグラフィ技術とドライエッチング
技術により、１６０ｎｍ堆積したシリコン窒化膜１２を
選択的に除去し、熱酸化により半導体シリコン基板に深
く埋没したフィールド酸化膜１３を厚さ６００ｎｍ形成
した（図１（ｃ））。その後、シリコン窒化膜を除去
し、フィールド酸化膜１３およびシリコン基板１１に対
して等しいエッチング速度を有する条件のもとで異方性
ドライエッチングすることにより、フィールド酸化膜１
３とシリコン基板１１を深さ１５０ｎｍエッチングした
（図１（ｅ））。従って、従来のLOCOS法に比べバーズ
ビークの入り込みを減少することができ、しかもバーズ
ビーク近傍のシリコン結晶をエッチングするため結晶欠
陥が減少し、微細な素子分離を形成することができた。
い、結晶欠陥の少ない微細な素子分離を形成することを
目的とする。 【構成】 フォトリソグラフィ技術とドライエッチング
技術により、１６０ｎｍ堆積したシリコン窒化膜１２を
選択的に除去し、熱酸化により半導体シリコン基板に深
く埋没したフィールド酸化膜１３を厚さ６００ｎｍ形成
した（図１（ｃ））。その後、シリコン窒化膜を除去
し、フィールド酸化膜１３およびシリコン基板１１に対
して等しいエッチング速度を有する条件のもとで異方性
ドライエッチングすることにより、フィールド酸化膜１
３とシリコン基板１１を深さ１５０ｎｍエッチングした
（図１（ｅ））。従って、従来のLOCOS法に比べバーズ
ビークの入り込みを減少することができ、しかもバーズ
ビーク近傍のシリコン結晶をエッチングするため結晶欠
陥が減少し、微細な素子分離を形成することができた。
Description
【０００１】
【産業上の利用分野】本発明は、半導体デバイスの微細
素子分離技術を改良した半導体装置の製造方法に関する
ものである。
素子分離技術を改良した半導体装置の製造方法に関する
ものである。
【０００２】
【従来の技術】集積回路は共通の半導体シリコン基板上
において、互いに絶縁層分離された複数の能動素子を含
んでいる。従来のLOCOS（LocalOxidation of Silicon）
法による半導体装置の製造方法では、半導体基板は埋込
絶縁物を介してアクテイブ領域とフィールド領域とに分
離され、素子はアクテイブ領域につくられるが、従来、
上記分離は選択酸化法によって、（図３）に示す工程に
よって行われていた。
において、互いに絶縁層分離された複数の能動素子を含
んでいる。従来のLOCOS（LocalOxidation of Silicon）
法による半導体装置の製造方法では、半導体基板は埋込
絶縁物を介してアクテイブ領域とフィールド領域とに分
離され、素子はアクテイブ領域につくられるが、従来、
上記分離は選択酸化法によって、（図３）に示す工程に
よって行われていた。
【０００３】まず、半導体シリコン基板１１の表面上に
シリコン窒化膜層１２を形成する（図３（a））。次
に、リソグラフィー技術とドライエッチング技術を用い
て、シリコン窒化膜を選択的に除去し、半導体シリコン
基板を選択的に露出させ、予定アクテイブ領域上に耐酸
化性のマスク層を形成する（図３（b））。次に、酸化
性雰囲気中において一定温度下で一定時間にわたり加熱
処理することによって酸化を行い、半導体シリコン基板
に深く埋没した厚いフィールド酸化膜１３を形成する
（図３（c））。次に、アクテイブ領域上のシリコン窒
化膜を除去して、半導体シリコン基板表面を露出させ素
子分離を行う（図３（d））。
シリコン窒化膜層１２を形成する（図３（a））。次
に、リソグラフィー技術とドライエッチング技術を用い
て、シリコン窒化膜を選択的に除去し、半導体シリコン
基板を選択的に露出させ、予定アクテイブ領域上に耐酸
化性のマスク層を形成する（図３（b））。次に、酸化
性雰囲気中において一定温度下で一定時間にわたり加熱
処理することによって酸化を行い、半導体シリコン基板
に深く埋没した厚いフィールド酸化膜１３を形成する
（図３（c））。次に、アクテイブ領域上のシリコン窒
化膜を除去して、半導体シリコン基板表面を露出させ素
子分離を行う（図３（d））。
【０００４】以上のような方法により、半導体デバイス
の絶縁膜による素子分離を行うことができる。しかし、
この方法における酸化工程では、薄いシリコン酸化膜層
を通過して酸素が横方向に移動する結果、アクテイブ領
域の表面の外周部分に酸化物の成長が起こる。このよう
にして形成される横方向への酸化物突起はバーズビーク
と呼ばれている。このバーズビークの入り込みにより、
アクテイブ領域の寸法が設計寸法よりも小さくなってし
まう。従って、アクテイブ領域の使用可能な部分を減少
させることになる。しかも、選択酸化膜の堆積膨張のた
めシリコン結晶にストレスが生じ、バーズビーク近傍の
シリコン結晶中に多くの結晶欠陥が生じてしまう。
の絶縁膜による素子分離を行うことができる。しかし、
この方法における酸化工程では、薄いシリコン酸化膜層
を通過して酸素が横方向に移動する結果、アクテイブ領
域の表面の外周部分に酸化物の成長が起こる。このよう
にして形成される横方向への酸化物突起はバーズビーク
と呼ばれている。このバーズビークの入り込みにより、
アクテイブ領域の寸法が設計寸法よりも小さくなってし
まう。従って、アクテイブ領域の使用可能な部分を減少
させることになる。しかも、選択酸化膜の堆積膨張のた
めシリコン結晶にストレスが生じ、バーズビーク近傍の
シリコン結晶中に多くの結晶欠陥が生じてしまう。
【０００５】
【発明が解決しようとする課題】上記のように、この従
来の製造方法では、（図３（c））に示したようにフィ
ールド酸化膜の成長時にアクテイブ領域へのフィールド
酸化膜の侵入が大きく、（図３（d））のように、アク
テイブ領域が狭くなってしまう。従って、素子の微細化
が進むにつれて、フィールド酸化膜の横方向への侵入の
ため、仕上がりアクテイブ領域が非常に狭くなったり、
あるいはアクテイブ領域が形成不可能になる。フィール
ド酸化膜の膜厚を薄くすればバーズビークの入り込みが
減少するが、充分な素子分離特性が得られない。しか
も、バーズビーク近傍のシリコン結晶中に生じた結晶欠
陥により、素子間のリーク電流が増加し、またアクテイ
ブ領域に形成するトランジスタ特性の劣化が生じる。従
って、従来のLOCOS法では素子の微細化に限界があり、
良好な素子特性を得ることが困難になり、半導体集積回
路装置の高集積化にとって大きな障害になるという欠点
がある。
来の製造方法では、（図３（c））に示したようにフィ
ールド酸化膜の成長時にアクテイブ領域へのフィールド
酸化膜の侵入が大きく、（図３（d））のように、アク
テイブ領域が狭くなってしまう。従って、素子の微細化
が進むにつれて、フィールド酸化膜の横方向への侵入の
ため、仕上がりアクテイブ領域が非常に狭くなったり、
あるいはアクテイブ領域が形成不可能になる。フィール
ド酸化膜の膜厚を薄くすればバーズビークの入り込みが
減少するが、充分な素子分離特性が得られない。しか
も、バーズビーク近傍のシリコン結晶中に生じた結晶欠
陥により、素子間のリーク電流が増加し、またアクテイ
ブ領域に形成するトランジスタ特性の劣化が生じる。従
って、従来のLOCOS法では素子の微細化に限界があり、
良好な素子特性を得ることが困難になり、半導体集積回
路装置の高集積化にとって大きな障害になるという欠点
がある。
【０００６】本発明は、上記課題を解決するもので、微
細素子分離を実現した半導体装置の製造方法を提供する
ことを目的としている。
細素子分離を実現した半導体装置の製造方法を提供する
ことを目的としている。
【０００７】
【課題を解決するための手段】本発明は、半導体基板上
にシリコン窒化膜を形成する工程と、リソグラフィー技
術により前記シリコン窒化膜上にレジストパターンを形
成する工程と、前記レジストパターンをマスクにして選
択的に前記シリコン窒化膜をエッチングする工程と、露
出した前記半導体基板上に熱酸化膜を形成する工程と、
前記シリコン窒化膜を除去する工程と、前記熱酸化膜と
前記半導体基板をエッチングし、前記熱酸化膜の端部の
一部を除去する工程とを備えて成ることを特徴とする半
導体装置の製造方法を提供するものである。そして、望
ましくは、前記熱酸化膜と前記半導体基板をエッチング
する工程は、前記熱酸化膜および前記半導体基板に対し
て等しいエッチング速度を有する条件のもとで異方性ド
ライエッチングすることを特徴とする上記の半導体装置
の製造方法を提供する。
にシリコン窒化膜を形成する工程と、リソグラフィー技
術により前記シリコン窒化膜上にレジストパターンを形
成する工程と、前記レジストパターンをマスクにして選
択的に前記シリコン窒化膜をエッチングする工程と、露
出した前記半導体基板上に熱酸化膜を形成する工程と、
前記シリコン窒化膜を除去する工程と、前記熱酸化膜と
前記半導体基板をエッチングし、前記熱酸化膜の端部の
一部を除去する工程とを備えて成ることを特徴とする半
導体装置の製造方法を提供するものである。そして、望
ましくは、前記熱酸化膜と前記半導体基板をエッチング
する工程は、前記熱酸化膜および前記半導体基板に対し
て等しいエッチング速度を有する条件のもとで異方性ド
ライエッチングすることを特徴とする上記の半導体装置
の製造方法を提供する。
【０００８】さらに、また、本発明は、半導体基板上に
シリコン窒化膜を形成する工程と、リソグラフィー技術
により前記シリコン窒化膜上にレジストパターンを形成
する工程と、前記レジストパターンをマスクにして選択
的に前記シリコン窒化膜をエッチングする工程と、露出
した前記半導体基板上に熱酸化膜を形成する工程と、前
記シリコン窒化膜を除去する工程と、前記半導体基板上
に樹脂を塗布する工程と、前記樹脂と前記熱酸化膜をエ
ッチングし、前記熱酸化膜の上層部の一部を除去する工
程と、前記熱酸化膜と前記半導体基板をエッチングし、
前記熱酸化膜の端部の一部を除去する工程とを備えて成
ることを特徴とする半導体装置の製造方法を提供するも
のである。そして、望ましくは、前記樹脂と前記熱酸化
膜をエッチングする工程は、前記樹脂および前記熱酸化
膜に対して等しいエッチング速度を有する条件のもとで
異方性ドライエッチングすることを特徴とする上記の半
導体装置の製造方法を提供する。また、望ましくは、前
記熱酸化膜と前記半導体基板をエッチングする工程は、
前記熱酸化膜および前記半導体基板に対して等しいエッ
チング速度を有する条件のもとで異方性ドライエッチン
グすることを特徴とする上記の半導体装置の製造方法を
提供する。
シリコン窒化膜を形成する工程と、リソグラフィー技術
により前記シリコン窒化膜上にレジストパターンを形成
する工程と、前記レジストパターンをマスクにして選択
的に前記シリコン窒化膜をエッチングする工程と、露出
した前記半導体基板上に熱酸化膜を形成する工程と、前
記シリコン窒化膜を除去する工程と、前記半導体基板上
に樹脂を塗布する工程と、前記樹脂と前記熱酸化膜をエ
ッチングし、前記熱酸化膜の上層部の一部を除去する工
程と、前記熱酸化膜と前記半導体基板をエッチングし、
前記熱酸化膜の端部の一部を除去する工程とを備えて成
ることを特徴とする半導体装置の製造方法を提供するも
のである。そして、望ましくは、前記樹脂と前記熱酸化
膜をエッチングする工程は、前記樹脂および前記熱酸化
膜に対して等しいエッチング速度を有する条件のもとで
異方性ドライエッチングすることを特徴とする上記の半
導体装置の製造方法を提供する。また、望ましくは、前
記熱酸化膜と前記半導体基板をエッチングする工程は、
前記熱酸化膜および前記半導体基板に対して等しいエッ
チング速度を有する条件のもとで異方性ドライエッチン
グすることを特徴とする上記の半導体装置の製造方法を
提供する。
【０００９】
【作用】本発明は、前記した半導体装置の製造方法によ
り、選択酸化膜のバーズビークの入り込みを減少するこ
とができ、結晶欠陥の少ない微細素子分離を形成するこ
とができる。特に、通常のLOCOS法により選択酸化膜を
形成した後、選択酸化膜および半導体基板に対して等し
いエッチング速度を有する条件のもとで異方性ドライエ
ッチングすることにより、選択酸化膜のバーズビークの
入り込みを減少することができ、バーズビーク近傍のシ
リコン結晶を一部エッチングするため、通常のLOCOS法
よりも結晶欠陥を減少させることができる。また、通常
のLOCOS法により選択酸化膜を形成した後、半導体基板
上に樹脂を塗布し、樹脂および選択酸化膜に対して等し
いエッチング速度を有する条件のもとで異方性ドライエ
ッチングし、選択酸化膜および半導体基板に対して等し
いエッチング速度を有する条件のもとで異方性ドライエ
ッチングすることにより、低段差の分離構造が形成で
き、さらに選択酸化膜のバーズビークの入り込みを減少
することができ、バーズビーク近傍のシリコン結晶を一
部エッチングするため、通常のLOCOS法よりも結晶欠陥
を減少させることができる。従って、本発明を用いるこ
とによって、結晶欠陥の少ない、半導体デバイスの微細
素子分離形成に有効に作用する。
り、選択酸化膜のバーズビークの入り込みを減少するこ
とができ、結晶欠陥の少ない微細素子分離を形成するこ
とができる。特に、通常のLOCOS法により選択酸化膜を
形成した後、選択酸化膜および半導体基板に対して等し
いエッチング速度を有する条件のもとで異方性ドライエ
ッチングすることにより、選択酸化膜のバーズビークの
入り込みを減少することができ、バーズビーク近傍のシ
リコン結晶を一部エッチングするため、通常のLOCOS法
よりも結晶欠陥を減少させることができる。また、通常
のLOCOS法により選択酸化膜を形成した後、半導体基板
上に樹脂を塗布し、樹脂および選択酸化膜に対して等し
いエッチング速度を有する条件のもとで異方性ドライエ
ッチングし、選択酸化膜および半導体基板に対して等し
いエッチング速度を有する条件のもとで異方性ドライエ
ッチングすることにより、低段差の分離構造が形成で
き、さらに選択酸化膜のバーズビークの入り込みを減少
することができ、バーズビーク近傍のシリコン結晶を一
部エッチングするため、通常のLOCOS法よりも結晶欠陥
を減少させることができる。従って、本発明を用いるこ
とによって、結晶欠陥の少ない、半導体デバイスの微細
素子分離形成に有効に作用する。
【００１０】
【実施例】以下本発明の一実施例の半導体装置の製造方
法について、図面を参照しながら説明する。
法について、図面を参照しながら説明する。
【００１１】（図１）は本発明の実施例における半導体
装置の製造方法の工程断面図を示すものである。シリコ
ン基板１１上にシリコン窒化膜１２を厚さ１６０ｎｍ堆
積した（図１（ａ））。フォトリソグラフィ技術にて窒
化膜１２上にレジストパターンを形成し、ドライエッチ
ング技術により、シリコン窒化膜１２を選択的に除去し
た（図１（ｂ））。酸化性雰囲気中において一定温度下
で一定時間にわたり加熱処理することによって選択的に
酸化を行い、半導体シリコン基板に深く埋没したフィー
ルド酸化膜１３を厚さ６００ｎｍ形成した（図１
（ｃ））。このとき、バーズビークの入り込みが約３０
０ｎｍ生じた。それから、シリコン窒化膜１２を除去し
た（図１（ｄ））。フィールド酸化膜１３およびシリコ
ン基板１１に対して等しいエッチング速度を有する条件
のもとで異方性ドライエッチングすることにより、（図
１（ｄ））に示すエッチバック後退線１４までフィール
ド酸化膜１３とシリコン基板１１を深さ１５０ｎｍエッ
チングした（図１（ｅ））。このとき、バーズビークの
入り込みが約２００ｎｍに後退し、バーズビークの入り
込みを約１００ｎｍ減少することができた。すなわち、
従来のLOCOS法に比べフィールド酸化膜の幅の設計値か
らの寸法シフトを抑制することができ、微細な素子分離
を形成することができた。
装置の製造方法の工程断面図を示すものである。シリコ
ン基板１１上にシリコン窒化膜１２を厚さ１６０ｎｍ堆
積した（図１（ａ））。フォトリソグラフィ技術にて窒
化膜１２上にレジストパターンを形成し、ドライエッチ
ング技術により、シリコン窒化膜１２を選択的に除去し
た（図１（ｂ））。酸化性雰囲気中において一定温度下
で一定時間にわたり加熱処理することによって選択的に
酸化を行い、半導体シリコン基板に深く埋没したフィー
ルド酸化膜１３を厚さ６００ｎｍ形成した（図１
（ｃ））。このとき、バーズビークの入り込みが約３０
０ｎｍ生じた。それから、シリコン窒化膜１２を除去し
た（図１（ｄ））。フィールド酸化膜１３およびシリコ
ン基板１１に対して等しいエッチング速度を有する条件
のもとで異方性ドライエッチングすることにより、（図
１（ｄ））に示すエッチバック後退線１４までフィール
ド酸化膜１３とシリコン基板１１を深さ１５０ｎｍエッ
チングした（図１（ｅ））。このとき、バーズビークの
入り込みが約２００ｎｍに後退し、バーズビークの入り
込みを約１００ｎｍ減少することができた。すなわち、
従来のLOCOS法に比べフィールド酸化膜の幅の設計値か
らの寸法シフトを抑制することができ、微細な素子分離
を形成することができた。
【００１２】以上のように、本実施例によれば、フィー
ルド酸化膜１３およびシリコン基板１１に対して等しい
エッチング速度を有する条件のもとで、エッチバックす
ることにより、バーズビークの入り込みを減少させるこ
とができ、微細な素子分離を形成することができた。さ
らに、バーズビーク近傍のシリコン結晶を一部エッチン
グするため、バーズビーク近傍に生じた結晶欠陥を減少
することができた。
ルド酸化膜１３およびシリコン基板１１に対して等しい
エッチング速度を有する条件のもとで、エッチバックす
ることにより、バーズビークの入り込みを減少させるこ
とができ、微細な素子分離を形成することができた。さ
らに、バーズビーク近傍のシリコン結晶を一部エッチン
グするため、バーズビーク近傍に生じた結晶欠陥を減少
することができた。
【００１３】なお、本実施例において、フィールド酸化
膜１３とシリコン基板１１のエッチングをフィールド酸
化膜のエッチレートとシリコン基板のエッチレートが等
しい条件で行ったが、互いのエッチレートが等しくなく
てもよく、フィールド酸化膜とシリコン基板が両方エッ
チングされればよい。
膜１３とシリコン基板１１のエッチングをフィールド酸
化膜のエッチレートとシリコン基板のエッチレートが等
しい条件で行ったが、互いのエッチレートが等しくなく
てもよく、フィールド酸化膜とシリコン基板が両方エッ
チングされればよい。
【００１４】以下本発明の第２の実施例について図面を
参照しながら説明する。（図２）は本発明の実施例にお
ける半導体装置の製造方法の工程断面図を示すものであ
る。シリコン基板１１上にシリコン窒化膜１２を厚さ１
６０ｎｍ堆積した（図２（ａ））。フォトリソグラフィ
技術にて窒化膜１２上にレジストパターンを形成し、ド
ライエッチング技術により、シリコン窒化膜１２を選択
的に除去した（図２（ｂ））。酸化性雰囲気中において
一定温度下で一定時間にわたり加熱処理することによっ
て選択的に酸化を行い、半導体シリコン基板に深く埋没
したフィールド酸化膜１３を厚さ６００ｎｍ形成した
（図２（ｃ））。このとき、バーズビークの入り込みが
約３００ｎｍ生じた。それから、シリコン窒化膜１２を
除去した（図２（ｄ））。シリコン基板１１上にレジス
ト２１を厚さ１．５μｍ塗布した（図２（ｅ））。レジ
スト２１およびフィールド酸化膜１３に対して等しいエ
ッチング速度を有する条件のもとで異方性ドライエッチ
ングすることにより、（図２（ｅ））に示すエッチバッ
ク後退線１４までエッチバックした（図２（ｆ））。さ
らに、フィールド酸化膜１３およびシリコン基板１１に
対して等しいエッチング速度を有する条件のもとで異方
性ドライエッチングすることにより、（図２（ｆ））に
示すエッチバック後退線１４までフィールド酸化膜１３
とシリコン基板１１を深さ１５０ｎｍエッチングした
（図２（ｇ））。このとき、バーズビークの入り込みが
約２００ｎｍに後退し、バーズビークの入り込みを約１
００ｎｍ減少することができた。すなわち、従来のLOCO
S法に比べフィールド酸化膜の幅の設計値からの寸法シ
フトを抑制することができ、微細な素子分離を形成する
ことができた。
参照しながら説明する。（図２）は本発明の実施例にお
ける半導体装置の製造方法の工程断面図を示すものであ
る。シリコン基板１１上にシリコン窒化膜１２を厚さ１
６０ｎｍ堆積した（図２（ａ））。フォトリソグラフィ
技術にて窒化膜１２上にレジストパターンを形成し、ド
ライエッチング技術により、シリコン窒化膜１２を選択
的に除去した（図２（ｂ））。酸化性雰囲気中において
一定温度下で一定時間にわたり加熱処理することによっ
て選択的に酸化を行い、半導体シリコン基板に深く埋没
したフィールド酸化膜１３を厚さ６００ｎｍ形成した
（図２（ｃ））。このとき、バーズビークの入り込みが
約３００ｎｍ生じた。それから、シリコン窒化膜１２を
除去した（図２（ｄ））。シリコン基板１１上にレジス
ト２１を厚さ１．５μｍ塗布した（図２（ｅ））。レジ
スト２１およびフィールド酸化膜１３に対して等しいエ
ッチング速度を有する条件のもとで異方性ドライエッチ
ングすることにより、（図２（ｅ））に示すエッチバッ
ク後退線１４までエッチバックした（図２（ｆ））。さ
らに、フィールド酸化膜１３およびシリコン基板１１に
対して等しいエッチング速度を有する条件のもとで異方
性ドライエッチングすることにより、（図２（ｆ））に
示すエッチバック後退線１４までフィールド酸化膜１３
とシリコン基板１１を深さ１５０ｎｍエッチングした
（図２（ｇ））。このとき、バーズビークの入り込みが
約２００ｎｍに後退し、バーズビークの入り込みを約１
００ｎｍ減少することができた。すなわち、従来のLOCO
S法に比べフィールド酸化膜の幅の設計値からの寸法シ
フトを抑制することができ、微細な素子分離を形成する
ことができた。
【００１５】以上のように、本実施例によれば、フィー
ルド酸化膜１３およびシリコン基板１２に対して等しい
エッチング速度を有する条件のもとで、エッチバックす
ることにより、バーズビークの入り込みを減少させるこ
とができ、微細な素子分離を形成することができた。さ
らに、バーズビーク近傍のシリコン結晶を一部エッチン
グするため、バーズビーク近傍に生じた結晶欠陥を減少
することができた。さらに、選択酸化後にレジストを塗
布してエッチバックすることにより、素子分離形状を低
段差にすることができた。
ルド酸化膜１３およびシリコン基板１２に対して等しい
エッチング速度を有する条件のもとで、エッチバックす
ることにより、バーズビークの入り込みを減少させるこ
とができ、微細な素子分離を形成することができた。さ
らに、バーズビーク近傍のシリコン結晶を一部エッチン
グするため、バーズビーク近傍に生じた結晶欠陥を減少
することができた。さらに、選択酸化後にレジストを塗
布してエッチバックすることにより、素子分離形状を低
段差にすることができた。
【００１６】なお、本実施例において、フィールド酸化
膜とシリコン基板のエッチングをフィールド酸化膜のエ
ッチレートとシリコン基板のエッチレートが等しい条件
で行ったが、互いのエッチレートが等しくなくてもよ
く、フィールド酸化膜とシリコン基板が両方エッチング
されればよい。また、レジストとフィールド酸化膜のエ
ッチングをレジストのエッチレートとフィールド酸化膜
のエッチレートが等しい条件で行ったが、互いのエッチ
レートが等しくなくてもよく、レジストとフィールド酸
化膜が両方エッチングされればよい。
膜とシリコン基板のエッチングをフィールド酸化膜のエ
ッチレートとシリコン基板のエッチレートが等しい条件
で行ったが、互いのエッチレートが等しくなくてもよ
く、フィールド酸化膜とシリコン基板が両方エッチング
されればよい。また、レジストとフィールド酸化膜のエ
ッチングをレジストのエッチレートとフィールド酸化膜
のエッチレートが等しい条件で行ったが、互いのエッチ
レートが等しくなくてもよく、レジストとフィールド酸
化膜が両方エッチングされればよい。
【００１７】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、通常のLOCOS法により選択酸化
膜を形成した後、選択酸化膜および半導体基板に対して
等しいエッチング速度を有する条件のもとで異方性ドラ
イエッチングすることにより、従来の製造方法の欠点と
なっていたバーズビークの入り込みと結晶欠陥を減少す
ることができ、その結果、従来よりも微細な素子分離領
域が形成でき、良好な素子特性が得られる。また、通常
のLOCOS法により選択酸化膜を形成した後、半導体基板
上に樹脂を塗布し、樹脂および選択酸化膜に対して等し
いエッチング速度を有する条件のもとで異方性ドライエ
ッチングし、選択酸化膜および半導体基板に対して等し
いエッチング速度を有する条件のもとで異方性ドライエ
ッチングすることにより、低段差の素子分離構造が形成
でき、しかも従来の製造方法の欠点となっていたバーズ
ビークの入り込みと結晶欠陥を減少することができ、そ
の結果、従来よりも微細な素子分離領域が形成でき、良
好な素子特性が得られる。従って、本発明を用いること
によって、結晶欠陥の少ない、半導体デバイスの微細素
子分離形成に有効に作用するので、超高密度集積回路に
大きく寄与することができる。
置の製造方法によれば、通常のLOCOS法により選択酸化
膜を形成した後、選択酸化膜および半導体基板に対して
等しいエッチング速度を有する条件のもとで異方性ドラ
イエッチングすることにより、従来の製造方法の欠点と
なっていたバーズビークの入り込みと結晶欠陥を減少す
ることができ、その結果、従来よりも微細な素子分離領
域が形成でき、良好な素子特性が得られる。また、通常
のLOCOS法により選択酸化膜を形成した後、半導体基板
上に樹脂を塗布し、樹脂および選択酸化膜に対して等し
いエッチング速度を有する条件のもとで異方性ドライエ
ッチングし、選択酸化膜および半導体基板に対して等し
いエッチング速度を有する条件のもとで異方性ドライエ
ッチングすることにより、低段差の素子分離構造が形成
でき、しかも従来の製造方法の欠点となっていたバーズ
ビークの入り込みと結晶欠陥を減少することができ、そ
の結果、従来よりも微細な素子分離領域が形成でき、良
好な素子特性が得られる。従って、本発明を用いること
によって、結晶欠陥の少ない、半導体デバイスの微細素
子分離形成に有効に作用するので、超高密度集積回路に
大きく寄与することができる。
【図１】本発明の第１の実施例における半導体装置の製
造方法の工程断面図
造方法の工程断面図
【図２】本発明の第２の実施例における半導体装置の製
造方法の工程断面図
造方法の工程断面図
【図３】従来の半導体装置の製造方法の工程断面図
１１ シリコン基板
１２ シリコン窒化膜
１３ フィールド酸化膜
１４ エッチバック後退線
２１ レジスト
Claims (5)
- 【請求項１】半導体基板上に選択的にシリコン窒化膜を
形成する工程と、露出した前記半導体基板上に熱酸化膜
を形成する工程と、前記シリコン窒化膜を除去する工程
と、前記熱酸化膜と前記半導体基板をエッチングし、前
記熱酸化膜の端部の一部を除去する工程とを備えて成る
ことを特徴とする半導体装置の製造方法。 - 【請求項２】前記熱酸化膜と前記半導体基板をエッチン
グする工程は、前記熱酸化膜および前記半導体基板に対
して等しいエッチング速度を有する条件のもとで異方性
ドライエッチングすることを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項３】半導体基板上に選択的にシリコン窒化膜を
形成する工程と、露出した前記半導体基板上に熱酸化膜
を形成する工程と、前記シリコン窒化膜を除去する工程
と、前記半導体基板上に樹脂を塗布する工程と、前記樹
脂と前記熱酸化膜をエッチングし、前記熱酸化膜の上層
部の一部を除去する工程と、前記熱酸化膜と前記半導体
基板をエッチングし、前記熱酸化膜の端部の一部を除去
する工程とを備えて成ることを特徴とする半導体装置の
製造方法。 - 【請求項４】前記樹脂と前記熱酸化膜をエッチングする
工程は、前記樹脂および前記熱酸化膜に対して等しいエ
ッチング速度を有する条件のもとで異方性ドライエッチ
ングすることを特徴とする請求項３記載の半導体装置の
製造方法。 - 【請求項５】前記熱酸化膜と前記半導体基板をエッチン
グする工程は、前記熱酸化膜および前記半導体基板に対
して等しいエッチング速度を有する条件のもとで異方性
ドライエッチングすることを特徴とする請求項３記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17252091A JPH0521423A (ja) | 1991-07-12 | 1991-07-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17252091A JPH0521423A (ja) | 1991-07-12 | 1991-07-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521423A true JPH0521423A (ja) | 1993-01-29 |
Family
ID=15943474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17252091A Pending JPH0521423A (ja) | 1991-07-12 | 1991-07-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521423A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465367A (zh) * | 2013-09-16 | 2015-03-25 | 北大方正集团有限公司 | 一种对场氧化层进行处理的方法及应用 |
-
1991
- 1991-07-12 JP JP17252091A patent/JPH0521423A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465367A (zh) * | 2013-09-16 | 2015-03-25 | 北大方正集团有限公司 | 一种对场氧化层进行处理的方法及应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7534723B2 (en) | Methods of forming fine patterns, and methods of forming trench isolation layers using the same | |
| US5677232A (en) | Methods of fabricating combined field oxide/trench isolation regions | |
| JP3407023B2 (ja) | 半導体装置の製造方法 | |
| JP3178416B2 (ja) | 半導体装置の製造方法 | |
| JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPH06349820A (ja) | 半導体装置の製造方法 | |
| JPH0521423A (ja) | 半導体装置の製造方法 | |
| JPH08236611A (ja) | 半導体装置の素子分離方法 | |
| KR20010107707A (ko) | Ｓｔｉ 구조를 갖는 반도체 장치를 제조하기 위한 방법 | |
| JP2722518B2 (ja) | 半導体装置の製造方法 | |
| KR100278488B1 (ko) | 반도체 장치의 제조방법 | |
| JPH09289245A (ja) | 半導体装置の製造方法 | |
| JPH09312330A (ja) | 素子間分離領域の形成方法 | |
| KR0183718B1 (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법 | |
| US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPH05304143A (ja) | 素子分離領域の形成方法 | |
| JPH0536680A (ja) | 半導体装置とその製造方法 | |
| KR20000013286A (ko) | 반도체 장치의 소자분리막 제조방법 | |
| US5641705A (en) | Device isolation method of semiconductor device | |
| JP2002050682A (ja) | 半導体装置の製造方法およびレチクルマスク | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH05218193A (ja) | 半導体装置の製造方法 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| JPS583244A (ja) | 半導体装置の製造方法 |