JPH09312330A - 素子間分離領域の形成方法 - Google Patents
素子間分離領域の形成方法Info
- Publication number
- JPH09312330A JPH09312330A JP8125985A JP12598596A JPH09312330A JP H09312330 A JPH09312330 A JP H09312330A JP 8125985 A JP8125985 A JP 8125985A JP 12598596 A JP12598596 A JP 12598596A JP H09312330 A JPH09312330 A JP H09312330A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- forming
- substrate
- isolation region
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】
【課題】 分離幅が小さくなるにつれて問題となるバー
ズビークの問題を解決でき、しかも、平坦性も確保出来
る、素子間分離領域の形成方法を提供する。 【解決手段】 シリコン基板１１にシリコン窒化膜から
なりかつ基板１１の素子間分離領域形成予定領域を露出
する開口部１５ａを有したマスク層１５ｘを形成する。
マスク層形成済みの半導体基板１１を、高温の酸素雰囲
気であって該基板面に平行な方向への酸化より該基板の
厚み方向への酸化を促進させ得る圧力に加圧した酸素雰
囲気中で処理することにより、該基板に選択的に酸化膜
１９を形成する。該形成された酸化膜１９の基板１１上
方に突出した部分が除去されるように該半導体基板を研
磨して、素子間分離領域を形成する。
ズビークの問題を解決でき、しかも、平坦性も確保出来
る、素子間分離領域の形成方法を提供する。 【解決手段】 シリコン基板１１にシリコン窒化膜から
なりかつ基板１１の素子間分離領域形成予定領域を露出
する開口部１５ａを有したマスク層１５ｘを形成する。
マスク層形成済みの半導体基板１１を、高温の酸素雰囲
気であって該基板面に平行な方向への酸化より該基板の
厚み方向への酸化を促進させ得る圧力に加圧した酸素雰
囲気中で処理することにより、該基板に選択的に酸化膜
１９を形成する。該形成された酸化膜１９の基板１１上
方に突出した部分が除去されるように該半導体基板を研
磨して、素子間分離領域を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置を製
造する際の素子間分離領域の形成方法に関するものであ
る。
造する際の素子間分離領域の形成方法に関するものであ
る。
【０００２】
【従来の技術】半導体装置ではそれに具わる多数の素子
間を電気的に分離するため素子間分離領域が必要とされ
る。また、半導体装置の高集積化に伴い該装置内の一部
の素子間分離領域はより微細なものにする必要も生じて
いる。そこで、それほど微細さを必要としない素子間分
離領域は選択酸化(LOCOS) 法と称される方法で形成し、
微細さを必要とする素子間分離領域はトレンチ法と称さ
れる方法で形成することも行なわれている。選択酸化法
ではバーズビークと称される本来無用な酸化膜部分が生
じるのに対し、トレンチ法はそれがないので微細な素子
間分離領域が形成できるからである。これら方法を併用
した工程は次のようなものとなる。先ず、シリコン基板
上にパッド酸化膜とシリコン窒化膜とがこの順に形成さ
れる。次に、素子間分離領域形成予定部分上に当たるシ
リコン窒化膜部分が除去される。次に、この試料が湿式
法（ウェット法）により酸化される。この酸化処理では
シリコン窒化膜で覆われていないシリコン基板部分に厚
さ２００〜６００ｎｍの酸化膜からなる素子間分離領域
が形成される。次に、この試料上にＣＶＤ法によりシリ
コン酸化膜が形成される。次に、この試料の微細な素子
間分離領域形成予定部分に溝（トレンチ）が形成され
る。この後、この試料上全面にＣＶＤ法により、厚い酸
化膜が形成される。この際この酸化膜により溝は埋めら
れる。次に、エッチングにより、この酸化膜がエッチバ
ックされる。すると、溝の中に酸化膜が残るので、該溝
内には、微細な素子間分離領域が形成される。
間を電気的に分離するため素子間分離領域が必要とされ
る。また、半導体装置の高集積化に伴い該装置内の一部
の素子間分離領域はより微細なものにする必要も生じて
いる。そこで、それほど微細さを必要としない素子間分
離領域は選択酸化(LOCOS) 法と称される方法で形成し、
微細さを必要とする素子間分離領域はトレンチ法と称さ
れる方法で形成することも行なわれている。選択酸化法
ではバーズビークと称される本来無用な酸化膜部分が生
じるのに対し、トレンチ法はそれがないので微細な素子
間分離領域が形成できるからである。これら方法を併用
した工程は次のようなものとなる。先ず、シリコン基板
上にパッド酸化膜とシリコン窒化膜とがこの順に形成さ
れる。次に、素子間分離領域形成予定部分上に当たるシ
リコン窒化膜部分が除去される。次に、この試料が湿式
法（ウェット法）により酸化される。この酸化処理では
シリコン窒化膜で覆われていないシリコン基板部分に厚
さ２００〜６００ｎｍの酸化膜からなる素子間分離領域
が形成される。次に、この試料上にＣＶＤ法によりシリ
コン酸化膜が形成される。次に、この試料の微細な素子
間分離領域形成予定部分に溝（トレンチ）が形成され
る。この後、この試料上全面にＣＶＤ法により、厚い酸
化膜が形成される。この際この酸化膜により溝は埋めら
れる。次に、エッチングにより、この酸化膜がエッチバ
ックされる。すると、溝の中に酸化膜が残るので、該溝
内には、微細な素子間分離領域が形成される。
【０００３】
【発明が解決しようとする課題】ところで、選択酸化法
とトレンチ法とを併用して半導体装置内の各所の素子間
分離領域を形成した場合、その形成工程は非常に長くな
る。具体的には、選択酸化法およびトレンチ法それぞれ
に対応する工程が必要となるので、いずれか一方の方法
を実施する場合に比べて、工程数は約２倍となる。かと
いってトレンチ法では、幅の広い溝（トレンチ）につい
てそこをシリコン酸化膜により完全に埋めるのは難しい
ので、トレンチ法のみにより微細な（すなわち分離幅の
狭い）素子間分離領域と分離幅の広い素子間分離領域と
を形成するのは困難である。
とトレンチ法とを併用して半導体装置内の各所の素子間
分離領域を形成した場合、その形成工程は非常に長くな
る。具体的には、選択酸化法およびトレンチ法それぞれ
に対応する工程が必要となるので、いずれか一方の方法
を実施する場合に比べて、工程数は約２倍となる。かと
いってトレンチ法では、幅の広い溝（トレンチ）につい
てそこをシリコン酸化膜により完全に埋めるのは難しい
ので、トレンチ法のみにより微細な（すなわち分離幅の
狭い）素子間分離領域と分離幅の広い素子間分離領域と
を形成するのは困難である。
【０００４】これらを解決する一つの方法として、半導
体基板の素子間分離領域形成予定領域以外を耐酸化性を
有する材料の薄膜で覆い、そしてこの半導体基板を高温
の酸素雰囲気であって該基板面に平行な方向への酸化よ
り該基板の厚み方向への酸化を促進させ得る圧力に加圧
した酸素雰囲気中で処理して、前記予定領域に素子間分
離領域を形成する方法が考えられる。その一例は例えば
文献Ｉ（Extended Abstracts of the 1995 Internation
al Conference on Solid State Devices and Materials
(エクステンテ゛ット゛ アフ゛ストラクツ オフ゛ サ゛ 1995 インターナショナル カンファレンス
オン ソリット゛ ステートテ゛ハ゛イセス゛ アント゛ マテリアルス゛),1995,pp.899-9
01) に開示されている。具体的には、この文献Ｉの例え
ば第８９９頁中段には、フィールド酸化を２５気圧かつ
１０００℃または１１００℃の乾燥酸素雰囲気にて実施
した例が記載されている。さらに、第９００頁第１〜２
行にはこの高圧酸化法によれば、横方向侵食（バーズビ
ーク）が少ない点が記載されている。これからして高圧
酸化法は、選択酸化法の一種であるにもかかわらず、微
細な素子間分離領域の形成を可能にする技術と考えられ
る。
体基板の素子間分離領域形成予定領域以外を耐酸化性を
有する材料の薄膜で覆い、そしてこの半導体基板を高温
の酸素雰囲気であって該基板面に平行な方向への酸化よ
り該基板の厚み方向への酸化を促進させ得る圧力に加圧
した酸素雰囲気中で処理して、前記予定領域に素子間分
離領域を形成する方法が考えられる。その一例は例えば
文献Ｉ（Extended Abstracts of the 1995 Internation
al Conference on Solid State Devices and Materials
(エクステンテ゛ット゛ アフ゛ストラクツ オフ゛ サ゛ 1995 インターナショナル カンファレンス
オン ソリット゛ ステートテ゛ハ゛イセス゛ アント゛ マテリアルス゛),1995,pp.899-9
01) に開示されている。具体的には、この文献Ｉの例え
ば第８９９頁中段には、フィールド酸化を２５気圧かつ
１０００℃または１１００℃の乾燥酸素雰囲気にて実施
した例が記載されている。さらに、第９００頁第１〜２
行にはこの高圧酸化法によれば、横方向侵食（バーズビ
ーク）が少ない点が記載されている。これからして高圧
酸化法は、選択酸化法の一種であるにもかかわらず、微
細な素子間分離領域の形成を可能にする技術と考えられ
る。
【０００５】しかしながら高圧酸化法を単に用いた場
合、以下に説明するような問題点が生じる。
合、以下に説明するような問題点が生じる。
【０００６】トレンチ法により微細な素子間分離領域を
形成していた従来方法では、その工程中にエッチバック
処理が含まれていたので、少なくとも微細な素子間分離
領域表面は平坦化されていた。一方、高圧酸化法を用い
た場合は、微細な素子間分離領域、微細でない素子間分
離領域いずれでも、基板上方に酸化膜が成長するので、
基板表面に段差を生じさせてしまうという問題点が生じ
る。基板表面の段差はステップカバレージを悪化させる
等の不都合を生じさせるので解決が望まれる。特に、微
細な素子間分離領域を必要とする基板部分では、該素子
間分離領域により囲われる活性領域も微細であることが
多い。このような微細な活性領域周囲に素子間分離領域
に起因する段差が存在していたのでは所望の半導体素子
の構築は一層大変になるから、上記問題点の解決が一層
望まれる。
形成していた従来方法では、その工程中にエッチバック
処理が含まれていたので、少なくとも微細な素子間分離
領域表面は平坦化されていた。一方、高圧酸化法を用い
た場合は、微細な素子間分離領域、微細でない素子間分
離領域いずれでも、基板上方に酸化膜が成長するので、
基板表面に段差を生じさせてしまうという問題点が生じ
る。基板表面の段差はステップカバレージを悪化させる
等の不都合を生じさせるので解決が望まれる。特に、微
細な素子間分離領域を必要とする基板部分では、該素子
間分離領域により囲われる活性領域も微細であることが
多い。このような微細な活性領域周囲に素子間分離領域
に起因する段差が存在していたのでは所望の半導体素子
の構築は一層大変になるから、上記問題点の解決が一層
望まれる。
【０００７】また、高圧酸化法を用いる素子間分離領域
の形成方法であって、より微細な素子間分離領域を形成
出来る方法、換言すれば従来同様の解像度のリソグラフ
ィ技術を用いた場合でもさらに微細な素子間分離領域を
簡易に形成出来る方法の実現も望まれる。
の形成方法であって、より微細な素子間分離領域を形成
出来る方法、換言すれば従来同様の解像度のリソグラフ
ィ技術を用いた場合でもさらに微細な素子間分離領域を
簡易に形成出来る方法の実現も望まれる。
【０００８】
【課題を解決するための手段】そこで高圧酸化法に起因
する上記の段差についての問題点の解決を図るためこの
出願の第一発明によれば、半導体基板に素子間分離領域
を形成するに当たり、半導体基板上に耐酸化性を有する
材料からなりかつ前記基板の素子間分離領域形成予定領
域を露出する開口部を有したマスク層を形成する工程
と、該マスク層形成済みの半導体基板を、高温の酸素雰
囲気であって該基板面に平行な方向への酸化より該基板
の厚み方向への酸化を促進させ得る圧力に加圧した酸素
雰囲気中で処理することにより、該基板に選択的に酸化
膜を形成する工程と、該形成された酸化膜の基板上方に
突出した部分が除去されるように該半導体基板を研磨す
る工程とを含むことを特徴とする。
する上記の段差についての問題点の解決を図るためこの
出願の第一発明によれば、半導体基板に素子間分離領域
を形成するに当たり、半導体基板上に耐酸化性を有する
材料からなりかつ前記基板の素子間分離領域形成予定領
域を露出する開口部を有したマスク層を形成する工程
と、該マスク層形成済みの半導体基板を、高温の酸素雰
囲気であって該基板面に平行な方向への酸化より該基板
の厚み方向への酸化を促進させ得る圧力に加圧した酸素
雰囲気中で処理することにより、該基板に選択的に酸化
膜を形成する工程と、該形成された酸化膜の基板上方に
突出した部分が除去されるように該半導体基板を研磨す
る工程とを含むことを特徴とする。
【０００９】ここで、半導体基板上にマスク層を形成し
てとは、基板上に直接マスク層が形成される場合、さら
に例えばパッド酸化膜などの他の膜を介して半導体基板
上にマスク層が形成される場合の両者を含む意味であ
る。
てとは、基板上に直接マスク層が形成される場合、さら
に例えばパッド酸化膜などの他の膜を介して半導体基板
上にマスク層が形成される場合の両者を含む意味であ
る。
【００１０】この第一発明の素子間分離領域の形成方法
によれば、マスク層で覆われていない基板部分が選択的
に酸化される。さらにこの酸化は高圧酸化法により行な
われるので酸化材が基板の厚さ方向に優位に拡散する。
そのため、横方向（基板面に平行な方向）の酸化が少な
い、すなわち横方向の寸法が所望の通り微細でかつ基板
の厚み方向の膜厚が厚い酸化膜が形成される。また、上
記酸化の際に基板上方に成長して基板上方に突出した酸
化膜部分は研磨工程で研磨されるので、表面が平坦な素
子間分離領域が形成される。
によれば、マスク層で覆われていない基板部分が選択的
に酸化される。さらにこの酸化は高圧酸化法により行な
われるので酸化材が基板の厚さ方向に優位に拡散する。
そのため、横方向（基板面に平行な方向）の酸化が少な
い、すなわち横方向の寸法が所望の通り微細でかつ基板
の厚み方向の膜厚が厚い酸化膜が形成される。また、上
記酸化の際に基板上方に成長して基板上方に突出した酸
化膜部分は研磨工程で研磨されるので、表面が平坦な素
子間分離領域が形成される。
【００１１】また、この第一発明の実施に当たり、前記
マスク層を形成する工程と前記加圧した酸素雰囲気中で
の処理工程との間に、前記マスク層の開口部から露出さ
れている基板部分に凹部を形成するための工程をさらに
設けるのが良い。こうすると、酸化開始位置は、凹部を
設けない場合に比べて、凹部の深さ分だけ本来の基板表
面（凹部を形成していないとした時の基板表面）より基
板内部側となる。そのため、：基板のより深い位置ま
で酸化膜を形成出来、：また、凹部を形成していない
基板部分表面に対して酸化膜が凸状になる程度を凹部の
分だけ小さくできるから後の研磨工程での研磨しろを少
なく出来る。
マスク層を形成する工程と前記加圧した酸素雰囲気中で
の処理工程との間に、前記マスク層の開口部から露出さ
れている基板部分に凹部を形成するための工程をさらに
設けるのが良い。こうすると、酸化開始位置は、凹部を
設けない場合に比べて、凹部の深さ分だけ本来の基板表
面（凹部を形成していないとした時の基板表面）より基
板内部側となる。そのため、：基板のより深い位置ま
で酸化膜を形成出来、：また、凹部を形成していない
基板部分表面に対して酸化膜が凸状になる程度を凹部の
分だけ小さくできるから後の研磨工程での研磨しろを少
なく出来る。
【００１２】また、この出願では、高圧酸化法を用いる
素子間分離領域の形成方法であって従来同様の解像度の
リソグラフィ技術を用いた場合でもさらに微細な寸法の
素子間分離領域を簡易に形成できる方法として次の２つ
の発明（第二発明、第三発明）をも主張する。
素子間分離領域の形成方法であって従来同様の解像度の
リソグラフィ技術を用いた場合でもさらに微細な寸法の
素子間分離領域を簡易に形成できる方法として次の２つ
の発明（第二発明、第三発明）をも主張する。
【００１３】すなわち、第二発明では、先ず、半導体基
板上に、耐酸化性を有する材料からなる下側薄膜と、酸
化処理により酸化される性質および前記下側薄膜をエッ
チングする手段に対する耐性を兼ね具えた上側薄膜とを
この順に形成する。次に、該上側薄膜の、素子間分離領
域形成予定領域に対応する部分を選択的に除去すること
により、該上側薄膜に開口部を形成する。次に、該開口
部の形成が済んだ半導体基板を酸素雰囲気中で処理して
前記上側薄膜を酸化することにより、前記上側薄膜の前
記開口部の寸法を狭める。そして、該開口部寸法を狭め
た上側薄膜をエッチングマスクとして用いて前記下側薄
膜を選択的に除去することにより、前記下側薄膜の残存
部からなりかつ前記上側薄膜の当初の開口部に比べて狭
い開口部を有したマスク層を得る。ここで、半導体基板
上に下側薄膜を形成してとは、基板上に直接下側薄膜が
形成される場合、さらに例えばパッド酸化膜などの他の
膜を介して半導体基板上に下側薄膜が形成される場合の
両者を含む意味である。
板上に、耐酸化性を有する材料からなる下側薄膜と、酸
化処理により酸化される性質および前記下側薄膜をエッ
チングする手段に対する耐性を兼ね具えた上側薄膜とを
この順に形成する。次に、該上側薄膜の、素子間分離領
域形成予定領域に対応する部分を選択的に除去すること
により、該上側薄膜に開口部を形成する。次に、該開口
部の形成が済んだ半導体基板を酸素雰囲気中で処理して
前記上側薄膜を酸化することにより、前記上側薄膜の前
記開口部の寸法を狭める。そして、該開口部寸法を狭め
た上側薄膜をエッチングマスクとして用いて前記下側薄
膜を選択的に除去することにより、前記下側薄膜の残存
部からなりかつ前記上側薄膜の当初の開口部に比べて狭
い開口部を有したマスク層を得る。ここで、半導体基板
上に下側薄膜を形成してとは、基板上に直接下側薄膜が
形成される場合、さらに例えばパッド酸化膜などの他の
膜を介して半導体基板上に下側薄膜が形成される場合の
両者を含む意味である。
【００１４】この第二発明の方法によれば、開口部の形
成が済んだ上側薄膜を酸化し、そしてこれをエッチング
マスクとして用いて下側薄膜をエッチングするので、上
側薄膜の該開口部より開口寸法が小さい開口部を有した
マスク層が自己整合的に形成出来る。したがって、上側
薄膜の開口部を例えば従来同様の解像度のリソグラフィ
技術を用い形成した場合でも、実際に用いるマスク層の
開口部はそれより小さいものとなるので、従来同様の解
像度のリソグラフィ技術を用いた場合でもより微細な素
子間分離領域を簡易に形成出来る。
成が済んだ上側薄膜を酸化し、そしてこれをエッチング
マスクとして用いて下側薄膜をエッチングするので、上
側薄膜の該開口部より開口寸法が小さい開口部を有した
マスク層が自己整合的に形成出来る。したがって、上側
薄膜の開口部を例えば従来同様の解像度のリソグラフィ
技術を用い形成した場合でも、実際に用いるマスク層の
開口部はそれより小さいものとなるので、従来同様の解
像度のリソグラフィ技術を用いた場合でもより微細な素
子間分離領域を簡易に形成出来る。
【００１５】また、この出願の第三発明では、半導体基
板上に、耐酸化性を有する材料からなる第１の薄膜およ
び該第１の薄膜をエッチングする手段に対する耐性を具
えた第２の薄膜をこの順に形成する。次に、該第２の薄
膜の、素子間分離領域形成予定領域と対応する部分を選
択的に除去することにより、前記第１の薄膜の一部を露
出させる。次に、該露出された第１の薄膜部分を除去し
て該第１の薄膜に前記基板の素子間分離領域形成予定領
域を露出する開口部を形成する。次に、該開口部の形成
が済んだ半導体基板上に耐酸化性を有する材料からなる
第３の薄膜を形成する。そして、該第３の薄膜を異方性
エッチング技術により除去して前記第１の薄膜における
前記開口部の側壁に前記第３の薄膜の一部からなるサイ
ドウオールを形成することにより、これら第１および第
３の薄膜の残存部からなるマスク層を形成する。ここ
で、半導体基板上に第１の薄膜を形成してとは、基板上
に直接第１の薄膜が形成される場合、さらに例えばパッ
ド酸化膜などの他の膜を介して半導体基板上に第１の薄
膜が形成される場合の両者を含む意味である。
板上に、耐酸化性を有する材料からなる第１の薄膜およ
び該第１の薄膜をエッチングする手段に対する耐性を具
えた第２の薄膜をこの順に形成する。次に、該第２の薄
膜の、素子間分離領域形成予定領域と対応する部分を選
択的に除去することにより、前記第１の薄膜の一部を露
出させる。次に、該露出された第１の薄膜部分を除去し
て該第１の薄膜に前記基板の素子間分離領域形成予定領
域を露出する開口部を形成する。次に、該開口部の形成
が済んだ半導体基板上に耐酸化性を有する材料からなる
第３の薄膜を形成する。そして、該第３の薄膜を異方性
エッチング技術により除去して前記第１の薄膜における
前記開口部の側壁に前記第３の薄膜の一部からなるサイ
ドウオールを形成することにより、これら第１および第
３の薄膜の残存部からなるマスク層を形成する。ここ
で、半導体基板上に第１の薄膜を形成してとは、基板上
に直接第１の薄膜が形成される場合、さらに例えばパッ
ド酸化膜などの他の膜を介して半導体基板上に第１の薄
膜が形成される場合の両者を含む意味である。
【００１６】この第三発明の方法によれば、開口部の形
成が済んだ第１の薄膜の当該開口部にさらにサイドウオ
ールを形成するので、第１の薄膜の開口部より開口寸法
が小さい開口部を有したマスク層が自己整合的に形成出
来る。したがって、第１の薄膜の開口部を例えば従来同
様の解像度のリソグラフィ技術を用い形成した場合で
も、実際に用いるマスク層の開口部はそれより小さいも
のとなるので、従来同様の解像度のリソグラフィ技術を
用いた場合でもより微細な素子間分離領域を簡易に形成
出来る。
成が済んだ第１の薄膜の当該開口部にさらにサイドウオ
ールを形成するので、第１の薄膜の開口部より開口寸法
が小さい開口部を有したマスク層が自己整合的に形成出
来る。したがって、第１の薄膜の開口部を例えば従来同
様の解像度のリソグラフィ技術を用い形成した場合で
も、実際に用いるマスク層の開口部はそれより小さいも
のとなるので、従来同様の解像度のリソグラフィ技術を
用いた場合でもより微細な素子間分離領域を簡易に形成
出来る。
【００１７】
【発明の実施の形態】以下、図面を参照してこの出願の
第一〜第三の各発明の実施の形態についてそれぞれ説明
する。しかしながら説明に用いる各図はこれらの発明を
理解出来る程度に各構成成分の寸法、形状および配置関
係を概略的に示してあるにすぎない。また、各図におい
て同様の構成成分については同一の番号を付して示し、
その重複する説明を省略することもある。また、以下の
説明中で述べる使用材料及び、膜厚、温度、時間などの
数値的条件はこの発明の範囲内の一例にすぎない。
第一〜第三の各発明の実施の形態についてそれぞれ説明
する。しかしながら説明に用いる各図はこれらの発明を
理解出来る程度に各構成成分の寸法、形状および配置関
係を概略的に示してあるにすぎない。また、各図におい
て同様の構成成分については同一の番号を付して示し、
その重複する説明を省略することもある。また、以下の
説明中で述べる使用材料及び、膜厚、温度、時間などの
数値的条件はこの発明の範囲内の一例にすぎない。
【００１８】１．第一発明の説明 先ず請求項１に記載の発明（第一発明）の実施の形態に
ついて説明する。
ついて説明する。
【００１９】１−１．第１の実施の形態 図１および図２は第一発明に係る素子間分離領域の形成
方法の第１の実施の形態の説明に供する工程図である。
いずれの図も、試料を厚み方向に沿って切った断面図
（ただし切り口のみ示した断面図）によって示したもの
である（以下の図３〜図１０において同じ。）。
方法の第１の実施の形態の説明に供する工程図である。
いずれの図も、試料を厚み方向に沿って切った断面図
（ただし切り口のみ示した断面図）によって示したもの
である（以下の図３〜図１０において同じ。）。
【００２０】先ず、半導体基板上に耐酸化性を有した材
料からなりかつこの基板の素子間分離領域形成予定領域
を露出する開口部を有したマスク層を形成する工程の一
例を説明する。なおここでは、半導体基板をシリコン基
板とし、耐酸化性を有した材料をシリコン窒化膜とする
例を考える。
料からなりかつこの基板の素子間分離領域形成予定領域
を露出する開口部を有したマスク層を形成する工程の一
例を説明する。なおここでは、半導体基板をシリコン基
板とし、耐酸化性を有した材料をシリコン窒化膜とする
例を考える。
【００２１】まずシリコン基板１１上にパッド酸化膜と
呼ばれる厚さが５〜３０ｎｍの熱酸化膜１３を形成す
る。次に、この熱酸化膜上に、厚さが５０〜３００ｎｍ
のシリコン窒化膜１５を例えばＣＶＤ法により形成す
る。次に、このシリコン窒化膜１５上にホトレジストを
塗布し（図示せず）、これをホトリソグラフィ技術によ
り加工して、所定部分（素子間分離領域形成予定領域に
対応する部分）が開口部となっているレジストパターン
１７を形成する（図１（Ａ））。なお、レジストパター
ン１７における開口部は、素子間分離領域の大きさに応
じた種々の寸法の開口部とされる。
呼ばれる厚さが５〜３０ｎｍの熱酸化膜１３を形成す
る。次に、この熱酸化膜上に、厚さが５０〜３００ｎｍ
のシリコン窒化膜１５を例えばＣＶＤ法により形成す
る。次に、このシリコン窒化膜１５上にホトレジストを
塗布し（図示せず）、これをホトリソグラフィ技術によ
り加工して、所定部分（素子間分離領域形成予定領域に
対応する部分）が開口部となっているレジストパターン
１７を形成する（図１（Ａ））。なお、レジストパター
ン１７における開口部は、素子間分離領域の大きさに応
じた種々の寸法の開口部とされる。
【００２２】次に、シリコン窒化膜１５のレジストパタ
ーン１７で覆われていない部分を公知のエッチング技術
により除去する。これにより、耐酸化性材料からなりか
つ素子間分離領域形成予定領域を露出する開口部１５ａ
を有したマスク層１５ｘが得られる。この後、レジスト
を除去する（図１（Ｂ））。
ーン１７で覆われていない部分を公知のエッチング技術
により除去する。これにより、耐酸化性材料からなりか
つ素子間分離領域形成予定領域を露出する開口部１５ａ
を有したマスク層１５ｘが得られる。この後、レジスト
を除去する（図１（Ｂ））。
【００２３】次に、この試料を高温・高圧の酸素雰囲気
で処理する工程の一例を説明する。ここではバーズビー
クを抑えるために、乾式（ドライ）のかつ加圧状態の酸
素雰囲気で酸化を行う。例えば、温度９００〜１０００
℃で、ドライ酸素中で約２５気圧に加圧した雰囲気で酸
化を行うと、厚さ２００〜６００ｎｍの酸化膜を数分〜
数十分で形成できる。この高圧下での酸化処理では、酸
化材（酸素）の拡散がシリコン基板の厚さ方向に大きい
ので酸化は基板面に平行な方向（横方向という）へ進み
にくいため、バーズビークは従来公知の選択酸化（LOCO
S ）法にくらべて極めて小さい。このためシリコン基板
１１の、マスク層１５ｘで覆われていない部分すなわち
素子間分離領域形成予定領域には、分離領域の幅（以
下、分離幅ともいう。）の狭い広いにかかわらず、バー
ズビークが極めて小さい酸化膜１９であって膜厚は厚い
酸化膜が得られる（図１（Ｃ））。なお、酸素雰囲気と
は、実質的に酸素のみの雰囲気が好ましいと考えるが、
目的の酸化が行なわれるならば他のガスが混合された酸
素雰囲気でも良いと考える。次に、熱リン酸等でマスク
層１５ｘを除去する（図２（Ａ））。
で処理する工程の一例を説明する。ここではバーズビー
クを抑えるために、乾式（ドライ）のかつ加圧状態の酸
素雰囲気で酸化を行う。例えば、温度９００〜１０００
℃で、ドライ酸素中で約２５気圧に加圧した雰囲気で酸
化を行うと、厚さ２００〜６００ｎｍの酸化膜を数分〜
数十分で形成できる。この高圧下での酸化処理では、酸
化材（酸素）の拡散がシリコン基板の厚さ方向に大きい
ので酸化は基板面に平行な方向（横方向という）へ進み
にくいため、バーズビークは従来公知の選択酸化（LOCO
S ）法にくらべて極めて小さい。このためシリコン基板
１１の、マスク層１５ｘで覆われていない部分すなわち
素子間分離領域形成予定領域には、分離領域の幅（以
下、分離幅ともいう。）の狭い広いにかかわらず、バー
ズビークが極めて小さい酸化膜１９であって膜厚は厚い
酸化膜が得られる（図１（Ｃ））。なお、酸素雰囲気と
は、実質的に酸素のみの雰囲気が好ましいと考えるが、
目的の酸化が行なわれるならば他のガスが混合された酸
素雰囲気でも良いと考える。次に、熱リン酸等でマスク
層１５ｘを除去する（図２（Ａ））。
【００２４】次に、上記のごとく形成された酸化膜１９
の基板上方に突出した部分が除去されるように、この試
料を研磨する。これは例えば、公知のＣＭＰ（Ｃｈｅｍ
ｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎ
ｇ）法により行なえる。この研磨工程が済むと、分離幅
が狭くかつ平坦性の高い素子間分離領域１９ａや分離幅
が広くかつ平坦性の高い素子間分離領域１９ｂがそれぞ
れ形成できる（図２（Ｂ））。
の基板上方に突出した部分が除去されるように、この試
料を研磨する。これは例えば、公知のＣＭＰ（Ｃｈｅｍ
ｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎ
ｇ）法により行なえる。この研磨工程が済むと、分離幅
が狭くかつ平坦性の高い素子間分離領域１９ａや分離幅
が広くかつ平坦性の高い素子間分離領域１９ｂがそれぞ
れ形成できる（図２（Ｂ））。
【００２５】この第一発明の方法によれば、分離幅が小
さくなるにつれて問題となるバーズビークの問題を抑制
できる。さらにウエハ表面の平坦性も確保出来るので、
この後の素子形成に対する段差の影響も皆無である。
さくなるにつれて問題となるバーズビークの問題を抑制
できる。さらにウエハ表面の平坦性も確保出来るので、
この後の素子形成に対する段差の影響も皆無である。
【００２６】１−２．第２の実施の形態 この第一発明の実施に当たっては、シリコン基板の素子
間分離領域形成予定領域に予め凹部を形成しておいてか
ら、高圧酸化処理をする手順（第２の実施の形態）をと
っても良い。以下その詳細について図３および図４に示
した工程図を参照して説明する。
間分離領域形成予定領域に予め凹部を形成しておいてか
ら、高圧酸化処理をする手順（第２の実施の形態）をと
っても良い。以下その詳細について図３および図４に示
した工程図を参照して説明する。
【００２７】シリコン基板１１上にパッド酸化膜１３、
シリコン窒化膜１５およびレジストパターン１７を、上
述の第１の実施の形態において説明した手順で形成する
（図３（Ａ））。さらに、第１の実施の形態において説
明した手順でマスク層１５ｘを形成する。
シリコン窒化膜１５およびレジストパターン１７を、上
述の第１の実施の形態において説明した手順で形成する
（図３（Ａ））。さらに、第１の実施の形態において説
明した手順でマスク層１５ｘを形成する。
【００２８】次に、この第２の実施の形態では、マスク
層１５ｘをエッチングマスクとして用いてシリコン基板
１１を選択的にエッチングして、基板１１の素子間分離
領域予定領域に、凹部１１ａを形成する（図３
（Ｂ））。ここでこの凹部１１ａの深さｄは、後の高圧
酸化処理の際の酸化開始点を凹部１１ａを設けないとし
た場合の基板表面から基板内部側にどの程度シフトさせ
たいかを主に考慮して決められる。ただし、凹部１１ａ
の深さをあまり深くしすぎると、今度は後の酸化処理が
終了しても深い凹部が残存し研磨しろが多くなるので、
この点をも考慮するのが良い。
層１５ｘをエッチングマスクとして用いてシリコン基板
１１を選択的にエッチングして、基板１１の素子間分離
領域予定領域に、凹部１１ａを形成する（図３
（Ｂ））。ここでこの凹部１１ａの深さｄは、後の高圧
酸化処理の際の酸化開始点を凹部１１ａを設けないとし
た場合の基板表面から基板内部側にどの程度シフトさせ
たいかを主に考慮して決められる。ただし、凹部１１ａ
の深さをあまり深くしすぎると、今度は後の酸化処理が
終了しても深い凹部が残存し研磨しろが多くなるので、
この点をも考慮するのが良い。
【００２９】その後は、第１の実施の形態において説明
した手順に従い加圧状態の酸素雰囲気での処理、研磨処
理等をそれぞれ実施する（図３（Ｃ）、図４（Ａ）およ
び（Ｂ））。
した手順に従い加圧状態の酸素雰囲気での処理、研磨処
理等をそれぞれ実施する（図３（Ｃ）、図４（Ａ）およ
び（Ｂ））。
【００３０】この第２の実施の形態の方法では、凹部１
１ａを形成した分だけ基板の厚み方向への素子間分離領
域の深さが深くなる。したがって、第１の実施の形態の
方法で得られる効果に加えて、第１の実施の形態よりも
深い素子間分離領域を形成出来るという効果が得られ
る。また、凹部１１ａを形成することで、酸化膜１９を
形成した後に基板上方に突出する酸化膜部分が低くなっ
たり、或は、凹部の深さが適正であれば酸化膜１９の形
成後に凹部１１ａ部分は僅かに凹凸が認められる程度に
なると考えられるから、研磨工程における研磨しろを少
なく出来るという効果も得られる。
１ａを形成した分だけ基板の厚み方向への素子間分離領
域の深さが深くなる。したがって、第１の実施の形態の
方法で得られる効果に加えて、第１の実施の形態よりも
深い素子間分離領域を形成出来るという効果が得られ
る。また、凹部１１ａを形成することで、酸化膜１９を
形成した後に基板上方に突出する酸化膜部分が低くなっ
たり、或は、凹部の深さが適正であれば酸化膜１９の形
成後に凹部１１ａ部分は僅かに凹凸が認められる程度に
なると考えられるから、研磨工程における研磨しろを少
なく出来るという効果も得られる。
【００３１】２．第二発明の説明 次に請求項３に記載の発明（第二発明）の実施の形態に
ついて説明する。
ついて説明する。
【００３２】２−１．第１の実施の形態 図５〜図７は第二発明に係る素子間分離領域の形成方法
の第１の実施の形態の説明に供する工程図である。なお
ここでは、半導体基板をシリコン基板とし、第二発明で
いう下側薄膜をシリコン窒化膜で構成し、上側薄膜を多
結晶シリコン膜で構成する例を考える。
の第１の実施の形態の説明に供する工程図である。なお
ここでは、半導体基板をシリコン基板とし、第二発明で
いう下側薄膜をシリコン窒化膜で構成し、上側薄膜を多
結晶シリコン膜で構成する例を考える。
【００３３】はじめに、シリコン基板１１上にパッド酸
化膜と呼ばれる膜厚が５〜３０ｎｍの熱酸化膜１３を形
成する。次に、このパッド酸化膜１３上に、下側薄膜と
して膜厚が５０〜３００ｎｍのシリコン窒化膜２１と、
上側薄膜として膜厚が１０〜１００ｎｍの多結晶シリコ
ン膜２３とを例えばＣＶＤ法でこの順に形成する。次
に、この多結晶シリコン膜２３上にホトレジストを塗布
し（図示せず）、これをホトリソグラフィ技術により加
工して、所定部分（素子間分離領域形成予定領域に対応
する部分）が開口部となっているレジストパターン１７
を形成する（図５（Ａ））。なお、レジストパターン１
７における開口部は、素子間分離領域の大きさに応じた
種々の寸法の開口部とされる。
化膜と呼ばれる膜厚が５〜３０ｎｍの熱酸化膜１３を形
成する。次に、このパッド酸化膜１３上に、下側薄膜と
して膜厚が５０〜３００ｎｍのシリコン窒化膜２１と、
上側薄膜として膜厚が１０〜１００ｎｍの多結晶シリコ
ン膜２３とを例えばＣＶＤ法でこの順に形成する。次
に、この多結晶シリコン膜２３上にホトレジストを塗布
し（図示せず）、これをホトリソグラフィ技術により加
工して、所定部分（素子間分離領域形成予定領域に対応
する部分）が開口部となっているレジストパターン１７
を形成する（図５（Ａ））。なお、レジストパターン１
７における開口部は、素子間分離領域の大きさに応じた
種々の寸法の開口部とされる。
【００３４】次に、この多結晶シリコン膜２３のレジス
トパターン１７で覆われていない部分を公知のエッチン
グ技術により除去する。これにより上側薄膜である多結
晶シリコン膜２３に開口部２３ａが形成される。この
後、レジストパターン１７を除去する（図５（Ｂ））。
トパターン１７で覆われていない部分を公知のエッチン
グ技術により除去する。これにより上側薄膜である多結
晶シリコン膜２３に開口部２３ａが形成される。この
後、レジストパターン１７を除去する（図５（Ｂ））。
【００３５】次に、この開口部２３ａの形成が済んだ多
結晶シリコン膜２３に対し、湿式（ウェット）法により
酸化処理をする。多結晶シリコン膜２３が例えば膜厚２
０ｎｍの膜である場合、９５０℃かつ６０分程度の酸化
でこの多結晶シリコン膜２３を全て酸化膜に変えること
ができる。この酸化処理において多結晶シリコン膜２３
はそこに酸化膜が成長する分、膨大する。このため酸化
処理を終えた上側薄膜２３ｘの開口部２３ｙの開口寸法
は、酸化処理前のそれに比べ、狭くなる（図５
（Ｃ））。ただしこの酸化処理は、多結晶シリコン膜２
３の一部が多結晶シリコンとして残るような程度に実施
する場合があっても良い。また、開口部２３ｘの開口寸
法をより多く狭めたい場合は、多結晶シリコン膜２３の
膜厚を厚くしておいて酸化処理をすれば良い。
結晶シリコン膜２３に対し、湿式（ウェット）法により
酸化処理をする。多結晶シリコン膜２３が例えば膜厚２
０ｎｍの膜である場合、９５０℃かつ６０分程度の酸化
でこの多結晶シリコン膜２３を全て酸化膜に変えること
ができる。この酸化処理において多結晶シリコン膜２３
はそこに酸化膜が成長する分、膨大する。このため酸化
処理を終えた上側薄膜２３ｘの開口部２３ｙの開口寸法
は、酸化処理前のそれに比べ、狭くなる（図５
（Ｃ））。ただしこの酸化処理は、多結晶シリコン膜２
３の一部が多結晶シリコンとして残るような程度に実施
する場合があっても良い。また、開口部２３ｘの開口寸
法をより多く狭めたい場合は、多結晶シリコン膜２３の
膜厚を厚くしておいて酸化処理をすれば良い。
【００３６】次に、酸化処理が済んだ上側薄膜２３ｘを
エッチングマスクとして用いて、下側薄膜２１であるシ
リコン窒化膜２１をエッチングする。このエッチングに
おいてシリコン窒化膜２１に形成される開口部２１ｘ
は、上側薄膜２３に当初開けた開口部２３ａの寸法よ
り、上記酸化処理にて酸化膜が拡がった分（開口部寸法
が狭くなった分）だけ小さくなる。したがって、上側薄
膜２３にホトリソグラフィ技術で形成した当初の開口部
２３ａよりも小さい開口部２１ｘを有したマスク層２１
ｙが得られる（図６（Ａ））。
エッチングマスクとして用いて、下側薄膜２１であるシ
リコン窒化膜２１をエッチングする。このエッチングに
おいてシリコン窒化膜２１に形成される開口部２１ｘ
は、上側薄膜２３に当初開けた開口部２３ａの寸法よ
り、上記酸化処理にて酸化膜が拡がった分（開口部寸法
が狭くなった分）だけ小さくなる。したがって、上側薄
膜２３にホトリソグラフィ技術で形成した当初の開口部
２３ａよりも小さい開口部２１ｘを有したマスク層２１
ｙが得られる（図６（Ａ））。
【００３７】この後は、例えば上記第一発明の実施の形
態にて説明したように高圧酸化処理をする。これにより
シリコン基板１１の、マスク層２１ｙで覆われていない
部分すなわち素子間分離領域形成予定領域には、分離幅
の狭い広いにかかわらず、バーズビークが極めて小さい
酸化膜１９が得られる（図６（Ｂ））。
態にて説明したように高圧酸化処理をする。これにより
シリコン基板１１の、マスク層２１ｙで覆われていない
部分すなわち素子間分離領域形成予定領域には、分離幅
の狭い広いにかかわらず、バーズビークが極めて小さい
酸化膜１９が得られる（図６（Ｂ））。
【００３８】次に、マスク層２１ｙ上の薄膜２３ｘをＣ
ＭＰやエッチングにより除去し（図６（Ｃ）、さらに、
熱リン酸等でマスク層２１ｙを除去する（図７
（Ａ））。
ＭＰやエッチングにより除去し（図６（Ｃ）、さらに、
熱リン酸等でマスク層２１ｙを除去する（図７
（Ａ））。
【００３９】次に、酸化膜１９の基板上方に突出した部
分を例えばＣＭＰ法により研磨する。この研磨工程が済
むと、分離幅が狭くかつ平坦性の高い素子間分離領域１
９ａや分離幅が広くかつ平坦性の高い素子間分離領域１
９ｂがそれぞれ形成できる（（図７（Ｂ））。
分を例えばＣＭＰ法により研磨する。この研磨工程が済
むと、分離幅が狭くかつ平坦性の高い素子間分離領域１
９ａや分離幅が広くかつ平坦性の高い素子間分離領域１
９ｂがそれぞれ形成できる（（図７（Ｂ））。
【００４０】この第二発明の方法によれば、分離幅が狭
くなるにつれて問題となるバーズビークの問題を第一発
明同様に抑制できる。さらに平坦性も確保出来るので、
この後の素子形成に対する段差の影響も第一発明と同様
に皆無である。しかも、ホトリソグラフィ法で開口でき
る寸法よりもさらに小さい分離領域が容易に形成できる
という新たな効果も得られるので、より微細化が可能な
素子間分離技術として有効である。
くなるにつれて問題となるバーズビークの問題を第一発
明同様に抑制できる。さらに平坦性も確保出来るので、
この後の素子形成に対する段差の影響も第一発明と同様
に皆無である。しかも、ホトリソグラフィ法で開口でき
る寸法よりもさらに小さい分離領域が容易に形成できる
という新たな効果も得られるので、より微細化が可能な
素子間分離技術として有効である。
【００４１】２−２．第２の実施の形態 この第二発明の場合も、マスク層２１ｙ（図６（Ａ）参
照）を形成した後にマスク層２１ｙの開口部２１ｘから
露出している基板部分に凹部を形成し（図示せず）、そ
の後に高圧酸化処理を実施することができる。その場合
の詳細な手順は、上述の第一発明の第２の実施の形態に
て説明した手順でよいので、ここではその説明を省略す
る。この第二発明の第２の実施の形態でも、第一発明の
第２の実施の形態と同様に、基板の厚さ方向の厚さが大
きい素子間分離領域が得られ、また研磨しろが低減でき
る等の効果が得られる。
照）を形成した後にマスク層２１ｙの開口部２１ｘから
露出している基板部分に凹部を形成し（図示せず）、そ
の後に高圧酸化処理を実施することができる。その場合
の詳細な手順は、上述の第一発明の第２の実施の形態に
て説明した手順でよいので、ここではその説明を省略す
る。この第二発明の第２の実施の形態でも、第一発明の
第２の実施の形態と同様に、基板の厚さ方向の厚さが大
きい素子間分離領域が得られ、また研磨しろが低減でき
る等の効果が得られる。
【００４２】３．第三発明の説明 次に請求項６に記載の発明（第三発明）の実施の形態に
ついて説明する。
ついて説明する。
【００４３】３−１．第１の実施の形態 図８〜図１０は第三発明に係る素子間分離領域の形成方
法の第１の実施の形態の説明に供する工程図である。な
おここでは、半導体基板をシリコン基板とし、第三発明
でいう第１の薄膜をシリコン窒化膜で構成し、第２の薄
膜を多結晶シリコン膜で構成し、第３の薄膜をシリコン
窒化膜で構成する例を考える。
法の第１の実施の形態の説明に供する工程図である。な
おここでは、半導体基板をシリコン基板とし、第三発明
でいう第１の薄膜をシリコン窒化膜で構成し、第２の薄
膜を多結晶シリコン膜で構成し、第３の薄膜をシリコン
窒化膜で構成する例を考える。
【００４４】はじめに、シリコン基板１１上にパッド酸
化膜と呼ばれる膜厚が５〜３０ｎｍの熱酸化膜１３を形
成する。次に、このパッド酸化膜１３上に、第１の薄膜
３１として膜厚が５０−３００ｎｍのシリコン窒化膜３
１と、第２の薄膜３３として膜厚が１０〜１００ｎｍの
多結晶シリコン膜３３とを、例えばＣＶＤ法でこの順に
形成する。次に、この多結晶シリコン膜３３上にホトレ
ジストを塗布し（図示せず）、これをホトリソグラフィ
技術により加工して、所定部分（素子間分離領域形成予
定領域に対応する部分）が開口部となっているレジスト
パターン１７を形成する（図８（Ａ））。なお、レジス
トパターン１７における開口部は、素子間分離領域の大
きさに応じた種々の寸法の開口部とされる。
化膜と呼ばれる膜厚が５〜３０ｎｍの熱酸化膜１３を形
成する。次に、このパッド酸化膜１３上に、第１の薄膜
３１として膜厚が５０−３００ｎｍのシリコン窒化膜３
１と、第２の薄膜３３として膜厚が１０〜１００ｎｍの
多結晶シリコン膜３３とを、例えばＣＶＤ法でこの順に
形成する。次に、この多結晶シリコン膜３３上にホトレ
ジストを塗布し（図示せず）、これをホトリソグラフィ
技術により加工して、所定部分（素子間分離領域形成予
定領域に対応する部分）が開口部となっているレジスト
パターン１７を形成する（図８（Ａ））。なお、レジス
トパターン１７における開口部は、素子間分離領域の大
きさに応じた種々の寸法の開口部とされる。
【００４５】次に、この多結晶シリコン膜３３のレジス
トパターン１７で覆われていない部分を公知のエッチン
グ技術により除去する。これにより第２の薄膜である多
結晶シリコン膜３３に、第１の薄膜３１の一部を露出す
るための開口部３３ａが形成される（図８（Ｂ））。
トパターン１７で覆われていない部分を公知のエッチン
グ技術により除去する。これにより第２の薄膜である多
結晶シリコン膜３３に、第１の薄膜３１の一部を露出す
るための開口部３３ａが形成される（図８（Ｂ））。
【００４６】次に、該露出された第１の薄膜部分を公知
のエッチング技術により除去する。これにより、第１の
薄膜であるシリコン窒化膜３１に基板１１の素子間分離
領域形成予定領域を露出する開口部３１ａが形成され
る。この後、レジストパターン１７を除去する（第８図
（Ｃ））。
のエッチング技術により除去する。これにより、第１の
薄膜であるシリコン窒化膜３１に基板１１の素子間分離
領域形成予定領域を露出する開口部３１ａが形成され
る。この後、レジストパターン１７を除去する（第８図
（Ｃ））。
【００４７】次に、この開口部３１ａの形成が済んだ半
導体基板上に耐酸化性を有する材料からなる第３の薄膜
としてのシリコン窒化膜３５を３０〜１００ｎｍの膜厚
で例えばＣＶＤ法により形成する（図９（Ａ））。
導体基板上に耐酸化性を有する材料からなる第３の薄膜
としてのシリコン窒化膜３５を３０〜１００ｎｍの膜厚
で例えばＣＶＤ法により形成する（図９（Ａ））。
【００４８】次に、第３の薄膜３５を異方性エッチング
技術により除去して第１の薄膜３１における開口部３１
ａの側壁に第３の薄膜３５の一部からなるサイドウオー
ル３５ａを形成する。なお、サイドウオール３５ａは、
第２の薄膜３３における開口部３３ａの側壁にも形成さ
れる。この工程が済むと、第１の薄膜３１の残存部と第
３の薄膜の残存部（サイドウオール）とからなるマスク
層３７が形成される（図９（Ｂ））。
技術により除去して第１の薄膜３１における開口部３１
ａの側壁に第３の薄膜３５の一部からなるサイドウオー
ル３５ａを形成する。なお、サイドウオール３５ａは、
第２の薄膜３３における開口部３３ａの側壁にも形成さ
れる。この工程が済むと、第１の薄膜３１の残存部と第
３の薄膜の残存部（サイドウオール）とからなるマスク
層３７が形成される（図９（Ｂ））。
【００４９】このマスク層３７の開口部は、第１の薄膜
３１に形成した開口部３１ａの寸法より、サイドウオー
ル３５ａの分だけ開口寸法が狭くなったものとなる。
３１に形成した開口部３１ａの寸法より、サイドウオー
ル３５ａの分だけ開口寸法が狭くなったものとなる。
【００５０】この後は、例えば上記第一発明の実施の形
態にて説明したように高圧酸化処理をする。これにより
シリコン基板１１の、マスク層３７で覆われていない部
分すなわち素子間分離領域形成予定領域には、分離幅の
狭い広いにかかわらず、バーズビークが極めて小さい酸
化膜１９が得られる（同じく図９（Ｃ））。
態にて説明したように高圧酸化処理をする。これにより
シリコン基板１１の、マスク層３７で覆われていない部
分すなわち素子間分離領域形成予定領域には、分離幅の
狭い広いにかかわらず、バーズビークが極めて小さい酸
化膜１９が得られる（同じく図９（Ｃ））。
【００５１】次に、第２の薄膜３３をＣＭＰやエッチン
グにより除去し（図１０（Ａ））、さらに、熱リン酸等
で第１の薄膜３１を除去する（図１０（Ｂ））。
グにより除去し（図１０（Ａ））、さらに、熱リン酸等
で第１の薄膜３１を除去する（図１０（Ｂ））。
【００５２】次に、酸化膜１９の基板上方に突出した部
分を例えばＣＭＰ法により研磨する。この研磨工程が済
むと、分離幅が狭くかつ平坦性の高い素子間分離領域１
９ａや分離幅が広くかつ平坦性の高い素子間分離領域１
９ｂがそれぞれ形成できる（（図１０（Ｃ））。
分を例えばＣＭＰ法により研磨する。この研磨工程が済
むと、分離幅が狭くかつ平坦性の高い素子間分離領域１
９ａや分離幅が広くかつ平坦性の高い素子間分離領域１
９ｂがそれぞれ形成できる（（図１０（Ｃ））。
【００５３】この第三発明の方法によれば、分離幅が小
さくなるにつれて問題となるバーズビークの問題を第一
発明同様に抑制できる。さらに平坦性も確保出来るの
で、この後の素子形成に対する段差の影響も第一発明と
同様に皆無である。しかも、ホトリソグラフィ法で開口
できる寸法よりもさらに小さい分離領域が容易に形成で
きるという新たな効果も得られるので、より微細化が可
能な素子間分離技術として有効である。
さくなるにつれて問題となるバーズビークの問題を第一
発明同様に抑制できる。さらに平坦性も確保出来るの
で、この後の素子形成に対する段差の影響も第一発明と
同様に皆無である。しかも、ホトリソグラフィ法で開口
できる寸法よりもさらに小さい分離領域が容易に形成で
きるという新たな効果も得られるので、より微細化が可
能な素子間分離技術として有効である。
【００５４】３−２．第２の実施の形態 この第三発明の場合も、マスク層３７（図９（Ｂ）参
照）を形成した後にマスク層３７の開口部から露出して
いる基板部分に凹部を形成し（図示せず）、その後に高
圧酸化処理を実施することができる。その場合の詳細な
手順は、上述の第一発明の第２の実施の形態にて説明し
た手順でよいので、ここではその説明を省略する。この
第三発明の第２の実施の形態でも、第一発明の第２の実
施の形態と同様に、基板の厚さ方向の厚さが大きい素子
間分離領域が得られ、また研磨しろが低減できる等の効
果が得られる。
照）を形成した後にマスク層３７の開口部から露出して
いる基板部分に凹部を形成し（図示せず）、その後に高
圧酸化処理を実施することができる。その場合の詳細な
手順は、上述の第一発明の第２の実施の形態にて説明し
た手順でよいので、ここではその説明を省略する。この
第三発明の第２の実施の形態でも、第一発明の第２の実
施の形態と同様に、基板の厚さ方向の厚さが大きい素子
間分離領域が得られ、また研磨しろが低減できる等の効
果が得られる。
【００５５】上述においてはこの出願の各発明の実施の
形態について説明した。しかしこれら発明は上述の実施
の形態に限られない。
形態について説明した。しかしこれら発明は上述の実施
の形態に限られない。
【００５６】例えば、各発明の実施の形態では半導体基
板をシリコン基板とする例を説明したが、この出願でい
う課題と同様の課題を有していてかつ高圧酸化により酸
化が可能である他の半導体基板にもこれら発明は同様に
適用でき、そして、その場合も上記の実施の形態と同様
の効果が期待出来る。
板をシリコン基板とする例を説明したが、この出願でい
う課題と同様の課題を有していてかつ高圧酸化により酸
化が可能である他の半導体基板にもこれら発明は同様に
適用でき、そして、その場合も上記の実施の形態と同様
の効果が期待出来る。
【００５７】また、上述した第二発明の各実施の形態で
は、上側薄膜２３を多結晶シリコン膜で構成する例を説
明したが、多結晶シリコン膜の代わりに非晶質シリコン
膜により上側薄膜を構成しても、実施の形態と同様の効
果が得られる。
は、上側薄膜２３を多結晶シリコン膜で構成する例を説
明したが、多結晶シリコン膜の代わりに非晶質シリコン
膜により上側薄膜を構成しても、実施の形態と同様の効
果が得られる。
【００５８】また、上述した第三発明の各実施の形態で
は、第２の薄膜３３を多結晶シリコン膜で構成する例を
説明したが、多結晶シリコン膜の代わりに非晶質シリコ
ン膜またはシリコン酸化膜により第２の薄膜を構成して
も、実施の形態と同様の効果が得られる。
は、第２の薄膜３３を多結晶シリコン膜で構成する例を
説明したが、多結晶シリコン膜の代わりに非晶質シリコ
ン膜またはシリコン酸化膜により第２の薄膜を構成して
も、実施の形態と同様の効果が得られる。
【００５９】
【発明の効果】上述した説明から明らかなようにこの出
願の第一〜第三の各発明の素子間分離領域の形成方法に
よれば、半導体基板上に耐酸化性を有した材料からなり
かつ基板の素子間分離領域形成予定領域を露出する開口
部を有したマスク層を形成し、次にこの半導体基板を高
温酸化法により処理して該基板に選択的に酸化膜を形成
し、そして、形成された酸化膜の基板上方に突出した部
分が除去されるように該半導体基板を研磨する。そのた
め、分離幅が小さくなるにつれて問題となるバーズビー
クの問題を解決でき、しかも、平坦性も確保出来る。し
たがって、分離幅の小さな素子間分離領域および分離幅
の大きな素子間分離領域を同時に形成できるので、選択
酸化法およびトレンチ法を併用する従来技術に比べ、素
子間分離領域の形成時間を短縮出来る。
願の第一〜第三の各発明の素子間分離領域の形成方法に
よれば、半導体基板上に耐酸化性を有した材料からなり
かつ基板の素子間分離領域形成予定領域を露出する開口
部を有したマスク層を形成し、次にこの半導体基板を高
温酸化法により処理して該基板に選択的に酸化膜を形成
し、そして、形成された酸化膜の基板上方に突出した部
分が除去されるように該半導体基板を研磨する。そのた
め、分離幅が小さくなるにつれて問題となるバーズビー
クの問題を解決でき、しかも、平坦性も確保出来る。し
たがって、分離幅の小さな素子間分離領域および分離幅
の大きな素子間分離領域を同時に形成できるので、選択
酸化法およびトレンチ法を併用する従来技術に比べ、素
子間分離領域の形成時間を短縮出来る。
【００６０】また、第二発明では、開口部の形成が済ん
だ上側薄膜を酸化させてこの開口部寸法をせばめ、そし
てこの上側薄膜をエッチングマスクとして用いて下側薄
膜に開口部を形成する。また、第三の発明では、開口部
の形成が済んだ第１の薄膜の当該開口部側壁にサイドウ
オールを形成して開口部寸法をせばめている。よって、
これら第二および第三の各方法では、ホトリソグラフィ
法で開口した開口部よりさらに小さい開口部を有したマ
スク層を容易に形成出来る。したがって、さらに分離幅
の小さい素子間分離領域が容易に形成できるという新た
な効果も得られるので、より微細化が可能な素子間分離
技術として有効である。
だ上側薄膜を酸化させてこの開口部寸法をせばめ、そし
てこの上側薄膜をエッチングマスクとして用いて下側薄
膜に開口部を形成する。また、第三の発明では、開口部
の形成が済んだ第１の薄膜の当該開口部側壁にサイドウ
オールを形成して開口部寸法をせばめている。よって、
これら第二および第三の各方法では、ホトリソグラフィ
法で開口した開口部よりさらに小さい開口部を有したマ
スク層を容易に形成出来る。したがって、さらに分離幅
の小さい素子間分離領域が容易に形成できるという新た
な効果も得られるので、より微細化が可能な素子間分離
技術として有効である。
【図１】第一発明の第１の実施の形態の説明に供する工
程図である。
程図である。
【図２】第一発明の第１の実施の形態の説明に供する図
１に続く工程図である。
１に続く工程図である。
【図３】第一発明の第２の実施の形態の説明に供する工
程図である。
程図である。
【図４】第一発明の第２の実施の形態の説明に供する図
３に続く工程図である。
３に続く工程図である。
【図５】第二発明の第１の実施の形態の説明に供する工
程図である。
程図である。
【図６】第二発明の第１の実施の形態の説明に供する図
５に続く工程図である。
５に続く工程図である。
【図７】第二発明の第１の実施の形態の説明に供する図
６に続く工程図である。
６に続く工程図である。
【図８】第三発明の第１の実施の形態の説明に供する工
程図である。
程図である。
【図９】第三発明の第１の実施の形態の説明に供する図
８に続く工程図である。
８に続く工程図である。
【図１０】第三発明の第１の実施の形態の説明に供する
図９に続く工程図である。
図９に続く工程図である。
１１：半導体基板（シリコン基板） １１ａ：凹部 １３：パッド酸化膜 １５：シリコン窒化膜 １５ａ：素子間分離領域形成予定領域を露出する開口部 １５ｘ：マスク層（第一発明でのマスク層） １７：レジストパターン １９：酸化膜 １９ａ：素子間分離領域（分離幅の狭いもの） １９ｂ：素子間分離領域（分離幅の広いもの） ２１：下側薄膜（例えばシリコン窒化膜） ２１ｘ：開口部 ２１ｙ：マスク層（第二発明でのマスク層） ２３：上側薄膜（例えば多結晶シリコン膜） ２３ａ：開口部 ２３ｘ：酸化処理が済んだ上側薄膜 ２３ｙ：酸化処理により開口寸法が狭まった開口部 ３１：第１の薄膜（例えばシリコン窒化膜） ３１ａ：開口部 ３３：第２の薄膜（例えば多結晶シリコン膜） ３３ａ：開口部 ３５：第３の薄膜（例えばシリコン窒化膜） ３５ａ：サイドウオール ３７：マスク層（第三発明でのマスク層）
Claims (8)
- 【請求項１】 半導体基板に素子間分離領域を形成する
に当たり、 半導体基板上に、耐酸化性を有する材料からなりかつ前
記基板の素子間分離領域形成予定領域を露出する開口部
を有したマスク層を形成する工程と、 該マスク層形成済みの半導体基板を、高温の酸素雰囲気
であって該基板面に平行な方向への酸化より該基板の厚
み方向への酸化を促進させ得る圧力に加圧した酸素雰囲
気中で処理することにより、該基板に選択的に酸化膜を
形成する工程と、 該形成された酸化膜の基板上方に突出した部分が除去さ
れるように該半導体基板を研磨する工程とを含むことを
特徴とする素子間分離領域の形成方法。 - 【請求項２】 請求項１に記載の素子間分離領域の形成
方法において、 前記マスク層を形成する工程と前記加圧した酸素雰囲気
中での処理工程との間に、前記マスク層の開口部から露
出されている基板部分に凹部を形成するための工程をさ
らに含むことを特徴とする素子間分離領域の形成方法。 - 【請求項３】 半導体基板に素子間分離領域を形成する
に当たり、 半導体基板上に、耐酸化性を有する材料からなる下側薄
膜と、酸化処理により酸化される性質および前記下側薄
膜をエッチングする手段に対する耐性を兼ね具えた上側
薄膜とをこの順に形成する工程と、 該上側薄膜の、素子間分離領域形成予定領域に対応する
部分を選択的に除去することにより、該上側薄膜に開口
部を形成する工程と、 該開口部の形成が済んだ半導体基板を酸素雰囲気中で処
理して前記上側薄膜を酸化することにより、前記上側薄
膜の前記開口部の寸法を狭める工程と、 該開口部寸法を狭めた上側薄膜をエッチングマスクとし
て用いて前記下側薄膜を選択的に除去することにより、
前記下側薄膜の残存部からなりかつ前記上側薄膜の当初
の開口部に比べて狭い開口部を有したマスク層を形成す
る工程と、 該マスク層形成済みの半導体基板を、高温の酸素雰囲気
であって該基板面に平行な方向への酸化より該基板の厚
み方向への酸化を促進させ得る圧力に加圧した酸素雰囲
気中で処理することにより、該基板に選択的に酸化膜を
形成する工程と、 該形成された酸化膜の基板上方に突出した部分が除去さ
れるように該半導体基板を研磨する工程とを含むことを
特徴とする素子間分離領域の形成方法。 - 【請求項４】 請求３に記載の素子間分離領域の形成方
法において、 前記マスク層を形成する工程と前記加圧した酸素雰囲気
中での処理工程との間に、前記マスク層の開口部から露
出されている基板部分に凹部を形成するための工程をさ
らに含むことを特徴とする素子間分離領域の形成方法。 - 【請求項５】 請求項３に記載の素子間分離領域の形成
方法において、 前記半導体基板をシリコン基板とし、前記下側薄膜をシ
リコン窒化膜とし、前記上側薄膜を多結晶シリコン膜ま
たは非晶質シリコン膜としたことを特徴とする素子間分
離領域の形成方法。 - 【請求項６】 半導体基板に素子間分離領域を形成する
に当たり、 半導体基板上に、耐酸化性を有する材料からなる第１の
薄膜および該第１の薄膜をエッチングする手段に対する
耐性を具えた第２の薄膜をこの順に形成する工程と、 該第２の薄膜の、素子間分離領域形成予定領域と対応す
る部分を選択的に除去することにより、前記第１の薄膜
の一部を露出させる工程と、 該露出された第１の薄膜部分を除去して該第１の薄膜に
前記基板の素子間分離領域形成予定領域を露出する開口
部を形成する工程と、 該開口部の形成が済んだ半導体基板上に耐酸化性を有す
る材料からなる第３の薄膜を形成する工程と、 該第３の薄膜を異方性エッチング技術により除去するこ
とにより、前記第１の薄膜における前記開口部の側壁に
前記第３の薄膜の一部からなるサイドウオールを形成し
て、これら第１および第３の薄膜の残存部からなるマス
ク層を形成する工程と、 該マスク層形成済みの半導体基板を、高温の酸素雰囲気
であって該基板面に平行な方向への酸化より該基板の厚
み方向への酸化を促進させ得る圧力に加圧した酸素雰囲
気中で処理することにより、該基板に選択的に酸化膜を
形成する工程と、 該形成された酸化膜の基板上方に突出した部分が除去さ
れるように該半導体基板を研磨する工程とを含むことを
特徴とする素子間分離領域の形成方法。 - 【請求項７】 請求項６に記載の素子間分離領域の形成
方法において、 前記マスク層を形成する工程と前記加圧した酸素雰囲気
中での処理工程との間に、前記マスク層の開口部から露
出されている基板部分に凹部を形成するための工程をさ
らに含むことを特徴とする素子間分離領域の形成方法。 - 【請求項８】 請求項６に記載の素子間分離領域の形成
方法において、 前記半導体基板をシリコン基板とし、前記第１の薄膜お
よび第３の薄膜それぞれをシリコン窒化膜とし、前記第
２の薄膜を多結晶シリコン膜、非晶質シリコン膜または
シリコン酸化膜としたことを特徴とする素子間分離領域
の形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8125985A JPH09312330A (ja) | 1996-05-21 | 1996-05-21 | 素子間分離領域の形成方法 |
| US08/747,026 US5937311A (en) | 1996-05-21 | 1996-11-07 | Method of forming isolation region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8125985A JPH09312330A (ja) | 1996-05-21 | 1996-05-21 | 素子間分離領域の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09312330A true JPH09312330A (ja) | 1997-12-02 |
Family
ID=14923881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8125985A Pending JPH09312330A (ja) | 1996-05-21 | 1996-05-21 | 素子間分離領域の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5937311A (ja) |
| JP (1) | JPH09312330A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100236097B1 (ko) * | 1996-10-30 | 1999-12-15 | 김영환 | 반도체 장치의 격리막 형성방법 |
| US6246094B1 (en) * | 1998-10-20 | 2001-06-12 | Winbond Electronics Corporation | Buried shallow trench isolation and method for forming the same |
| US6194288B1 (en) * | 1999-01-04 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Implant N2 into a pad oxide film to mask the active region and grow field oxide without Si3N4 film |
| US7324736B2 (en) * | 2002-10-09 | 2008-01-29 | Lsi Logic Corporation | Intelligent recording control system |
| US20200135898A1 (en) * | 2018-10-30 | 2020-04-30 | International Business Machines Corporation | Hard mask replenishment for etching processes |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297130B1 (en) * | 1991-04-30 | 2001-10-02 | Texas Instruments Incorporated | Recessed, sidewall-sealed and sandwiched poly-buffered LOCOS isolation methods |
| US5298451A (en) * | 1991-04-30 | 1994-03-29 | Texas Instruments Incorporated | Recessed and sidewall-sealed poly-buffered LOCOS isolation methods |
| US5652177A (en) * | 1996-08-22 | 1997-07-29 | Chartered Semiconductor Manufacturing Pte Ltd | Method for fabricating a planar field oxide region |
-
1996
- 1996-05-21 JP JP8125985A patent/JPH09312330A/ja active Pending
- 1996-11-07 US US08/747,026 patent/US5937311A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5937311A (en) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6559029B2 (en) | Method of fabricating semiconductor device having trench isolation structure | |
| US5677232A (en) | Methods of fabricating combined field oxide/trench isolation regions | |
| TW200529317A (en) | Semiconductor device with trench isolation structure and method for fabricating the same | |
| JPH06302684A (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| JPH11284064A (ja) | トランジスタの浅いトレンチ分離体を化学的機械的研磨を用いないで作成する方法 | |
| JPH09312330A (ja) | 素子間分離領域の形成方法 | |
| US5891789A (en) | Method for fabricating isolation layer in semiconductor device | |
| JP3853916B2 (ja) | 半導体装置の製造方法 | |
| JP2000306989A (ja) | 半導体装置の製造方法 | |
| JPH0951034A (ja) | 半導体装置の製造方法 | |
| JPH07302791A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| US6420248B1 (en) | Double gate oxide layer method of manufacture | |
| KR100758494B1 (ko) | 반도체 장치의 소자 분리 영역 및 그 형성 방법 | |
| JP2000306990A (ja) | 半導体装置の製造方法 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JPH0846026A (ja) | 素子分離領域を有する半導体装置の製造方法 | |
| JPH1126569A (ja) | 半導体装置の製造方法 | |
| JPH0521423A (ja) | 半導体装置の製造方法 | |
| KR20070001421A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| JP2002050682A (ja) | 半導体装置の製造方法およびレチクルマスク | |
| JPH01162351A (ja) | 半導体装置の製造方法 | |
| KR20030052663A (ko) | 반도체소자의 분리 방법 | |
| JP2002009144A (ja) | 半導体装置の製造方法 | |
| JPH07263434A (ja) | 素子分離領域の形成方法 | |
| KR100364126B1 (ko) | 반도체소자의소자분리막제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040316 |