CN110858566A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN110858566A
CN110858566A CN201810961613.XA CN201810961613A CN110858566A CN 110858566 A CN110858566 A CN 110858566A CN 201810961613 A CN201810961613 A CN 201810961613A CN 110858566 A CN110858566 A CN 110858566A
Authority
CN
China
Prior art keywords
substrate
silicon nitride
layer
front direction
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810961613.XA
Other languages
English (en)
Inventor
罗海龙
张海良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
CSMC Technologies Corp
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN201810961613.XA priority Critical patent/CN110858566A/zh
Publication of CN110858566A publication Critical patent/CN110858566A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种半导体器件的制造方法，包括以下步骤：提供一衬底，所述衬底具有相对设置的正面方向的第一面和背面方向的第二面；在所述衬底的正面方向的第一面上形成衬垫氧化层；在所述衬底的正面方向和背面方向上淀积氮化硅保护层；在所述衬底的正面方向上形成有源区和浅沟槽隔离结构；在所述衬底的正面方向上淀积牺牲层；去除所述衬底的正面方向的牺牲层和氮化硅保护层和背面方向的氮化硅保护层。本发明半导体器件的制造方法能同时全部去除衬底正面方向的背面方向的氮化硅保护层。

Description

半导体器件的制造方法
技术领域
本发明涉及集成电路制造领域，特别是涉及一种半导体器件的制造方法。
背景技术
在传统的CMOS工艺中，在衬底正面方向上的衬垫氧化层上面一般会有一层氮化硅保护层，而该氮化硅保护层因为是由炉管工艺长成，所以在衬底的正面方向和背面方向都有相同厚度的氮化硅保护层。按照工艺流程，后续会在衬底的正面方向上进行相应的有源区光刻、浅沟槽刻蚀、高密度等离子体淀积、化学机械平坦化等。在此过程中，衬底的正面方向的氮化硅保护层会被消耗掉一部分，如此导致衬底的背面方向的氮化硅保护层比正面方向的剩余的氮化硅保护层厚度要厚一些。此时，用磷酸去除氮化硅保护层，产生的问题是：如果只考虑正面方向的氮化硅保护层全部去除，则背面方向的氮化硅保护层会有残留，会导致后面工艺中相邻晶圆的栅氧层不均匀；如果要考虑同时把背面的氮化硅保护层也全部去除，则需要加大磷酸量，那就会导致正面方向的高密度等离子体损失太多，有源区和浅沟槽隔离结构控制不好，影响器件特性。尤其如果有些产品需要将衬垫氧化层保留，加大磷酸量的办法更不可行。
发明内容
本发明提供一种半导体器件的制造方法，以解决上述背景技术中提到的技术问题。
为了实现上述目的，本发明提出一种半导体器件的制造方法，包括以下步骤：提供一衬底，所述衬底具有相对设置的正面方向的第一面和背面方向的第二面；在所述衬底的正面方向的第一面上形成衬垫氧化层；在所述衬底的正面方向和背面方向上淀积氮化硅保护层；在所述衬底的正面方向上形成有源区和浅沟槽隔离结构；在所述衬底的正面方向上淀积牺牲层；去除所述衬底的正面方向的牺牲层和氮化硅保护层和背面方向的氮化硅保护层。
进一步的，所述在所述衬底的正面方向和背面方向上淀积氮化硅保护层，具体为采用炉管工艺在所述衬底的正面方向的衬垫氧化层上和所述衬底的背面方向的第二面上同时淀积氮化硅保护层。
进一步的，所述在所述衬底的正面方向上形成有源区和浅沟槽隔离结构，包括有源区光刻、浅沟槽刻蚀、高密度等离子体淀积和化学机械平坦化，所述衬底的正面方向的氮化硅保护层被消耗掉一部分。
进一步的，所述牺牲层为氮化硅层或氮氧化硅层。
进一步的，所述牺牲层的厚度与所述衬底的正面方向的氮化硅保护层的厚度之和与所述衬底的背面方向的氮化硅保护层的厚度相同。
进一步的，所述牺牲层的厚度与所述衬底的正面方向的氮化硅保护层的厚度之和大于所述衬底的背面方向的氮化硅保护层的厚度。
进一步的，所述牺牲层的厚度为400埃到800埃。
进一步的，所述在所述衬底的正面方向上淀积牺牲层，具体为采用物理气相淀积的方法在所述衬底的正面方向的氮化硅保护层上淀积牺牲层。
进一步的，所述去除所述衬底的正面方向的牺牲层和氮化硅保护层和背面方向的氮化硅保护层，具体为使用磷酸同时去除所述衬底的正面方向的牺牲层和氮化硅保护层和背面方向的氮化硅保护层。
相对于现有技术，本发明在形成有源区和浅沟槽隔离结构后、去除氮化硅保护层前，在所述衬底的正面方向上淀积牺牲层，使所述牺牲层的厚度与所述衬底的正面方向的剩余的氮化硅保护层的厚度之和与所述衬底的背面方向的氮化硅保护层的厚度相当，这样后续采用磷酸，可同时将所述衬底的正面方向的牺牲层和氮化硅保护层和背面方向的氮化硅保护层全部去除。如此，衬底的背面方向没有氮化硅保护层残留，不会影响相邻产品的制作；衬底的正面方向也没有受到磷酸过腐蚀的影响，确保了器件的特性。而且工艺步骤简单，成本较低，工艺流程中不容易出错，提高了产品的良率。
附图说明
图1为本发明半导体器件的制造方法的第一实施例的工艺流程示意图；
图2至图6为图1所示本发明半导体器件的制造方法的第一实施例的工艺流程中不同步骤对应的产品结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本发明，将在下列的描述中提出详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
请结合参考图1至图6，该实施方式包括以下步骤：
步骤31：提供衬底14，所述衬底14一般选用硅，该衬底14包括作为衬底的正面方向的后续用于制造半导体器件的第一面20，以及和第一面20相对设置的作为衬底的背面方向的第二面21；
步骤32：在所述衬底14的正面方向的第一面20上形成衬垫氧化层13，该衬垫氧化层13起到保护衬底14的作用；
步骤33：在所述衬底14的正面方向和背面方向淀积氮化硅保护层10、15，该步骤采用炉管工艺完成，在所述衬底14的正面方向的衬垫氧化层13上和在所述衬底14的背面方向的第二面21上同时淀积氮化硅保护层10、15。在本实施例中，所述氮化硅保护层10、15的厚度均为1300埃；
步骤34：在所述衬底14的正面方向上形成有源区(未标号)和浅沟槽隔离结构12，包括有源区光刻、浅沟槽刻蚀、高密度等离子体淀积和化学机械平坦化，所述衬底14的正面方向的氮化硅保护层10被消耗掉一部分，导致所述衬底14的正面方向的剩余的氮化硅保护层10的厚度比所述衬底14的背面方向的氮化硅保护层15的厚度薄。在本实施例中，在形成有源区和浅沟槽隔离结构后，所述衬底14的正面方向的剩余的氮化硅保护层10的厚度减少550埃，剩余750埃；
步骤35：在所述衬底14的正面方向上淀积牺牲层16，采用物理气相沉积(PVD)的方法，在所述衬底14的正面方向的氮化硅保护层10上淀积牺牲层16。所述牺牲层16优选为氮化硅，在后续工艺中使用磷酸，可以同时全部去除所述衬底14的正面方向的所述牺牲层16和剩余的氮化硅保护层10和所述衬底14的背面方向的氮化硅保护层15。另外，所述牺牲层16也可以选择可以被磷酸去除的氮氧化硅。在本实施例中，牺牲层16的厚度为550埃，所述牺牲层16的厚度与所述衬底的正面方向的剩余的氮化硅保护层10的厚度之和与所述衬底14的背面方向的氮化硅保护层的厚度15相同；
步骤36：去除所述衬底14的正面方向的牺牲层16和氮化硅保护层10和背面方向的氮化硅保护层15，采用磷酸，可同时将所述衬底14的正面方向的牺牲层16和剩余的氮化硅保护层10和所述衬底14的背面方向的氮化硅保护层15全部去除。
申请人进一步研究发现，磷酸对于没有经过退火工艺的氮化硅的腐蚀速率是不同于经过了退火工艺的氮化硅的腐蚀速率的，例如，正常使用的磷酸浓度下，磷酸对没有经过退火工艺的氮化硅的腐蚀速率是：56埃/分钟，磷酸对经过退火工艺的氮化硅的腐蚀速率是：40埃/分钟，所以磷酸对于没有经过退火工艺的氮化硅的腐蚀速率要大于经过了退火工艺的氮化硅的腐蚀速率；而磷酸对不同材质的腐蚀速率也不同，磷酸对没有经过退火工艺的氮氧化硅的腐蚀速率是：34埃/分钟。由于，在牺牲层16淀积前，所述衬底14的正面方向和背面方向的氮化硅保护层10、15在形成浅沟槽隔离后均经过了退火工艺。基于这个原因，在本实施例中，选择淀积氮化硅牺牲层16的厚度为770埃，超过损耗掉的氮化硅保护层10的厚度550埃。即所述氮化硅牺牲层16的厚度与所述衬底14的正面方向的剩余的氮化硅保护层10的厚度之和大于所述衬底14的背面方向的氮化硅保护层15的厚度。如果所述牺牲层16选择使用氮氧化硅，则依据上面的腐蚀速率，选择淀积氮氧化硅牺牲层16的厚度为467.5埃。
通过设置合理的牺牲层16的材料和厚度，可以同时全部去除所述衬底14的背面方向的氮化硅保护层15和所述衬底14的正面方向的牺牲层16和氮化硅保护层10。如此，所述衬底14的背面方向没有氮化硅保护层15残留，不会影响相邻产品的制作；所述衬底14的正面方向也没有受到磷酸过腐蚀的影响，确保了器件的特性。而且工艺步骤简单，成本较低，工艺流程中不容易出错，提高了产品的良率。而且，根据需要，所述衬垫氧化层13也可以自由选择保留还是去除。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种半导体器件的制造方法，包括以下步骤：
提供一衬底，所述衬底具有相对设置的正面方向的第一面和背面方向的第二面；
在所述衬底的正面方向的第一面上形成衬垫氧化层；
在所述衬底的正面方向和背面方向上淀积氮化硅保护层；
在所述衬底的正面方向上形成有源区和浅沟槽隔离结构；
在所述衬底的正面方向上淀积牺牲层；
去除所述衬底的正面方向的牺牲层和氮化硅保护层和背面方向的氮化硅保护层。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于：所述在所述衬底的正面方向和背面方向上淀积氮化硅保护层，具体为采用炉管工艺在所述衬底的正面方向的衬垫氧化层上和所述衬底的背面方向的第二面上同时淀积氮化硅保护层。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于：所述在所述衬底的正面方向上形成有源区和浅沟槽隔离结构，包括有源区光刻、浅沟槽刻蚀、高密度等离子体淀积和化学机械平坦化，所述衬底的正面方向的氮化硅保护层被消耗掉一部分。
4.根据权利要求1所述的半导体器件的制造方法，其特征在于：所述牺牲层为氮化硅层或氮氧化硅层。
5.根据权利要求所述1的半导体器件的制造方法，其特征在于：所述牺牲层的厚度与所述衬底的正面方向的氮化硅保护层的厚度之和与所述衬底的背面方向的氮化硅保护层的厚度相同。
6.根据权利要求1所述的半导体器件的制造方法，其特征在于：所述牺牲层的厚度与所述衬底的正面方向的氮化硅保护层的厚度之和大于所述衬底的背面方向的氮化硅保护层的厚度。
7.根据权利要求1所述的半导体器件的制造方法，其特征在于：所述牺牲层的厚度为400埃到800埃。
8.根据权利要求1所述的半导体器件的制造方法，其特征在于：所述在所述衬底的正面方向上淀积牺牲层，具体为采用物理气相淀积的方法在所述衬底的正面方向的氮化硅保护层上淀积牺牲层。
9.根据权利要求1所述的半导体器件的制造方法，其特征在于：所述去除所述衬底的正面方向的牺牲层和氮化硅保护层和背面方向的氮化硅保护层，具体为使用磷酸同时去除所述衬底的正面方向的牺牲层和氮化硅保护层和背面方向的氮化硅保护层。
CN201810961613.XA 2018-08-22 2018-08-22 半导体器件的制造方法 Pending CN110858566A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810961613.XA CN110858566A (zh) 2018-08-22 2018-08-22 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810961613.XA CN110858566A (zh) 2018-08-22 2018-08-22 半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN110858566A true CN110858566A (zh) 2020-03-03

Family

ID=69635039

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810961613.XA Pending CN110858566A (zh) 2018-08-22 2018-08-22 半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN110858566A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001087A (ko) * 2001-06-28 2003-01-06 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법
US20030235951A1 (en) * 2002-06-21 2003-12-25 Jun Hashimoto Manufacturing method for semiconductor storage device
US20100248440A1 (en) * 2009-03-25 2010-09-30 Texas Instruments Incorporated Nitride removal while protecting semiconductor surfaces for forming shallow junctions
CN104465367A (zh) * 2013-09-16 2015-03-25 北大方正集团有限公司 一种对场氧化层进行处理的方法及应用

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001087A (ko) * 2001-06-28 2003-01-06 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법
US20030235951A1 (en) * 2002-06-21 2003-12-25 Jun Hashimoto Manufacturing method for semiconductor storage device
US20100248440A1 (en) * 2009-03-25 2010-09-30 Texas Instruments Incorporated Nitride removal while protecting semiconductor surfaces for forming shallow junctions
CN104465367A (zh) * 2013-09-16 2015-03-25 北大方正集团有限公司 一种对场氧化层进行处理的方法及应用

Similar Documents

Publication Publication Date Title
JP4825402B2 (ja) 半導体装置の製造方法
CN102044426B (zh) 半导体装置及其制造方法
JP2001332614A (ja) トレンチ型素子分離構造の製造方法
JP4587774B2 (ja) 半導体デバイスを形成する方法
CN108701759B (zh) 集成磁通门器件的选择性图案化
US6670283B2 (en) Backside protection films
CN115241058B (zh) 半导体器件刻蚀方法和半导体器件的制备方法
KR20130033261A (ko) Ⅲ－ⅴ족 제조 공정에서 실리콘 웨이퍼 후면에 보호막을 형성하는 방법
US6964902B2 (en) Method for removing nanoclusters from selected regions
CN104992903A (zh) 一种高质量栅极氧化层形成方法
CN101192528A (zh) 栅极制作方法
US20050142804A1 (en) Method for fabricating shallow trench isolation structure of semiconductor device
CN110858566A (zh) 半导体器件的制造方法
US6927114B2 (en) Method for fabricating a high voltage dual gate device
JP2002334879A (ja) 半導体集積回路装置の製造方法
US9287376B1 (en) Method of manufacturing a gate trench with thick bottom oxide
US20150228537A1 (en) Contact Critical Dimension Control
CN102194684B (zh) 栅极介质层制造方法
CN102097380B (zh) 互补型金属氧化物半导体结构的形成方法
JP2001250795A (ja) 半導体集積回路装置の製造方法
CN109300781A (zh) Ono膜层的制造方法
TWI733013B (zh) 半導體製造方法
US7157349B2 (en) Method of manufacturing a semiconductor device with field isolation regions consisting of grooves filled with isolation material
TWI840771B (zh) 處理半導體基板之方法及半導體結構
CN110120363B (zh) 隔离结构的形成方法及半导体器件的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200303

RJ01 Rejection of invention patent application after publication