CN101192528A - 栅极制作方法 - Google Patents
栅极制作方法 Download PDFInfo
- Publication number
- CN101192528A CN101192528A CNA2006101628992A CN200610162899A CN101192528A CN 101192528 A CN101192528 A CN 101192528A CN A2006101628992 A CNA2006101628992 A CN A2006101628992A CN 200610162899 A CN200610162899 A CN 200610162899A CN 101192528 A CN101192528 A CN 101192528A
- Authority
- CN
- China
- Prior art keywords
- grid
- layer
- making method
- barrier layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种栅极制作方法。利用含氮的气体快速加热工艺(nitrogen-containing RTP,ammonia rapid thermal processing)处理底材,在底材上形成一界面扩散阻障层(interface diffusion barrier layer);将具有高介电常数的介电层沉积在界面扩散阻障层上;依序沉积阻障层与金属栅极层在介电层上;以光学微影工艺在半导体底材上形成一栅极结构;在一栅极结构上再执行含氮气快速加热工艺,在栅极结构的侧壁上形成一表面抑制层。
Description
技术领域
本发明有关一种在半导体底材上形成栅极的方法,特别是有关一种降低栅极漏电流的方法。
背景技术
先前技术对于栅极的制作方法与栅极介电层材料的选用,仍有许多问题等待克服,例如栅极电阻过高、栅极介电层漏电流过高、多晶硅栅极消耗等。
目前栅极金属的选用材料,通常是耐火金属或是耐火合金的氮化物以及金属铝。耐火金属包括钛(Ti,titanium)、钽(Ta,tantalum)、钨(W,tungsten)、钼(Mo,molybdenum)、锆(Zr,zirconium)等等。这些材料相较于多晶硅,具有更低的电阻、更小的尺寸。在选择耐火金属时,除了必须考量耐火金属材料的特性包括电性、化学特性、物理特性,还必须考量工艺的配合。由于上述特性会在不同的热工艺步骤中发生改变,必须加以补偿,但往往补偿会使得产率与可靠度变差。
另外,通常在底材内形成隔离结构如浅沟渠(STI,shallow trench isolation)或者是区域性氧化(LOCOS,local oxidation)之后,形成做为栅介电材料的二氧化硅或是氮化硅在半导体底材上。为了要增加源极/漏极电流(S/D current,source/drain current),栅极介电层的厚度必须要减少。但是,如果二氧化硅或是氮化硅的有效氧化层厚度(EOT,effective oxide thickness)小于17埃(angstrom),会造成穿隧现象,使得栅极漏电流快速增加。
另外,在互补式金属氧化物半导体(CMOS,complementary metal oxidesemiconductor)工艺中,高介电常数的介电材料如铪(Hf,hafnium)、锆(Zr,zirconium)沉积在半导体元件上,但是铪、锆等的特性是低电阻、热稳定性不良、化学稳定性不佳。而如果使用其他的介电材料如五氧化二钽(Ta2O5,tantalumpentoxide)或铅锆钛酸盐(PZT,Lead Zirconium Titanate),却仅能适用于尺寸为100纳米的互补式金属氧化物半导体工艺。
发明内容
本发明的目的是在互补式金属氧化物半导体(CMOS,complementary metaloxide semiconductor)工艺中,利用含氮的气体快速加热工艺(nitrogen-containingRTP,nitrogen-containing rapid thermal process)增加栅极的耦合率(couplingratio)。
本发明的另一目的,是提供介电常数大于10的介电材料形成在半导体底材上,以改善栅极的热稳定性以及化学稳定性。
本发明的另一目的,是提供一种增加栅极介电层以及栅极品质的制造方法。
在本发明半导体元件工艺中,漏电流与可靠度是最重要的考虑因素。本发明提供改善的方法是利用含氮的气体快速加热工艺(nitrogen-containingRTP,nitrogen-containing rapid thermal process)处理底材以在底材上形成一界面扩散阻障层(interface diffusion barrier layer)。之后,利用介电层沉积在界面扩散阻障层上,以改善半导体元件的热稳定性以及化学稳定性,其中该介电层的介电常数大于10。此界面扩散阻障层的作用是将具有高介电常数的介电层与底材分开,以降低两个材料之间的相互作用力。之后,利用在氮气中的沉积后回火处理方法(post-deposition annealing)处理介电材料,以释放出介电材料的应力以及降低介电材料的界面电荷。根据上述方法,可以改善栅极的漏电流、可靠度、品质。
附图说明
图1是显示根据本发明实施例,在底材上形成场氧化区以及栅极氧化层的示意图;
图2是显示根据本发明实施例,利用第一含氮的气体快速加热工艺处理图1的结构的示意图;
图3显示根据本发明实施例,形成界面扩散阻障层,以及介电层沉积于界面扩散阻障层上;
图4是显示根据本发明实施例,利用在氮气中沉积后回火处理步骤处理介电层的示意图;
图5是显示根据本发明实施例,依序形成阻障层与金属栅极层的示意图;
图6是显示根据本发明实施例,利用第二含氮的气体快速加热工艺处理栅极结构的示意图;及
图7是显示根据本发明实施例,形成表面抑制层在栅极结构上的示意图。
具体实施方式
本发明的目的是在互补式金属氧化物半导体(CMOS,complementary metaloxide semiconductor)工艺中,利用含氮的气体快速加热工艺(nitrogen-containing RTP,nitrogen-containing rapid thermal process)增加栅极的耦合率(coupling ratio)。
本发明的另一目的,是提供介电常数大于10的介电材料形成在半导体底材上,以改善栅极的热稳定性以及化学稳定性。
本发明的另一目的,是提供一种增加栅极介电层以及栅极品质的制造方法。
本发明半导体元件工艺中,漏电流与可靠度是最重要的考虑因素。本发明是提供改善的方法是利用含氮的气体快速加热工艺(nitrogen-containingRTP,nitrogen-containing rapid thermal process)处理底材以在底材上形成一界面扩散阻障层(interface diffusion barrier layer)。之后,利用介电层沉积在界面扩散阻障层上,以改善半导体元件的热稳定性以及化学稳定性,其中该介电层的介电常数大于10。此界面扩散阻障层的作用是将具有高介电常数的介电层与底材分开,以降低两个材料之间的相互作用力。之后,利用在氮气中的沉积后回火处理方法(post-deposition annealing)处理介电材料,以释放出介电材料的应力以及降低介电材料的界面电荷。根据上述方法,可以改善栅极的漏电流、可靠度、品质。
以下将结合附图对本发明的较佳实施例进行详细说明:
参考图1,首先利用热氧化法将二氧化硅层(未示于图)形成在底材10上。接着,利用传统的化学气相沉积法例如低压化学气相沉积法(LPCVD,lowpressure chemical vapor deposition method)将一氮化硅层(SiN,siliconnitride)(未示于图)沉积在二氧化硅层上。接着,利用一光学光刻步骤在底材10上形成主动区域(active area)。接着以光阻层保护所有已经形成的主动区域,利用干蚀刻蚀刻氮化硅层、利用干式或湿式蚀刻蚀刻二氧化硅层。在二氧化硅层蚀刻之后,并不将光阻层移除,而是将光阻层用来做为双阱(twowells)(未示于图)以及通道阻绝离子植入步骤(channel-stop implant step)的掩模层。通道阻绝层(未示于图)是利用传统的离子植入步骤在底材10内形成。
接着去除光阻层,利用湿式氧化法在底材10上形成场氧化区(fieldoxide)12。氧化层的成长是在没有氮化层存在的时候,但是在氧化层的边缘一些氧化物会横向的扩散。此种扩散现象会造成氧化层在下方成长且会将氧化层的边缘隆起。因为氧化层在氧化层边缘的形状是尖细的楔形状且会与后续形成的栅极氧化层(gate oxide)14合并,而被称为鸟嘴(bird’s beak)。鸟嘴是场氧化区12的侧边延伸至元件的主动区域的一种结构。
接着,参考图2,以第一含氮的气体快速加热工艺(nitrogen-containingRTP,nitrogen-containing rapid thermal process)16以处理底材10与栅极氧化层14,第一含氮的气体快速加热工艺16处理的温度在600℃至750℃之间,处理的时间在10至20分钟之间。另外,在本发明中,含氮的气体快速加热工艺所使用的气体可以是氮气(N2)或氨气(NH3)。在第一含氮的气体快速加热工艺16中,含氮的气体与栅极氧化层14、底材10反应,形成一界面扩散阻障层18,如图3所示,其材质可能包含SiONy或SiONx。接着,利用传统的化学气相沉积的方法将介电常数大于10的介电层20沉积在界面扩散阻障层18上。介电层20的材料可以是二氧化锆(ZrO2,zirconium dioxide)、二氧化铪(HfO2,hafnium dioxide)、锆硅酸盐((ZrO2)x(SiO2)1-x,zirconium-silicates)、铪硅酸盐((HfO2)x(SiO2)1-x,hafnium-silicate)等,其中在化学式中下标x其最佳的范围在二十五百分比至三十五百分比之间。这些介电材料具有高介电常数、低电阻、良好的热稳定性、良好的化学稳定性。而界面扩散阻障层18将介电层20与底材10分开,是为了降低两种材料之间的相互作用力。
之后,如图4所示,为了改善沉积的金属氧化物介电层的界面特性以及电性,利用一氮气中沉积后回火处理步骤(post-deposition annealing innitrogen)22处理介电层20,以释放出介电层20的剪应力(stress)与界面电荷(interface charge),这使得介电层20的漏电流可以降低。上述氮气中沉积后回火处理步骤22的温度在700℃至900℃之间,处理的时间在20至45分钟之间,处理的气体为氮气,但也可以是其他气体。
之后,如图5,将厚度为20埃至60埃的氮化钛(TiN,titanium nitride)沉积在介电层20上,形成一阻障层(barrier layer)24。然后再将钽金属(Ta,tantalum)沉积在阻障层24上,形成金属栅极层26。上述阻障层24可以降低在高温下氧原子对于金属栅极层26的扩散作用。
接着,如图6所示,在金属栅极层26上形成一光阻层(未示于图),并且利用一蚀刻步骤依序蚀刻金属栅极层26、阻障层24、介电层20、界面扩散阻障层18,形成一栅极结构于底材10上。
接着,利用第二含氮的气体快速加热工艺30处理上述栅极结构,使用的气体可以是氮气或氨气,处理的温度大约为600℃,时间大约为20分钟,使得金属栅极层26表面形成一表面抑制层(surface inhibition layer)40,如图7所示。此表面抑制层40为氮化钛化合物(TaNx)。
由于介电层20本身具有高介电常数、良好的热稳定性、良好的化学稳定性,使得栅极的品质得以改善。此外,做为金属栅极层26的钽金属具有低电阻、良好的热稳定性、良好的化学稳定性,且在含氮的气体快速加热工艺步骤的配合下,使得整个栅极结构的品质以及可靠度得到改善。
以上所述仅为本发明的较佳实施例,并非用以限定本发明的申请专利范围;凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰,均应包含在下述的本申请权利要求范围内。
Claims (10)
1.一种栅极制作方法,包含:
提供一底材;
形成一栅极氧化层于该底材上;
利用一第一含氮的气体快速加热工艺处理该底材与该栅极氧化层以形成一界面扩散阻障层于该底材上;
形成一介电层于该界面扩散阻障层上;
执行一沉积后回火处理步骤于该介电层;
形成一阻障层于该介电层上;
形成一金属栅极层于该介电层上;
图案化该金属栅极层、该介电层、该界面扩散阻障层以形成一栅极于该底材上;及
执行一第二含氮的气体快速加热工艺于该栅极,形成一表面抑制层于该金属栅极层的表面上。
2.如权利要求1所述的栅极制作方法,其特征在于所述第一与第二含氮的气体快速加热工艺所使用的气体是氮气或氨气。
3.如权利要求1所述的栅极制作方法,其特征在于所述第一含氮的气体快速加热工艺处理的温度在600℃至750℃之间,处理的时间在10至20分钟之间。
4.如权利要求1所述的栅极制作方法,其特征在于所述介电层是由下列材料所选出:二氧化锆、二氧化铪、锆硅酸盐以及铪硅酸盐。
5.如权利要求4所述的栅极制作方法,其特征在于所述介电层的介电常数至少为10。
6.如权利要求1所述的栅极制作方法,其特征在于所述沉积后回火步骤包含在氮气中沉积后回火。
7.如权利要求6所述的栅极制作方法,其特征在于所述在该氮气中沉积后回火步骤的处理温度在700℃至900℃之间,处理时间在20至45分钟之间。
8.如权利要求1所述的栅极制作方法,其特征在于所述金属栅极层的材料包含钽金属。
9.如权利要求1所述的栅极制作方法,其特征在于所述阻障层的材料包含氮化钛。
10.如权利要求1所述的栅极制作方法,其特征在于所述第二氮气快速加热工艺的处理温度大约为600℃,处理时间大约为20分钟。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006101628992A CN101192528A (zh) | 2006-11-29 | 2006-11-29 | 栅极制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006101628992A CN101192528A (zh) | 2006-11-29 | 2006-11-29 | 栅极制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101192528A true CN101192528A (zh) | 2008-06-04 |
Family
ID=39487429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006101628992A Pending CN101192528A (zh) | 2006-11-29 | 2006-11-29 | 栅极制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101192528A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101950758A (zh) * | 2010-07-13 | 2011-01-19 | 中国科学院上海微系统与信息技术研究所 | 一种基于soi衬底的高介电常数材料栅结构及其制备方法 |
CN102237270A (zh) * | 2010-04-23 | 2011-11-09 | 联华电子股份有限公司 | 金属栅极结构及其制造方法 |
CN102347226A (zh) * | 2010-07-30 | 2012-02-08 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
CN105448709A (zh) * | 2014-07-08 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管及其形成方法 |
CN109786254A (zh) * | 2017-11-15 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 后栅极工艺中的选择性高k形成 |
US11508583B2 (en) | 2017-11-15 | 2022-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective high-k formation in gate-last process |
-
2006
- 2006-11-29 CN CNA2006101628992A patent/CN101192528A/zh active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102237270A (zh) * | 2010-04-23 | 2011-11-09 | 联华电子股份有限公司 | 金属栅极结构及其制造方法 |
CN102237270B (zh) * | 2010-04-23 | 2016-01-20 | 联华电子股份有限公司 | 金属栅极结构及其制造方法 |
CN101950758A (zh) * | 2010-07-13 | 2011-01-19 | 中国科学院上海微系统与信息技术研究所 | 一种基于soi衬底的高介电常数材料栅结构及其制备方法 |
CN101950758B (zh) * | 2010-07-13 | 2012-10-10 | 中国科学院上海微系统与信息技术研究所 | 一种基于soi衬底的高介电常数材料栅结构及其制备方法 |
CN102347226A (zh) * | 2010-07-30 | 2012-02-08 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
CN105448709A (zh) * | 2014-07-08 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管及其形成方法 |
CN105448709B (zh) * | 2014-07-08 | 2018-12-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管及其形成方法 |
CN109786254A (zh) * | 2017-11-15 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 后栅极工艺中的选择性高k形成 |
CN109786254B (zh) * | 2017-11-15 | 2022-03-22 | 台湾积体电路制造股份有限公司 | 后栅极工艺中的选择性高k形成 |
US11508583B2 (en) | 2017-11-15 | 2022-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective high-k formation in gate-last process |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5492842B2 (ja) | 半導体素子 | |
JP2004134753A (ja) | 多重の誘電率と多重の厚さを有するゲート絶縁体層を形成する方法 | |
JP5851089B2 (ja) | 半導体素子の形成方法 | |
CN101192528A (zh) | 栅极制作方法 | |
US7323419B2 (en) | Method of fabricating semiconductor device | |
US7064027B2 (en) | Method and structure to use an etch resistant liner on transistor gate structure to achieve high device performance | |
CN1457086A (zh) | 基极制作方法 | |
US20030060018A1 (en) | Metal gate CMOS and method of manufacturing the same | |
US6211045B1 (en) | Incorporation of nitrogen-based gas in polysilicon gate re-oxidation to improve hot carrier performance | |
US20090053881A1 (en) | Method of forming dielectric layer of semiconductor memory device | |
US7022625B2 (en) | Method of fabricating a gate dielectric layer with reduced gate tunnelling current and reduced boron penetration | |
US20150093870A1 (en) | Method of fabricating semiconductor device structure | |
JP4445484B2 (ja) | 半導体装置及びその製造方法 | |
JP4602214B2 (ja) | 半導体装置およびその製造方法 | |
KR20070000603A (ko) | 불 휘발성 메모리의 플로팅 게이트 형성 방법 | |
US20230138009A1 (en) | Method for forming a semiconductor structure | |
US7262098B2 (en) | Manufacturing process of a semiconductor non-volatile memory cell | |
JP4087998B2 (ja) | 半導体装置及びその製造方法 | |
CN100524772C (zh) | 金属电容结构及其制造方法 | |
CN109841512B (zh) | 半导体装置的制造方法 | |
JP2006086272A (ja) | 半導体装置 | |
CN100378922C (zh) | 晶片的清洗方法以及栅极结构的制造方法 | |
JPWO2004073072A1 (ja) | Mis型半導体装置およびmis型半導体装置の製造方法 | |
US9349599B1 (en) | Method for fabricating semiconductor device | |
KR100713323B1 (ko) | 실리사이드 공정을 이용한 반도체소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |