CN103578957A - 衬底表面钝化方法和半导体结构形成方法 - Google Patents

衬底表面钝化方法和半导体结构形成方法 Download PDF

Info

Publication number
CN103578957A
CN103578957A CN201310535651.6A CN201310535651A CN103578957A CN 103578957 A CN103578957 A CN 103578957A CN 201310535651 A CN201310535651 A CN 201310535651A CN 103578957 A CN103578957 A CN 103578957A
Authority
CN
China
Prior art keywords
substrate
substrate surface
passivating method
surface passivating
acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310535651.6A
Other languages
English (en)
Inventor
赵连锋
谭桢
王敬
许军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201310535651.6A priority Critical patent/CN103578957A/zh
Publication of CN103578957A publication Critical patent/CN103578957A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28264Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提出了一种衬底表面钝化方法,包括以下步骤:提供衬底,衬底顶部表面为III-V族锑化物半导体材料;将衬底的顶部表面浸入中性或酸性的含硫离子溶液中。该衬底表面钝化方法具有简单易行、成本低的优点。本发明还提出一种半导体结构形成方法。

Description

衬底表面钝化方法和半导体结构形成方法
技术领域
本发明涉及半导体制造领域,具体涉及一种衬底表面钝化方法和半导体结构形成方法。
背景技术
由于III-V族锑化物半导体材料自身的氧化层不稳定,不能直接采用自身的自然氧化层作为栅介质,而需要淀积其他介质层,如二氧化铪、三氧化二铝等。但是,直接淀积的介质层与衬底之间的界面特性很差,存在很大的界面态,影响后续制备的半导体器件的性能,如较大的栅漏电、较低的器件载流子迁移率等。因此,在淀积介质层之前,需要采用表面钝化工艺,对衬底表面进行钝化,改善其表面特性。传统上,通常采用碱性的硫化铵溶液对衬底表面进行硫钝化。但是,这种方法不能有效阻止衬底表面氧化,钝化后的衬底表面仍然存在一定的表面氧化层。
发明内容
本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的技术选择。
为此,本发明的一个目的在于提出一种钝化效果好的衬底表面钝化方法。
本发明的另一个目的在于提出一种界面钝化效果好的半导体结构形成方法。
根据本发明第一方面实施例的衬底表面钝化方法,可以包括以下步骤:A.提供衬底,所述衬底顶部表面为III-V族锑化物半导体材料;B.将所述衬底的顶部表面浸入中性或酸性的含硫离子溶液中。
根据本发明实施例的衬底表面钝化方法,可以有效去除衬底表面原有的氧化层并且进行钝化保护,当衬底上进一步淀积介质层后,有利于改善衬底与介质层之间的界面特性,进而改善半导体器件性能。本发明的方法具有工艺简单、简便易行的优点。
另外,本发明实施例的衬底表面钝化方法还可以具有如下附加技术特征:
在本发明一个实施例中,所述步骤A和步骤B之间还包括:对所述衬底的顶部表面进行清洗。
在本发明一个实施例中,进一步包括:在所述步骤B之后,用去离子水对所述衬底的顶部表面进行清洗。
在本发明一个实施例中,所述中性或酸性的含硫离子溶液的pH为4-7。
在本发明一个实施例中,所述中性或酸性的含硫离子溶液是通过硫化铵溶液、硫化氢溶液、硫化钠溶液中的一种或多种的组合与硫化氢溶液、稀盐酸、稀硫酸或稀氢氟酸中的一种或多种的组合混合配制得到的。
在本发明一个实施例中,所述浸入中性或酸性的含硫离子溶液的时间为1-30min。
在本发明一个实施例中,所述中性或酸性的含硫离子溶液的温度为10-50℃。
在本发明一个实施例中,所述III-V族锑化物半导体材料为GaSb、InxGa1-xSb、AlyGa1-ySb材料,其中,0≤x,y≤1。
根据本发明第二方面实施例的半导体结构形成方法,可以包括以下步骤:X.提供经本发明公开的任一种衬底表面钝化方法处理后的衬底;Y.在所述衬底之上形成介质层;Z.在所述介质层之上形成栅金属层。
根据本发明实施例的半导体结构形成方法,衬底表面经过了钝化处理,改善了衬底与介质层之间的界面特性,进而改善半导体器件性能。本发明的方法具有工艺简单、简便易行的优点。
另外,本发明实施例的半导体结构形成方法还可以具有如下附加技术特征:
在本发明的一个实施例中,所述介质层为氧化铍、二氧化铪、二氧化钛、二氧化硅、三氧化二铝或三氧化二镧。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是本发明实施例的半导体结构的形成方法的流程图;
图2为MOS电容的截面结构的高分辨率透射电子显微图像;
图3为GaSb表面的XPS Ga3d能谱图;
图4为GaSb表面的XPS Sb3d能谱图;
图5为MOS电容的Cg-Vg特性曲线图;和
图6为MOS结构的Jg-Vg特性曲线图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,需要理解的是,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
根据本发明第一方面实施例的衬底表面钝化方法,如图1所示,包括如下步骤:
A.提供衬底,衬底顶部表面为III-V族锑化物半导体材料。
具体地,III-V族锑化物半导体材料可以为GaSb、InxGa1-xSb、AlyGa1-ySb等材料,其中,0≤x,y≤1。
B.将衬底的顶部表面浸入中性或酸性的含硫离子溶液中。
具体地,可以将衬底的顶部表面(或者是整个衬底)浸入中性或酸性的含硫离子溶液中。浸泡钝化处理的一个目的在于使表面与硫形成化学键以钝化样品表面,改善器件界面特性,另一个目的是使衬底表面不容易被氧化。利用中性或酸性的含硫离子溶液进行钝化的原理如下:以MxN1-xSb衬底为例。在酸性硫化铵溶液中发生以下化学反应:MOy+H++S2-→MSy+H2O、NOz+H++S2-→NSz+H2O、SbOt+H++S2-→SbSt+H2O,使表面M-O、N-O、Sb-O有效减少,其中M、N可以为Ga、In、Al等元素。在普通硫化铵溶液中,由于是碱性环境,H+非常少,因此这个反应难以进行。而在酸性硫化铵溶液中进行钝化,有两点好处:(1)可以去除衬底顶部表面原有的氧化层;(2)可以在去除氧化层的过程中,同时进行硫钝化,从而确保样品表面不会重新形成氧化层。
根据本发明实施例的衬底表面钝化方法,可以有效去除衬底表面原有的氧化层并且进行钝化保护,当衬底上进一步淀积介质层后,有利于改善衬底与介质层之间的界面特性,进而改善半导体器件性能。本发明的方法具有工艺简单、简便易行的优点。
优选地,步骤A和步骤B之间还包括:对衬底的顶部表面进行清洗。
具体地,可以依次采用丙酮、乙醇、异丙醇冲洗,然后用盐酸、氢氟酸冲洗或浸泡,以去除衬底表面的油脂和自然氧化层,最后然后用高纯氮气吹干。值得注意的是,虽然在初步清洗的过程中,会用盐酸等溶液清洗掉表面的自然氧化层,但是初步清洗时表面的氧化层可能去除不干净,以及由于清洗后没有进行硫钝化,表面很容易重新形成氧化层,因此需要执行步骤B进行硫钝化处理。
优选地,在步骤B之后,进一步包括:用去离子水对衬底的顶部表面进行清洗。清洗之后有利于在衬底上进行后续半导体工艺。
优选地,中性或酸性的含硫离子溶液的pH为4-7。实验表明中性或酸性的中性或酸性的含硫离子溶液设在此pH范围内时钝化效果最好。
优选地,中性或酸性的含硫离子溶液是通过硫化铵溶液、硫化氢溶液、硫化钠溶液中的一种或多种的组合与硫化氢溶液、稀盐酸、稀硫酸或稀氢氟酸中的一种或多种的组合混合配制得到的。需要说明的是,合适浓度的单一的硫化氢溶液可也以稀释至pH=4,直接用作浸泡溶液。
优选地,浸入中性或酸性的硫化铵溶液的时间为1-30min。实验表明浸泡时间长度设在此时间范围内时钝化效果最好。
优选地,中性或酸性的硫化铵溶液的温度为10-50℃。实验表明中性或酸性的中性或酸性的含硫离子溶液设在此温度范围内时钝化效果最好。
根据本发明第二方面实施例的半导体结构形成方法,可以包括以下步骤:
X.提供经由本发明上述的任一种衬底表面钝化方法处理后的衬底。
Y.在衬底之上形成介质层。
具体地,可以通过CVD(化学气相沉积)、ALD(原子层淀积)、电子束蒸发、溅射等工艺在衬底之上形成氧化铍、二氧化铪、二氧化钛、二氧化硅、三氧化二铝或三氧化二镧的等介电常数较高的材料作为介质层。
Z.在介质层之上形成栅金属层。
具体地,可用通过电子束蒸发、溅射等工艺在介质层之上形成栅金属层。
根据本发明实施例的半导体结构形成方法,衬底表面经过了钝化处理,改善了衬底与介质层之间的界面特性,进而改善半导体器件性能。本发明的方法具有工艺简单、简便易行的优点。
为使本领域技术人员更好地理解本发明,下面阐述一个具体实施例。
首先,提供的衬底为掺Te的(100)面的n型GaSb晶圆,依次用丙酮、乙醇、丙乙醇、稀盐酸对GaSb衬底冲洗或浸泡后,用盐酸和硫化铵混合得到的酸性硫化铵溶液对GaSb衬底进行冲洗或浸泡15分钟。然后用去离子水冲洗表面并用氮气吹干。随后,用四双(乙基甲基氨)铪(TEMAH)和水作为前驱体,通过ALD沉积5nm厚的HfO2层。最后,蒸栅电极Al并图形化得到MOS电容。对该MOS电容的表征手段主要包括:A.用高分辨率原位X射线光电子能谱(XPS)分析研究叠层结构的成分和化学状态,B.用高分辨率透射电子显微镜观察MOS电容的截面结构和界面层厚度。C.用安捷伦B1500A半导体器件分析仪测量该MOS电容的电容-电压(Cg-Vg)特性曲线和漏电流密度-电压(Jg-Vg)特性曲线,分析其电学特性。
图2示出了用高分辨率透射电子显微镜观察MOS电容的截面结构。(a)是用普通的硫化铵溶液(碱性,pH=11)处理的样品,(b)是用酸性硫化铵溶液处理的样品。可见,在GaSb衬底与HfO2介质之间,图(a)用明显的中间层,约1-2纳米,图(b)相应位置的中间层减小了很多,约0.7nm。
图3示出了GaSb表面的XPSGa3d能谱图。(a)是用普通的硫化铵溶液(碱性,pH=11)处理的样品,(b)是用酸性硫化铵溶液处理的样品。可见,上述的中间层主要是Ga-O。处理后,Ga-O明显减少了。
图4示出了GaSb表面的XPS Sb3d能谱图。(a)是用普通的硫化铵溶液(碱性,pH=11)处理的样品,(b)是用酸性硫化铵溶液处理的样品。可见,Sb3d能谱图变化不大,再次说明上述的中间层主要是Ga-O而不是Sb-O。这主要是由于Sb-O的热稳定性差,GaSb表面的氧化物主要以Ga-O的形式存在。
图5示出了MOS电容的Cg-Vg特性曲线,(a)是用普通的硫化铵溶液(碱性,pH=11)处理的样品,(b)是用酸性硫化铵溶液处理的样品。可见,经过本发明的方法处理,CV频率弥散减小,说明界面态密度得到了有效的降低。
图6示出了MOS结构的Jg-Vg特性曲线。可见,经过本发明的方法处理,栅漏电减小。栅漏电减小,是由于界面态的降低,减小了界面缺陷导致的漏电成分。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种衬底表面钝化方法,其特征在于,包括以下步骤:
A.提供衬底,所述衬底顶部表面为III-V族锑化物半导体材料;
B.将所述衬底的顶部表面浸入中性或酸性的含硫离子溶液中。
2.如权利要求1所述的衬底表面钝化方法,其特征在于,所述步骤A和步骤B之间还包括:对所述衬底的顶部表面进行清洗。
3.如权利要求1所述的衬底表面钝化方法,其特征在于,进一步包括:在所述步骤B之后,用去离子水对所述衬底的顶部表面进行清洗。
4.如权利要求1所述的衬底表面钝化方法,其特征在于,所述中性或酸性的含硫离子溶液的pH为4-7。
5.如权利要求1所述的衬底表面钝化方法,其特征在于,所述中性或酸性的含硫离子溶液是通过硫化铵溶液、硫化氢溶液、硫化钠溶液中的一种或多种的组合与硫化氢溶液、稀盐酸、稀硫酸或稀氢氟酸中的一种或多种的组合混合配制得到的。
6.如权利要求1所述的衬底表面钝化方法,其特征在于,所述浸入中性或酸性的含硫离子溶液的时间为1-30min。
7.如权利要求1所述的衬底表面钝化方法,其特征在于,所述中性或酸性的含硫离子溶液的温度为10-50℃。
8.如权利要求1所述的衬底表面钝化方法,其特征在于,所述III-V族锑化物半导体材料为GaSb、InxGa1-xSb、AlyGa1-ySb材料,其中,0≤x,y≤1。
9.一种半导体结构形成方法,其特征在于,包括以下步骤:
X.提供经权利要求1-8中任一项所述的衬底表面钝化方法处理后的衬底;
Y.在所述衬底之上形成介质层;
Z.在所述介质层之上形成栅金属层。
10.如权利要求9所述的半导体结构形成方法,其特征在于,所述介质层为氧化铍、二氧化铪、二氧化钛、二氧化硅、三氧化二铝或三氧化二镧。
CN201310535651.6A 2013-11-01 2013-11-01 衬底表面钝化方法和半导体结构形成方法 Pending CN103578957A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310535651.6A CN103578957A (zh) 2013-11-01 2013-11-01 衬底表面钝化方法和半导体结构形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310535651.6A CN103578957A (zh) 2013-11-01 2013-11-01 衬底表面钝化方法和半导体结构形成方法

Publications (1)

Publication Number Publication Date
CN103578957A true CN103578957A (zh) 2014-02-12

Family

ID=50050478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310535651.6A Pending CN103578957A (zh) 2013-11-01 2013-11-01 衬底表面钝化方法和半导体结构形成方法

Country Status (1)

Country Link
CN (1) CN103578957A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105070655A (zh) * 2015-07-15 2015-11-18 中国电子科技集团公司第四十六研究所 一种锑化镓单晶片的钝化方法
CN106783616A (zh) * 2016-11-24 2017-05-31 清华大学 半导体结构以及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0491435A (ja) * 1990-08-01 1992-03-24 Sumitomo Electric Ind Ltd Mis構造電極の形成方法
CN1241019A (zh) * 1998-07-01 2000-01-12 中国科学技术大学 一种ⅲa-ⅴa族化合物半导体表面硫钝化方法
CN1649104A (zh) * 2004-12-17 2005-08-03 中国科学院上海微系统与信息技术研究所 锑化物及其器件的表面钝化方法
CN102163620A (zh) * 2010-02-10 2011-08-24 台湾积体电路制造股份有限公司 n沟道晶体管及反相器电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0491435A (ja) * 1990-08-01 1992-03-24 Sumitomo Electric Ind Ltd Mis構造電極の形成方法
CN1241019A (zh) * 1998-07-01 2000-01-12 中国科学技术大学 一种ⅲa-ⅴa族化合物半导体表面硫钝化方法
CN1649104A (zh) * 2004-12-17 2005-08-03 中国科学院上海微系统与信息技术研究所 锑化物及其器件的表面钝化方法
CN102163620A (zh) * 2010-02-10 2011-08-24 台湾积体电路制造股份有限公司 n沟道晶体管及反相器电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A. SALESSE ET AL: "Surface passivation of GaInAsSb photodiodes with thioacetamide", 《PHYS. STAT. SOL. 》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105070655A (zh) * 2015-07-15 2015-11-18 中国电子科技集团公司第四十六研究所 一种锑化镓单晶片的钝化方法
CN106783616A (zh) * 2016-11-24 2017-05-31 清华大学 半导体结构以及制备方法
CN106783616B (zh) * 2016-11-24 2020-09-08 清华大学 半导体结构以及制备方法

Similar Documents

Publication Publication Date Title
KR101849029B1 (ko) 금속 플로팅 게이트 복합 3d nand 메모리 디바이스 및 연관된 방법
JP5455518B2 (ja) 非シリコンチャネルmosデバイス中のフェルミレベルピンニングの低減方法
CN103464415B (zh) 太阳能单晶硅片清洗液及清洗方法
CN101692463B (zh) 一种混合纳米晶存储器的电容结构及其制备方法
US9831084B2 (en) Hydroxyl group termination for nucleation of a dielectric metallic oxide
CN101838812A (zh) 一种清洗钝化Ge衬底表面的方法
CN103451611B (zh) 适用于栅介质层的低漏电流HfO2薄膜的制备方法
CN103578957A (zh) 衬底表面钝化方法和半导体结构形成方法
CN103151255B (zh) 一种半导体栅结构及其形成方法
CN102024707B (zh) 一种GaAs基MOS器件的制备方法
Kim et al. Oxygen scavenging of HfZrO 2-based capacitors for improving ferroelectric properties
CN104568529B (zh) Sem样品的制备方法
CN102381718B (zh) 一种钝化剂及采用该钝化剂对锗基器件表面预处理的方法
KR101455263B1 (ko) 기판의 산화물 제거 방법 및 이를 이용한 반도체 소자 제조 방법
CN104966673A (zh) 一种改善Al2O3/InP MOS电容界面特性及漏电特性的界面钝化方法
US20130099330A1 (en) Controllable Undercut Etching of Tin Metal Gate Using DSP+
Sioncke et al. Passivation challenges with Ge and III/V devices
CN107910373A (zh) 制造半导体装置的方法
Gan et al. Thin film transistors with anodic gate dielectrics and chemical bath deposited active layers
CN103824771A (zh) 栅氧化层的形成方法
CN103943476B (zh) 半导体栅堆叠结构及其形成方法
CN103165433B (zh) 一种半导体栅结构及其形成方法
CN205177850U (zh) 一种锗基mos器件
CN102569070B (zh) 一种mis电容的制作方法
CN103928306B (zh) 双金属栅极结构的形成方法及cmos晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140212

RJ01 Rejection of invention patent application after publication