CN102446700B - 一种改善硅衬底的方法 - Google Patents
一种改善硅衬底的方法 Download PDFInfo
- Publication number
- CN102446700B CN102446700B CN201010502043.1A CN201010502043A CN102446700B CN 102446700 B CN102446700 B CN 102446700B CN 201010502043 A CN201010502043 A CN 201010502043A CN 102446700 B CN102446700 B CN 102446700B
- Authority
- CN
- China
- Prior art keywords
- silicon substrate
- metal ion
- desired depth
- silicate
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提出了一种改善硅衬底的方法，该方法包括如下步骤：提供硅衬底；在所述硅衬底上形成硅酸盐，其中，所述硅酸盐中的金属离子在所述硅衬底中的预定深度具有最大浓度，所述金属离子的浓度随着与所述预定深度的距离增大而逐渐减小；刻蚀所述硅酸盐并停止在所述预定深度所在平面或接近所述预定深度所在平面。本发明还提供了由上述方法形成的硅衬底。本发明的实施例适用于半导体器件制造中的衬底工艺。
Description
技术领域
本发明涉及半导体设计及其制造领域，特别涉及一种改善硅衬底的方法。
背景技术
随着半导体行业的发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。相应地，为了提高MOSFET(金属氧化物半导体场效应晶体管)器件的性能需要，提出了一种通过金属硅化物作为界面层来提高栅介质层的介电常数，金属硅化物，例如Hf、Zr或者La等的硅化物具有高介电常数、高电子迁移率和高热稳定性的特点，因此非常适于作为半导体器件的界面层。但是由于在金属硅化物的形成过程中很难控制和调节金属掺杂剂的浓度，其不能够获得设计所需的界面层。
因此需要提出一种新的方法及其半导体器件，能够形成具有特定离子注入能量和剂量的硅衬底，来提高介电常数和载流子迁移率以及改善器件的热稳定性。
发明内容
本发明旨在解决上述技术问题之一，特别是提出一种改善硅衬底的方法，通过将特定能量和剂量的离子注入硅衬底，以提高硅衬底的介电常数和载流子迁移率，以及改善器件的热稳定性。
根据本发明的一个方面，提出了一种改善硅衬底的方法，包括：提供硅衬底；在所述硅衬底上形成硅酸盐(silicate)，其中，所述硅酸盐中的金属离子在所述硅衬底中的预定深度具有最大浓度，所述金属离子的浓度随着与所述预定深度的距离增大而逐渐减小；刻蚀所述硅酸盐并停止在所述预定深度所在平面或接近所述预定深度所在平面。
可选地，在所述硅衬底上形成硅酸盐的方法包括：对所述硅衬底进行金属离子注入，其中，在注入深度上的所述金属离子浓度在所述硅衬底中的预定深度具有最大浓度，所述金属离子的浓度随着与所述预定深度的距离增大而逐渐减小；对所述硅衬底进行氧化，以形成包含所述金属离子的硅酸盐。优选地，对所述硅衬底进行金属离子注入时，在注入深度上的金属离子浓度具有高斯分布。
可选地，在所述硅衬底上形成硅酸盐的方法包括：在所述硅衬底上形成氧化硅；对所述氧化硅和硅衬底进行金属离子注入，以使所述氧化硅形成硅酸盐，其中，所述金属离子在所述氧化硅和硅衬底中的预定深度具有最大浓度，所述金属离子的浓度随着与所述预定深度的距离增大而逐渐减小；其中，所述预定深度位于或接近于硅衬底和氧化硅的界面处。优选地，在对所述氧化硅和硅衬底进行金属离子注入时，所述金属离子的浓度在所述氧化硅和硅衬底中具有高斯分布，高斯分布的峰值位于所述预定深度。
优选地，所述金属离子包括Hf、Zr、La、Ti和Ta之一或其组合；所述硅酸盐包括HfSiO、ZrSiO、LaSiO、TiSiO和TaSiO之一或其组合。
可选地，所述刻蚀所述硅酸盐的方法包括：采用TMAH或KOH湿法刻蚀所述硅酸盐。
优选地，在上述方案中，在深度上所述硅酸盐中的金属离子的浓度具有高斯分布，高斯分布的峰值位于所述预定深度。在本发明的实施例中，所述接近所述预定深度所在平面具体为：与所述峰值所在平面的距离小于等于0.7σ，σ为高斯分布的标准偏差。
根据本发明的另一方面，提供了一种硅衬底，包括分布于所述硅衬底上的金属离子，其中，在所述硅衬底表面上的金属离子具有最大或接近最大的浓度分布。
优选地，所述金属离子包括Hf、Zr、La、Ti和Ta之一或其组合。所述金属离子以硅酸盐的形式存在，所述硅酸盐可以包括HfSiO、ZrSiO、LaSiO、TiSiO和TaSiO之一或其组合。
可选地，在所述硅衬底上可以进一步包括栅堆叠和源/漏区，所述栅堆叠位于所述硅衬底上，所述源/漏区位于所述栅堆叠的两侧且至少部分嵌入所述半导体衬底中。
优选地，衬底上的金属离子浓度具有高斯分布，从所述衬底的表面开始按照高斯分布中的峰值或接近峰值处向同一个方向变化。其中，所述接近峰值具体为：与所述峰值所在平面的距离小于等于0.7σ，σ为高斯分布的标准偏差。
本发明的实施例通过金属离子注入在硅衬底上形成硅酸盐，并且控制金属离子注入的方式使得硅酸盐中金属离子的浓度分布为：在所述硅衬底中的预定深度具有最大浓度，所述金属离子的浓度随着与所述预定深度的距离增大而逐渐减小，金属离子的浓度分布优选具有高斯分布，进一步刻蚀硅衬底表面上的硅酸盐，得到了表面具有最大或接近最大浓度的硅衬底，从而能够利用硅酸盐具有的高介电常数、高载流子电子迁移率和热稳定性的，同时能够很好地控制和调节金属掺杂剂的浓度。
附图说明
图1示出了根据本发明的第一实施例的改善硅衬底的方法的流程图；
图2-6示出了根据本发明的第一实施例的晶体管器件的各个制造阶段的横截面视图；
图7示出了根据本发明的第二实施例的改善硅衬底的方法的流程图；
图8-10示出了根据本发明的第二实施例的晶体管器件的各个制造阶段的横截面视图；以及
图11A示出了在进行离子注入时离子浓度随距表面深度的变化而变化的关系图；
图11B示出了高斯分布的特征曲线图；
图12示出了进行刻蚀后离子浓度随距表面深度的变化而变化的关系图。
具体实施方式
本发明通常涉及一种改善硅衬底的方法以及由此方法得到的硅衬底，尤其涉及一种通过离子注入硅衬底来改善硅衬底的方法以及由此方法得到的硅衬底，从而形成具有特定的离子注入能量和剂量的硅衬底，来提高介电常数和载流子迁移率以及改善器件的热稳定性。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
第一实施例
根据本发明的第一实施例，参考图1，图1示出了根据本发明的第一实施例改善硅衬底的方法的流程图。如图1所示，本发明的改善硅衬底的方法起始于步骤101，首先提供衬底200，例如硅衬底。此外，衬底200可以可选地包括外延层，可以被应力改变以增强性能，可以根据需要为p型或n型掺杂，以及可以包括绝缘体上半导体结构。
随后在步骤102中，在所述硅衬底200中进行金属离子注入，以使得在深度方向上的离子浓度具有如下特点：在所述硅衬底中的预定深度具有最大浓度，所述金属离子的浓度随着与所述预定深度的距离增大而逐渐减小，如图2、图3所示，其中，图中实心圆代表最大离子浓度，空心圆代表较小离子浓度，以下相关各图均相同，但仅以此示例，并不用以限制本发明。离子注入的元素包括：Hf、Zr、La、Ti和Ta之一或其组合。离子注入能量和剂量完全可以根据实际需要来选择。所述离子浓度分布是由离子注入的剂量、能量以及工艺条件决定的。在离子注入时，优选地，离子注入浓度与距器件表面的深度之间的关系符合高斯分布，这可以通过图11A来表示，即离子注入浓度的峰值出现在距衬底表面某一特定深度的地方，而接近衬底表面处和距衬底表面深度更大的地方将有更低的离子浓度。高斯分布的峰值出现在所述特定深度处。
而后在步骤103，如图4所示，对所述硅衬底200进行氧化，以反应形成硅酸盐。氧化的方法可以采用热氧化或其他方法。由于注入的金属离子浓度具有高斯分布的特点，因而形成的硅酸盐中的金属离子分布也具有高斯分布的特点。而后在步骤104，进行刻蚀以去除所述硅酸盐并停止在离子注入浓度的高斯分布的峰值或接近峰值所在离子注入浓度最高或接近最高的平面上(该平面与衬底表面平行)，如果离子注入浓度具有高斯分布，则所述刻蚀停止于高斯分布的峰值所述平面或接近峰值所在平面，如图5所示。需指出的是，接近高斯分布的峰值通常可以认为是与峰值所在平面的距离小于等于0.7σ，优选地为0.5σ，更优选为0.3σ，再优选为0.1σ，其中σ为浓度的高斯分布数据的标准偏差，图11B示出了标准高斯分布曲线，从中可以看出本发明的实施例优选的接近高斯分布的峰值的示意。
可以采用干法刻蚀或者湿法刻蚀，湿法蚀刻工艺例如可以采用TMAH(四甲基氢氧化铵)、KOH(氢氧化钾)或者其他合适的蚀刻剂溶液。这样，就形成了在表面具有高离子浓度的半导体衬底，离子注入的浓度与其距器件表面的深度之间的关系如图12所示。根据离子注入的上述特点，本发明可以很好地控制离子注入的能量和剂量，以便控制离子注入浓度，并形成在表面具有高离子浓度的半导体衬底。
此外，根据本发明的第一实施例，可以继续进行后续加工工艺，在半导体衬底上形成半导体器件，如图6所示，所述半导体器件具有硅衬底200上方的栅堆叠202；以及在栅堆叠202两侧的硅衬底中的源/漏区207。所述半导体器件可以通过本领域公知的加工工艺及其可替代的加工工艺形成，这些均不作为对本发明的限制。
第二实施例
下面将仅就第二实施例区别于第一实施例的方面进行阐述。未描述的部分应当认为与第一实施例采用了相同的步骤、方法或者工艺来进行，因此在此不再赘述。
为了形成表面具有较高或最高离子注入浓度的衬底，也可以替代地采用如下的形成方法。如图7所示，示出了根据本发明的第二实施例改善硅衬底的方法的流程图。步骤201，提供硅衬底200，衬底200包括位于晶体结构中的硅衬底(例如晶片)。此外，衬底200可以可选地包括外延层，可以被应力改变以增强性能，可以根据需要被n型或p型掺杂，以及可以包括绝缘体上硅(SOI)结构。而后，在步骤202，如图8所示，在所述硅衬底200上形成氧化硅层201，可以通过热氧化或其他淀积等方法形成，例如可以是CVD、PVD、PLD、ALD、PEALD或其他适合的工艺形成。
随后在步骤203，如图9所示，对所述氧化硅层201和硅衬底200进行金属离子注入，离子注入的元素包括：Hf、Zr、La、Ti和Ta之一或其组合。离子浓度分布是由离子注入的工艺参数决定的，可以通过计算并控制注入参数使得离子浓度的峰值出现在衬底与氧化硅的界面处或者是接近该界面处，并且在该界面之上或之下，随着与该界面距离的增大，离子浓度逐渐减小。优选地，离子注入的浓度与距器件表面的深度之间的关系符合高斯分布，如图11A所示，即离子注入浓度的峰值出现在距器件表面一特定深度的地方，而接近器件表面处和距器件表面更远的地方将有更低的离子浓度。在引入氧化硅层201的情况下，可以控制氧化硅的厚度以及离子注入的能量，以使在硅衬底和氧化硅层的界面处基本达到离子浓度峰值。其中，接近氧化层和硅衬底的界面处的含义是：所述界面与高斯分布的峰值之间的距离小于等于0.7σ，优选为0.5σ，更优选为0.3σ，再优选为0.1σ，其中σ为高斯分布数据的标准偏差。
随后在步骤204，进行刻蚀以去除所述氧化硅层201，如图10所示，并停止在硅衬底200上。可以采用干法刻蚀或者湿法刻蚀，湿蚀刻工艺包括采用四甲基氢氧化铵(TMAH)、KOH或者其他合适蚀的刻剂溶液。这样，就形成了在表面具有高离子浓度的半导体衬底，其离子注入的浓度与距器件表面的距离之间的关系如图12所示。根据离子注入的上述特点，本发明可以很好地控制离子注入的能量和剂量，以便控制离子注入浓度，并形成在表面具有高离子浓度的半导体衬底。
如图5所示，为根据本发明的实施例得到的一种硅衬底200，包括分布于所述硅衬底200上的金属离子，其中，在所述硅衬底200表面上的金属离子具有最大或接近最大的浓度分布。
其中，所述金属离子可以包括Hf、Zr、La、Ti和Ta之一或其组合。所述金属离子可以以硅酸盐的形式存在，所述硅酸盐包括HfSiO、ZrSiO、LaSiO、TiSiO和TaSiO之一或其组合。
优选地，衬底200上的金属离子浓度具有高斯分布，从所述衬底200的表面开始按照高斯分布中的峰值或接近峰值处向同一个方向变化。所述接近峰值具体为：与所述峰值所在平面的距离小于等于0.7σ，σ为高斯分布的标准偏差。
如图6所示，在所述硅衬底200上可以进一步包括栅堆叠202和源/漏区207，所述栅堆叠202位于所述硅衬底200上，所述源/漏区207位于所述栅堆叠的两侧且至少部分嵌入所述半导体衬底中。
由此本发明能够利用硅酸盐具有高介电常数、高电子迁移率和高热稳定性的特点，提高半导体器件的性能，同时能够很好地控制和调节金属掺杂剂的浓度。
虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
Claims (10)
1.一种改善硅衬底的方法，包括：
提供硅衬底；
在所述硅衬底上形成硅酸盐，其中，所述硅酸盐中的金属离子在所述硅衬底中的预定深度具有最大浓度，所述金属离子的浓度随着与所述预定深度的距离增大而逐渐减小；
刻蚀所述硅酸盐并停止在所述预定深度所在平面或接近所述预定深度所在平面。
2.根据权利要求1所述的方法，其中，在所述硅衬底上形成硅酸盐的方法包括：
对所述硅衬底进行金属离子注入，其中，在注入深度上的所述金属离子浓度在所述硅衬底中的预定深度具有最大浓度，所述金属离子的浓度随着与所述预定深度的距离增大而逐渐减小；
对所述硅衬底进行氧化，以形成包含所述金属离子的硅酸盐。
3.根据权利要求2所述的方法，其中，在对所述硅衬底注入金属离子时，在深度上所述金属离子浓度具有高斯分布，高斯分布的峰值位于所述预定深度。
4.根据权利要求1所述的方法，其中，在所述硅衬底上形成硅酸盐的方法包括：
在所述硅衬底上形成氧化硅；
对所述氧化硅和硅衬底进行金属离子注入，以使所述氧化硅形成硅酸盐，其中，所述金属离子在所述氧化硅和硅衬底中的预定深度具有最大浓度，所述金属离子的浓度随着与所述预定深度的距离增大而逐渐减小；
其中，所述预定深度位于或接近于硅衬底和氧化硅的界面处。
5.根据权利要求4所述的方法，其中，在对所述氧化硅和硅衬底进行金属离子注入时，其中，所述金属离子的浓度在所述氧化硅和硅衬底中具有高斯分布，高斯分布的峰值位于所述预定深度。
6.根据权利要求1所述的方法，其中，所述金属离子包括Hf、Zr、La、Ti和Ta之一或其组合。
7.根据权利要求1所述的方法，其中，所述硅酸盐包括HfSiO、ZrSiO、LaSiO、TiSiO和TaSiO之一或其组合。
8.根据权利要求1所述的方法，其中，所述刻蚀所述硅酸盐的方法包括：采用TMAH或KOH湿法刻蚀所述硅酸盐。
9.根据权利要求1至8中任一项所述的方法，其中，在深度上所述硅酸盐中的金属离子的浓度具有高斯分布，高斯分布的峰值位于所述预定深度。
10.根据权利要求9所述的方法，其中，所述接近所述预定深度所在平面具体为：与所述峰值所在平面的距离小于等于0.7σ，σ为高斯分布的标准偏差。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010502043.1A CN102446700B (zh) | 2010-09-30 | 2010-09-30 | 一种改善硅衬底的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010502043.1A CN102446700B (zh) | 2010-09-30 | 2010-09-30 | 一种改善硅衬底的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102446700A CN102446700A (zh) | 2012-05-09 |
| CN102446700B true CN102446700B (zh) | 2015-11-11 |
Family
ID=46009104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010502043.1A Active CN102446700B (zh) | 2010-09-30 | 2010-09-30 | 一种改善硅衬底的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102446700B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876448A (zh) * | 2017-01-17 | 2017-06-20 | 中国工程物理研究院电子工程研究所 | 一种基于钛掺杂的高质量氧化硅薄膜及其制备方法 |
| CN108933146A (zh) * | 2018-06-29 | 2018-12-04 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法、液晶显示装置 |
| CN110006727A (zh) * | 2019-04-10 | 2019-07-12 | 深圳市锐骏半导体股份有限公司 | 一种离子注入机稳定性的监控方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003019643A1 (fr) * | 2001-08-23 | 2003-03-06 | Nec Corporation | Dispositif semi-conducteur comportant un film isolant presentant une permittivite elevee et son procede de production |
| US6703277B1 (en) * | 2002-04-08 | 2004-03-09 | Advanced Micro Devices, Inc. | Reducing agent for high-K gate dielectric parasitic interfacial layer |
| CN1655362A (zh) * | 2004-01-29 | 2005-08-17 | 三星电子株式会社 | 用于半导体器件的电介质层及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004165225A (ja) * | 2002-11-08 | 2004-06-10 | Sony Corp | 半導体基板の製造方法、固体撮像装置の製造方法及び固体撮像装置用の選別方法 |
-
2010
- 2010-09-30 CN CN201010502043.1A patent/CN102446700B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003019643A1 (fr) * | 2001-08-23 | 2003-03-06 | Nec Corporation | Dispositif semi-conducteur comportant un film isolant presentant une permittivite elevee et son procede de production |
| US6703277B1 (en) * | 2002-04-08 | 2004-03-09 | Advanced Micro Devices, Inc. | Reducing agent for high-K gate dielectric parasitic interfacial layer |
| CN1655362A (zh) * | 2004-01-29 | 2005-08-17 | 三星电子株式会社 | 用于半导体器件的电介质层及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102446700A (zh) | 2012-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8329566B2 (en) | Method of manufacturing a high-performance semiconductor device | |
| US8541280B2 (en) | Semiconductor structure and method for manufacturing the same | |
| US9006835B2 (en) | Transistor with embedded Si/Ge material having reduced offset and superior uniformity | |
| CN103378008B (zh) | 双金属栅极cmos器件及其制造方法 | |
| CN104916542B (zh) | 半导体器件的结构及其制造方法 | |
| Mertens et al. | Si-cap-free SiGe p-channel FinFETs and gate-all-around transistors in a replacement metal gate process: Interface trap density reduction and performance improvement by high-pressure deuterium anneal | |
| CN102117750A (zh) | Mosfet结构及其制作方法 | |
| CN102456739A (zh) | 半导体结构及其形成方法 | |
| US8828834B2 (en) | Methods of tailoring work function of semiconductor devices with high-k/metal layer gate structures by performing a fluorine implant process | |
| US20150011056A1 (en) | Variation Resistant MOSFETs with Superior Epitaxial Properties | |
| CN102956454A (zh) | 一种半导体结构及其制造方法 | |
| US8501601B2 (en) | Drive current increase in field effect transistors by asymmetric concentration profile of alloy species of a channel semiconductor alloy | |
| CN102339752A (zh) | 一种基于栅极替代工艺的制造半导体器件的方法 | |
| CN103632973A (zh) | 半导体器件及其制造方法 | |
| CN103489779B (zh) | 半导体结构及其制造方法 | |
| CN103137475B (zh) | 一种半导体结构及其制造方法 | |
| CN103094120A (zh) | 一种半导体结构的制造方法 | |
| CN104576382A (zh) | 一种非对称FinFET结构及其制造方法 | |
| CN102446700B (zh) | 一种改善硅衬底的方法 | |
| CN103811349A (zh) | 半导体结构及其制造方法 | |
| CN103943502B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US20130032877A1 (en) | N-channel transistor comprising a high-k metal gate electrode structure and a reduced series resistance by epitaxially formed semiconductor material in the drain and source areas | |
| CN104752205B (zh) | 半导体器件及其形成方法 | |
| CN103531540B (zh) | 半导体器件制造方法 | |
| CN103377930B (zh) | 半导体结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: No. 3, North Tu Cheng West Road, Chaoyang District, Beijing Co-patentee after: BEIJING NAURA MICROELECTRONICS EQUIPMENT Co.,Ltd. Patentee after: Institute of Microelectronics, Chinese Academy of Sciences Address before: No. 3, North Tu Cheng West Road, Chaoyang District, Beijing Co-patentee before: BEIJING NMC Co.,Ltd. Patentee before: Institute of Microelectronics, Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190215 Address after: 100176 No. 8 Wenchang Avenue, Daxing Economic and Technological Development Zone, Beijing Patentee after: BEIJING NAURA MICROELECTRONICS EQUIPMENT Co.,Ltd. Address before: No. 3, North Tu Cheng West Road, Chaoyang District, Beijing Co-patentee before: BEIJING NAURA MICROELECTRONICS EQUIPMENT Co.,Ltd. Patentee before: Institute of Microelectronics, Chinese Academy of Sciences |