DE69316628T2

DE69316628T2 - Flüchtige Speicherzelle

Info

Publication number: DE69316628T2
Application number: DE69316628T
Authority: DE
Inventors: Alexander Kalnitsky
Original assignee: SGS Thomson Microelectronics Inc
Current assignee: STMicroelectronics lnc USA
Priority date: 1993-11-29
Filing date: 1993-11-29
Publication date: 1998-05-07
Anticipated expiration: 2013-11-30
Also published as: JPH10154758A; JP2770759B2; EP0655788B1; JPH07211797A; JP2998728B2; EP0655788A1; US5633178A; DE69316628D1; US5608250A

Description

Flüchtige Speicherzelle

Die Erfindung bezieht sich auf eine Halbleiteranordnung und näherhin auf eine mit einem Metall-Isolator-Halbleiter- Gebilde ausgeführte flüchtige Halbleiter-Speichervorrichtung.
Man kennt zwei Grundtypen von Halbleiterspeichern, den als flüchtige Speicher und den als nicht-flüchtige oder permanente Speicher bekannten Typ. Bei den flüchtigen Speichern gehen die gespeicherten Daten verloren, sobald die Stromversorgung von der Halbleiteranordnung abgeschaltet ist. Nicht-flüchtige oder permanente Speicher halten die gespeicherten Daten über ausgedehnte Zeitperioden nach der Abschaltung der Stromversorgung der Vorrichtung aufrecht.
In einer Computerarchitektur werden nicht-flüchtige oder permanente Speicher zur Langzeitspeicherung von Programmen und Daten verwendet, die sich selten oder nie ändern; flüchtige Speichervorrichtungen werden für die Kurzzeitspeicherung von Programminstruktionen und Daten während der Ausführung eines Programms verwendet.
Die bekannten flüchtigen Speichervorrichtungen können weiter in zwei Kategorien unterteilt werden. Ein statischer Speicher mit wahlfreiem Zugriff (SRAM, Static Random Access Memory) besteht aus verriegelten Flip-Flops, deren jedes jeweils ein Datenbit festhält, solange die Stromversorgung aufrechterhalten wird. In dynamischen Speichern mit wahlfreiem Zugriff (DRAM, Dynamic Random Access Memory) besteht jeweils jede Speicherzelle aus einem Transistor und einem Kondensator.
Fig. 1 zeigt schematisch den Aufbau einer typischen DRAM- Zelle; darin stellt C den Kondensator zur Ladungsspeicherung und T den Transistor dar, welcher für den Ladungstransport zu dem Kondensator dient und auch, bei Betrieb unter unterschiedlichen Vorspannungsbedingungen, zum Lesen des geladenen oder ungeladenen Zustands des Kondensators. Das Datenbit ist als Ladung in dem Kondensator gespeichert und klingt, infolge des Kondensator-Leckstroms, mit der Zeit ab. Daher muß jedes Datenbit in einer DRAM-Vorrichtung periodisch aufgefrischt werden, bevor es unwiederbringlich abgeklungen ist.
Die bekannten DRAM-Zellen sind auch störanfällig bezüglich einfallender ionisierender Strahlung. Derartige Strahlung kann ihren Ursprung in der Atmosphäre in Form kosmischer Strahlung, in der betriebsmißigen Umgebung der Speichervorrichtung, oder sogar in den zur Kapselung der Speichervorrichtung verwendeten Verpackungsmaterialien haben. Beim Auftreffen eines Teilchens oder Strahls einfallender Strahlung auf die Speichervorrichtung kann sie durch Bildung von Elektron/Löcher-Paaren in der dielektrischen oder der Substratschicht das Auftreten eines zeitweiligen Leitungspfades verursachen. Dieser Leiterpfad kann entweder die dielektrische Schicht des Ladungsspeicherkondensators oder einen P-N-übergang unterhalb dem Ladungsspeicherkondensator durchbrechen und in beiden Fällen zu einem Ladungsverlust und damit einem Verlust gespeicherter Daten führen.
In bekannten nicht-flüchtigen, permanenten Speichervorrichtungen wird eine Ladung unmittelbar über den Kanalbereichen von Feldeffekt-Transistoren mit isoliertem Gate (IGFETs) gespeichert, was eine Veränderung der Leitfähigkeit des IGFET ergibt. Dies kann auch als eine Veränderung der Schwellspannung des Transistors betrachtet werden. Ein derartiges Phänomen findet erfolgreich Anwendung bei der Herstellung bestimmter Speichervorrichtungen des Langzeit- Speichertyps. Ein frei flotierendes Gate aus einem Leitermaterial wie beispielsweise polykristallinem Silizium, das vollständig in dielektrische Schichten eingebettet ist, kann zum Festhalten von Ladung, die durch Tunneleffekt durch die umgebenden dielektrischen Schichten hindurch zugeführt wird, dienen.
Bekannt ist ferner (vgl. US-Patentschrift 4 868 618 des gleichen Erfinders) eine Langzeit-Speichervorrichtung unter Anwendung von Ladungsspeicherung oberhalb den Kanalbereichen von IGFETs in Elektronenfallen bzw. -haftstellen. Derartige Elektronenfallen werden absichtlich in das Dielektrikum eingeführt, in einem Abstand von wenigstens 7 nm von der Halbleiter/Dielektrikum-Grenzfläche (in Sp. 3, Zeilen 43 bis 47 der US-Patentschrift 4 868 618 ist angegeben, daß die höchste lonenkonzentration nicht direkt an der Grenzfläche angrenzt und daß ein Abstand von mehr als 7 nm erstrebt wird). Derartige, in der dielektrischen Schicht vergrabene Fallen haben eine lange Speicherzeit.
Die Europäische Patentanmeldung 0 451 389 beschreibt eine nicht-flüchtige Speicherzelle, die durch Implantation von Gruppe IV-Ionen in eine Gate-Isolierschicht eines Feldeffekt-Transistors mit isoliertem Gate (IGFET) hergestellt ist, wodurch Ladungsfallen mit einem in einem Abstand zwischen 0 nm und 25 nm von der Halbleiter/Dielektrikum-Grenzfläche auftretenden Dichtemaximum gebildet werden. Durch Anlegen hoher Spannungen zur Füllung der Ladungsfallen in der Gate-Isolierschicht erhält man Halte- bzw. Speicherzeiten von Monaten oder Jahren.
Die zuvor beschriebenen flüchtigen Speicherzellen haben den Vorteil, daß sie wesentlich raschere Schreib- und Lesezeiten als nicht-flüchtige Speicher besitzen. Sie eignen sich daher zur Verwendung während der Ausführung von Computerprogrammen, wo ein schneller Kurzzeit-Speicher erforderlich ist.
Nicht-flüchtige, permanente Speicher eignen sich zur Langzeit-Speicherung von Daten, die sich selten oder nie ändern, da sie ihre Daten auch nach Stromabschaltung von dem Chip behalten, jedoch sind sie nur sehr langsam programmierbar.
Somit werden sowohl flüchtige wie nicht-flüchtige Speicher in den meisten Computeranwendungen benötigt, jedoch ist der flüchtige Speicher ein bedeutsamerer Faktor bei der Bestimmung der Arbeitsgeschwindigkeit eines Programms.
Von den beiden bekannten Arten flüchtiger Speicher hat der SRAM-Speicher die Vorteile, daß keine Auffrischung der Daten in dem Speicher erforderlich ist, was zu einer einfacheren Schaltungsauslegung führt. Die Speicherzyklusdauer eines SRAM kann um 10 ns betragen. Dies ist wesentlich schneller als die Zyklusdauer für DRAM-Speicher.
Die Auffrischung der in einer DRAM-Schaltung enthaltenen Daten muß typischerweise alle wenige Millisekunden erfolgen und bedingt einen weitaus komplizierteren Schaltungsaufbau als bei Schaltungen auf SRAM-Basis.
Diese scheinbaren Nachteile werden jedoch, wenigstens für hinreichend komplexe Schaltungen mit einem Bedarf an großer Speicherkapazität, durch die Tatsache aufgewogen, daß DRAM- Zellen billiger herzustellen sind und wesentlich weniger Halbleiter-Oberfläche als SRAM-Zellen einnehmen, derart, daß man mehr Zellen pro Chip erhält. 1980 haben P. Horowitz und W. Hill geschätzt, daß DRAM-Technik die 8-fache Speicherkapazität je Einheitspreis einer zeitgenössischen SRAM-Zelle ergab.
Zwar ist ein Hauptvorteil von flüchtigen DRAM-Speicherzellen ihr wesentlich kleinerer Oberflächenbereich, jedoch gelangt man an eine Grenze der möglichen Abmessungsverringerung einer derartigen Zelle durch die physische Abmessung des Kondensators, wie sie für die Aufnahme ausreichender Ladung für Speicherzwecke erforderlich ist, zuzüglich dem für die Zwischenverbindung zwischen dem Transistor und dem Kondensator erforderlichen Flächenbedarf.
Die bisher bekannten Speicherzellen nach dem Prinzip der Ladungsspeicherung über dem Kanal eines Transistors eignen sich nur für Langzeit-Speichervorrichtungen, wegen der zur Ladung oder Entladung des flotierenden Gate oder der vergrabenen Fallen erforderlichen erhöhten Spannungen und verhältnismäßig langen Zeiten. Derartige Speicherzellen haben Schreibzyklusdauern in der Größenordnung von Hunderten von Mikrosekunden und sind daher für schnelle Kurzzeit-Datenspeicherung nicht brauchbar.
Ein Ziel der vorliegenden Erfindung ist die Schaffung einer flüchtigen Speicherzelle von wesentlich kleinerer Abmessung als bisher möglich.
Ein weiteres Ziel der vorliegenden Erfindung ist die Schaffung einer flüchtigen Speicherzelle, welche keinen gesonderten Kondensator benötigt.
Ein weiteres Ziel der vorliegenden Erfindung ist die Schaffung einer Speicherzelle, die mit Spannungen, die nicht höher als normale Betriebsspannungen sind, und in einer Zeit, die mit der für bekannte DRAM-Zellen erforderlichen Zeit vergleichbar ist, eingeschrieben, ausgelesen und gelöscht werden kann.
Ein weiteres Ziel der vorliegenden Erfindung ist die Schaffung einer flüchtigen Speicherzelle mit einer verteilten Ladungsspeicherung, zur Erreichung von Immunität gegen durch einfallende ionisierende Strahlung verursachte Störungen.
Die vorliegende Erfindung schafft eine flüchtige Speicherzelle, in welcher Grenzflächen-Ladungsfallen oberhalb des Kanalbereichs eines IGFET, sehr nahe der Grenzfläche zwischen der Halbleiter-Substratschicht und der Dielektrikumschicht, vorhanden sind. Die Grenzflächen-Fallen können eine Ladung speichern, wodurch die Schwelle des Transistors je nach Betrag und Polarität der Ladung beeinflußt bzw. moduliert wird. Bei an das Gate, den Drain- und den Source- Anschluß des IGFETs angelegten festen Spannungen wird der Stromfluß durch die gespeicherte Ladung verändert bzw. moduliert, und dieser modulierte Strom stellt den Inhalt der Speicherzelle dar.
Durch Anlegen niedriger Gate-Spannungen werden nur sehr nahe der Halbleiter/Dielektrikum-Grenzfläche liegende Ladungsfallen mit Ladung gefüllt bzw. von Ladung entleert.
Zur Verwendung in einer N-Kanal-Speicherzelle gemäß der Erfindung geeignete Ladungsfallen können durch Implantation von Siliziumionen in eine Siliziumdioxidschicht auf einem Siliziumsubstrat erzeugt werden, in Bereichen, die die flüchtigen Speicherzell-Kanalbereiche werden. Ein derartiges Gebilde bildet dann die Substratschicht und die Gate-Dielektrikumschicht eines IGFET-Gebildes, das als flüchtige Speicherzelle gemäß der vorliegenden Erfindung verwendet wird.
Derartige Implantationen und die durch solche Implantationen gebildeten Grenzflächen-Fallen sind in der Veröffentlichung Solid State Electronics, 1990, Vol. 331 N5, 5. 523-530, "Electronic States at Si-SiO&sub2; Interface Introduced by Implantation of Si in Thermal SiO&sub2;", des Erfinders und weiterer Koautoren beschrieben. Dieses Dokument beschreibt die in der vorliegenden Erfindung verwendete Grundstruktur.
Da die Ladung in Elektronenfallen gespeichert ist, können die Ladungen sich nicht frei durch das Speichermedium bewegen. Das bedeutet, daß ein Teilchen oder ein Strahl einfallender ionisierender Strahlung zwar Ionisation und Ladungsverlust aus den in seinem weg liegenden Ladungsfallen hervorrufen kann, jedoch bewirkt der daraus resultierende zeitweilige, vorübergehende Leitungspfad keinen Verlust eines großen Teils der gespeicherten Ladung. Die Ladung, die in vom Pfad der einfallenden ionisierenden Teilchen- oder Wellenstrahlung entfernten Fallen gespeichert ist, vermag nicht zu dem Leiterpfad zu strömen.
Im folgenden wird eine Ausführungsform der Erfindung im einzelnen anhand der Zeichnung beschrieben, die nur ein spezielles Ausführungsbeispiel zeigt; in der Zeichnung zeigen:
Fig. 1 ein Schaltbild einer bekannten flüchtigen Speicherzelle,
Fig. 2 eine Schnittansicht einer gemäß der vorliegenden Erfindung verwendeten Speicherzelle,
Fig. 3 ein Teilschaltbild einer Speicherschaltung, zur Veranschaulichung der Verwendung einer kondensatorlosen flüchtigen Speicherzelle,
Fig. 4A ein idealisiertes Implantationsprofil einer gemäß der Erfindung verwendeten Vorrichtung, sowie
Fig. 4B ein typisches praktisches Implantationsprofil einer erfindungsgemäß verwendeten Vorrichtung.
Die Figuren sind nicht maßstabsgetreu, im besonderen sind die vertikalen Abmessungen in Fig. 2 der Übersichtlichkeit halber übertrieben.
Fig. 2 zeigt im Schnitt eine N-Kanal-Speicherzelle 10 der erfindungsgemäßen Verwendung. Eine Siliziumdioxidschicht 12 und ein P-dotiertes Siliziumsubstrat 13 haben eine gemeinsame Grenzfläche 15. An den beiden Längsenden der Siliziumdioxidschicht 12 befinden sich Drain- und Source-N-Bereiche 16, 17. In der Oxidschicht 12 liegen dicht benachbart der Grenzfläche 15 Elektronenfallen Et vor, beispielsweise in der Oxidschicht zwischen der Grenzfläche und einem Abstand von etwa 1 nm von der Grenzfläche Über der Oxidschicht 12 befindet sich eine Leiterschicht 18.
Die Speicherzelle 10 beruht in ihrer Funktion auf der Speicherung elektrischer Ladung in, bzw. der Abgabe elektrischer Ladung aus, den Elektronenfallen Et. Wenn die Fallen durch Überschußelektronen gefüllt sind, liegt an der Grenzfläche 15 eine negative Ladung vor. Dies verhindert die Ausbildung einer Inversionsschicht an der Oberfläche des Siliziums 13 beim Anlegen einer positiven Spannung an die Gate-Elektrode 18. Im Effekt wird hierdurch die Schwellspannung des Transistors 10 angehoben. Ist in den Elektronenfallen Et keine Ladung gespeichert, so kommt es zu keiner Modifikation des Schwellwerts, und es bildet sich in normaler Weise eine Inversionsschicht an der Oberfläche des Halbleiters 13, sobald die positive Gate-Spannung an die Gate-Elektrode 18 angelegt wird.
Zur Schaffung einer Speichervorrichtung mit praktisch brauchbarer Speicherkapazität werden mehrere erfindungsgemäße Speicherzellen in ein gemeinsames Halbleiter-Substrat integriert; dabei werden diese Zellen elektrisch zu einer Matrix aus Zeilen und Spalten verbunden, derart, daß jeweils jede einzelne gewünschte Zelle in einem Zeitpunkt adressiert werden kann, um Lese- und Schreibvorgänge an der gewünschten Zelle durchführen zu können.
Fig. 3 zeigt typische elektrische Anschlußverbindungen zu einer erfindungsgemäß verwendeten flüchtigen Speicherzelle. Der Source-Anschluß 17 und das Substrat 13 sind elektrisch miteinander und des weiteren mit einer Bitleitung B'j verbunden, die mit einer Spannung Vs verbunden werden kann; der Drain-Anschluß 16 ist mit einer Bitleitung B'j verbunden, die mit einer Spannung VD verbunden werden kann, und die Gate-Elektrode 18 ist mit einer Wortleitung Wi verbunden, die mit einer Spannung VG verbunden werden kann.
Zum Auslesen des Inhalts einer Zelle werden feste Spannungen Vs, VD und VG an die mit der Zelle verbundenen Bitleitungen B'j, Bj und die Wortleitung Wi angelegt und der resultierende Kanalstrom abgelesen: Ein verhältnismäßig hoher Strom entspricht einem normalen Schwellwert und damit leeren Fallen Et, und somit dem Zustand "0"; ein relativ niedriger Strom entspricht einem erhöhten Schwellwert, damit gefüllten Fallen Et, und somit dem Zustand "1".
Das Programmieren der Zelle oder Schreiben in die Zelle beinhaltet entweder ein Füllen oder Leeren der Fallen Et. Das Füllen erfolgt durch Vorspannung des Kanals der Speicherzelle in den Inversionszustand, derart, daß ein nennenswerter Überschuß von Elektronen sich an der Grenzfläche 15 sammelt. Bei einem ausreichenden Potentialgradienten über dem Oxid füllen sich die Grenzflächen-Fallen, wodurch eine "1" in die Zelle geschrieben wird. Entleeren der Fallen erfolgt durch Vorspannung des Kanals der Speicherzelle in den Akkumulationszustand, wodurch eine substantielle Akkumulation von Löchern an der Grenzfläche 15 bewirkt wird. Bei einem ausreichenden Potentialgradienten über dem Oxid werden sodann jegliche in den Fallen vorhandenen Elektronen mit den Löchern rekombinieren, wodurch die Fallen entleert und eine "0" in die Zelle eingeschrieben wird.

Typische Werte:

zum Lesen einer Zelle Vs = 0 V,
VG = VD = +VBG/²;
zum Schreiben einer Vs = VD = 0 V,
"0" in eine Zelle VG = -VBG;
zum Schreiben einer Vs = VD = 0 V,
"1" in eine Zelle VG = +VBG.
VBG ist die zur Programmierung einer Zelle erforderliche Mindestspannung und beträgt nicht mehr als die normale Betriebsspannung flüchtiger Speicherzellen. Sie beträgt typischerweise 3 V bis 5 V. Die zum Schreiben einer "0" erforderliche negative Spannung kann durch eine auf dem Chip vorgesehene DC-Wandlerschaltung erzeugt werden.
Während eines Schreibvorgangs an einer Zelle 10 müssen die anderen Speicherzellen, deren Gates mit derselben Wortleitung Wi verbunden sind, an einer Programmierung gehindert werden. Dies wird dadurch erreicht, daß man sämtliche Bitleitungen, mit Ausnahme der mit der zu programmierenden Zelle verbundenen Bitleitungen (Bj, B'j), auf einer Spannung entsprechend dem Mittelwert der Spannung VG und VD der zu programmierenden Zelle hält. Dies verhindert, daß die anderen Zellen in einem zur Programmierung ausreichenden Maße in den Akkumulations- oder Inversionszustand vorgespannt werden.
Nachdem eine Zelle programmiert ist, werden die Programmierschaltungen abgeschaltet und die Ladungsspeichereigenschaften der Fallen zum Halten des Datenbits genutzt. Die Grenzflächen-Fallen bewahren ihre Ladung über eine gewisse Zeit, wobei die gespeicherte Ladungsmenge durch Elektronenemission abklingt. Infolge der Nähe der Fallen zu dem Halbleiter ist die Entladungsgeschwindigkeit signifikant. Um zu gewährleisten, daß das in der Speichervorrichtung gespeicherte Datum unbegrenzt aufrechterhalten wird, wird mittels Steuerschaltungen periodisch jedes Datenbit in der Speichervorrichtung gelesen und neu geschrieben, bevor die gespeicherte Ladung unwiederbringlich abgeklungen ist.
Die Halte- bzw. Konservierungsdauer jeder beliebigen einzelnen Zelle muß genügend lang sein, daß die Speicher- Steuerschaltung zyklisch sämtliche in der Speichervorrichtung enthaltene Zellen auffrischt, bevor sie diese spezielle Zelle erneut auffrischt. Die Halte- bzw. Konservierungsperiode hängt von der Abklinggeschwindigkeit ab, die ihrerseits durch die große Nähe der Fallen zu dem Halbleiter und die Dichte von Elektronenfallen über dem Kanalbereich der Zelle bestimmt wird. Die Elektronenfallen müssen daher eine ausreichende Dichte besitzen, daß jede Zelle ihr Datum genügend lang aufrechterhält, damit ein ganzer Zyklus der Zellauffrischung durchgeführt wird, bevor die Zelle unlesbar wird.
Die vorstehend beschriebenen Grenzflächen-Elektronenfallen Et müssen einen geeigneten Fallen-Energiepegel besitzen, um ein Füllen oder Entleeren der Fallen durch normale Schaltungsbetriebsspannungen zu ermöglichen. Im Falle von N-Kanal-Speicherzellen erfordert dies, daß die Elektronenfallen eine Energie nahe der Kante des Silizium-Leitfähigkeitsbandes besitzen. Bei Verwendung von Elektronenfallen mit einer von der Leitfähigkeitsbandkante zu weit getrennten Energie werden sich die Fallen entweder nur langsam füllen bzw. entleeren, was zu verlängerten Programmier- und Löschzeiten führt, oder sie werden sich überhaupt nicht füllen, wodurch die Funktion der Zelle unterbunden wird. Bei Verwendung von Elektronenfallen mit einer Energie in zu großer Nähe zur Leitfähigkeitsbandkante werden sich die Fallen sehr rasch füllen und entleeren, was zu einer kurzen Halte- bzw. Konservierungszeit führt. Die Energie der Elektronenfallen ist charakteristisch für die Art der Herstellung der Fallen.
Eine flüchtige Speicherzelle für die erfindungsgemäße Anwendung kann nach einem mit herkömmlichen Halbleiter- Herstellungstechniken kompatiblen Verfahren erfolgen, bei welchem wie folgt vorgegangen wird: Ein bloßes P-dotiertes Siliziumsubstrat 13 wird in einer oxidierenden Atmosphäre erhitzt, zum Aufwachsen der Siliziumdioxidschicht 12, typischerweise bis zu einer Dicke in der Größenordnung von 30 nm oder weniger, und die Siliziumdioxidschicht 12 wird mit positiv geladenen Siliziumionen implantiert, um die Elektronenfallen Et zu erzeugen. Sodann wird eine leitende Polysiliziumschicht 18 mittels CVD (chemischer Abscheidung aus der Dampfphase) oder nach irgendeinem anderen geeigneten Verfahren auf der Oxidschicht 12 abgeschieden. In einem Lichtdruck-Verfahrensschritt mit anschließender Ätzung werden die Leiterschicht 18 und die Siliziumdioxidschicht 12 ganzflächig entfernt, ausgenommen die Bereiche, wo die Kanäle der flüchtigen Speicherzellen 10 gebildet werden sollen. In einem geeigneten Maskierungsschritt mit nachfolgender Implantation oder Diffusion von n-Verunreinigungen werden die Source- bzw. Drain-Bereiche 17 bzw. 16 erzeugt.
Die Elektronenfallen Et müssen so nahe als möglich an der Grenzfläche 15 plaziert werden, und nur eine möglichst geringe Anzahl von Elektronenfallen darf von der Grenzfläche um mehr als etwa 0,5 nm entfernt sein. Die Lokalisierung der Grenzflächen-Fallen entspricht der Ruhestelle der implantierten Siliziumionen. Die Elektronenfallen müssen auch sehr nahe der Halbleiterschicht liegen, um schnelles Schreiben und Auffrischen der gespeicherten Daten zu ermöglichen. Eine hohe Dichte von Fallen muß nahe der Grenzfläche 15 plaziert werden, und nur eine minimale Dichte von Fallen darf weiter als 1 nm und vorzugsweise 0,5 bis 0,7 nm von der Grenzfläche 15 entfernt sein; dies wird durch Variieren der Implantationsenergie gesteuert. Die Elektronenfallendichte muß genügend groß sein, um eine geeignete Halte- bzw. Konservierungszeit für eine Zelle beliebiger gegebener Abmessungen zu erhalten; die Dichte wird durch Variieren der Implantationsdosis gesteuert. Geeignete Werte der Dosis und der Energie lassen sich für jeden speziellen Anwendungsfall unschwer durch Modell und Experiment bestimmen.
Fig. 4A zeigt ein optimales Implantationsprofil für die Implantation der Siliziumionen (nicht maßstabsgetreu). Die Dichtekurve 19 implantierter Ionen besitzt einen Scheitel bzw. einen Spitzenwert benachbart der Grenzfläche 15; eine große Anzahl Ionen liegen zwischen der Grenzfläche 15 und einer Grenze 20 in einem Abstand von etwa 0,5 nm von der Grenzflgche; außerhalb dieses Bereichs sind keine Ionen vorhanden. Dies ist mit heutiger Technologie nicht erreichbar.
Fig. 4B zeigt ein geeignetes Implantationsprofil für die Implantation von Siliziumionen gemäß heutiger verfügbarer Technologie. Die Dichtekurve 22 implantierter Ionen besitzt einen Scheitel- oder Spitzenwert an oder nahe der Grenzfläche 15. Die Implantationsdichte nimmt mit dem Abstand von der Grenzfläche 15 rasch ab, derart, daß so wenig als möglich implantierte Ionen von der Grenzfläche 15 weiter als die Grenze 20 entfernt sind. Die Implantationsparameter -Dosis und Dichte - müssen so bemessen werden, daß die höchste Dichte an implantierten Siliziumionen an der Grenzfläche 15 erzeugt wird. Die in das Substrat 13 implantierten Siliziumionen werden getempert, derart, daß sie Teil des monokristallinen Substrats werden. Es entsteht kein Dotierungseffekt, und jegliche aus der Implantation resultierende physikalische Schädigung wird durch den Tempervorgang geheilt. Praktisch liegen in dem Substrat keine implantierten Ionen vor.
Eine geeignete Implantation könnte mit einer Implantationsenergie von 25 keV oder weniger erfolgen, mit einer Dosis zwischen 2 x 1014 cm&supmin;² bis 2 x 1016 cm&supmin;², um den Spitzen- oder Scheitelwert der Implantationsdichte mit der Grenzfläche zwischen dem Siliziumsubstrat und einer 22 bis 32 nm dicken Siliziumdioxid-Gate-Dielektrikumsschicht zusammenfallen zu lassen. Die dielektrische Schicht der Vorrichtung ist verhältnismäßig dünn, und eine Verschiebung des Scheitels der Implantationsdosis über einen großen Bereich der Dicke der dielektrischen Schicht erggbe nur eine kleine Änderung der Energie. Die empfohlene Dosis ist ein Kompromiß zwischen der Forderung nach einer großen Zahl von Fallen nahe der Grenzfläche zum Zweck der Ladungsrückhaltung bzw. -konservierung und nach weitestmöglicher Verringerung der Zahl von Fallen in einem Abstand von mehr als etwa 0,5 nm von der Grenzfläche.
Für den Fachmann ist klar, daß zahlreiche Abwandlungen der vorliegenden Erfindung möglich sind. Insbesondere die Verwendung einer P-Kanal-Vorrichtung durch Umkehr der Polarität sämtlicher Spannungen, und Einführung von Grenzflächen- Fallen bei einem geeigneten Energiepegel. Die logische Bedeutung von mit Ladung gefüllten Fallen als "1" und von leeren Fallen als "0" kann umgekehrt werden. Auch können andere Verfahren zur Einbringung der erforderlichen Grenzflächen-Fallen Anwendung finden, beispielsweise die Verwendung spezieller Kombinationen von Halbleiter- und dielektrischem Material. Indiumphosphid als Halbleiter mit Siliziumnitrid als Dielektrikum enthält von Haus aus Fallen mit geeigneten Energieniveaus zur Erzeugung von N-Kanal-Vorrichtungen gemäß der vorliegenden Erfindung. Alle bekannten Verbesserungen, Abwandlungen und Entwicklungen von IGFETs - wie beispielsweise eine Änderung der Dielektrikumsdicke, die Anwendung komplexer Methoden zur Herstellung von Sourceund Drain-Bereichen - können auf die Speicherzellen gemäß der Erfindung Anwendung finden.
Speicherzellen der vorstehend beschriebenen Art haben den Vorteil, daß sie nur einen verhältnismäßig kleinen Halbleiter-Oberflächenbereich einnehmen, was die Erzielung einer viel höheren Speicherzellendichte ermöglicht. Mit der Speicherzelle gemäß der vorliegenden Erfindung lassen sich flüchtige Speicherschaltungen mit Speicherkapazitäten von mehr als 10&sup9; Bits (1 Gigabit) herstellen. Des weiteren lassen sich derzeit verfügbare Speicherkapazitäten, wie beispielsweise 64 Mbit-Anordnungen, mit einem viel geringeren Oberflächenbereich (annähernd 50 % des typischen Oberflächenbereichs herkömmlicher Vorrichtungen) herstellen, wodurch sich die Herstellungskosten pro Form verringern und die Ausbeute der Form erhöht. Außerdem bedeutet die Anwendung einer über die Oberfläche des Transistors verteilten Ladungsspeichervorrichtung, daß die Zelle weniger störanfällig für durch einfallende ionisierende Strahlung verursachte Störungen ist.

Claims

1. Verwendung eines Feldeffekt-Transistors mit isoliertem Gate (insulated gate field effect transistor, IGFET) mit Ladungsfallen bzw. Ladungshaft- bzw. -einfangstellen (Et) in einer Isolierschicht (12) über einer Halbleiterschicht (13), als Speicherzelle,

dadurch gekennzeichnet

daß Ladungsfallen, deren Dichtemaximum innerhalb eines Abstands von ca. 1.0 nm von einer Grenzfläche (15) zwischen der Halbleiterschicht (13) und der Isolierschicht (12) liegt, zur Erzielung einer Funktion als flüchtiger Speicher mit Ladung gefüllt bzw. von Ladung entleert werden.

2. Verwendung nach Anspruch 11 bei welcher das Dichtemaximum der Ladungsfallen, welche mit Ladung gefüllt bzw. von ihr entleert werden, innerhalb eines Abstands von 0.5 bis 0.7 nm von der Grenzfläche liegt.

3. Verwendung nach Anspruch 1, bei welcher die Halbleiterschicht (13) p-dotiertes Silizium und die Isolierschicht (12) eine Siliziumdioxydschicht aufweist, welche die genannten Ladungsfallen bildende iinplantierte Siliziumionen enthält.

4. Verwendung nach Anspruch 1, bei welcher die Halbleiterschicht (13) Indiumphosphid und die Isolierschicht (12) eine Siliziumnitridschicht aufweist.

5. Verwendung einer Mehrzahl von Speicherzellen jeweils in der Verwendungsweise gemäß Anspruch 1, als flüchtige Speichervorrichtung, wobei die Speicherzellen in Reihen (Bj) und Spalten (Wi) angeordnet sind, zur Addressierung einzelner individueller Zellen mittels mit der flüchtigen Speichervorrichtung verbundener Steuerschaltungen.