JP2004088078A

JP2004088078A - 半導体装置およびその製造方法

Info

Publication number: JP2004088078A
Application number: JP2003160535A
Authority: JP
Inventors: Kazuhiko Yamamoto; 山本　和彦
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-07-02
Filing date: 2003-06-05
Publication date: 2004-03-18
Anticipated expiration: 2023-06-05
Also published as: JP3647850B2

Abstract

【課題】シリコン基板上における高誘電体ゲート絶縁膜の形成において、該ゲート絶縁膜中に酸素欠損が生じることを抑制しながら、シリコン基板の酸化を防止できるようにする。
【解決手段】シリコン基板１０１上にジルコニウム金属膜１０５を堆積した後、ジルコニウム金属膜１０５上にハフニウム酸化膜１０６を堆積し、その後、ハフニウム酸化膜１０６の上に、ゲート電極となるチタン窒化膜１０９を形成する。
【選択図】　　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、高誘電体ゲート絶縁膜を有するＭＩＳＦＥＴ又はＭＩＳキャパシタの製造方法に関する。
【０００２】
【従来の技術】
従来のシリコン酸化膜よりなるゲート絶縁膜の形成においては、基板となるシリコンウェハを直接酸化させることによってシリコン酸化膜を得ることができる。それに対して、高誘電体ゲート絶縁膜の形成においては、高誘電体膜を構成する金属材料が基板中に含まれていないので、高誘電体膜を得るために、シリコン基板を酸化させるという単純な方法を用いることはできない。従って、ＣＶＤ（ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ　）法、スパッタ法、分子線エピタキシー法又はレーザーアブレーション法等を用いて基板上に高誘電体膜を堆積する方法が用いられている。前述の堆積方法のうち特にスパッタ法を用いることによって、電気的な特性が優れた高誘電体膜を得ることができる。具体的には、スパッタ法においては、原料として、単体の金属ターゲットを使用するので、ＣＶＤ法を用いた場合と比べて、有機物や水などの不純物の堆積膜中への混入を抑制できると共に堆積膜を緻密化できる（例えば非特許文献１参照）。
【０００３】
ところで、スパッタ法による高誘電体膜（詳しくは高誘電体金属酸化膜）の堆積においては、アルゴン及び酸素を含む雰囲気中で金属ターゲットを用いてスパッタリングを行なうか、又はアルゴン雰囲気中で金属酸化物ターゲットを用いてスパッタリングを行なう。すなわち、いずれにしても金属酸化膜の堆積過程において、活性化した酸化種が生じると共に、金属酸化膜の堆積の際の下地であるシリコン基板が前述の酸化種によって酸化されてしまう。シリコン基板が酸化されると、高誘電率を持つ金属酸化膜の下層に、低誘電率を持つシリコン酸化膜が形成されることになるので、キャパシタ構造における容量値は低下してしまう。従って、スパッタ法による高誘電体金属酸化膜の堆積においては、活性酸素等によるシリコン基板の酸化を抑制することが必要である。
【０００４】
そこで、シリコン基板の酸化を抑制するために、例えば、高誘電体金属酸化膜（具体的にはハフニウム酸化膜）の堆積前に、該金属酸化膜に含まれる金属と同じ種類の金属よりなる金属膜（具体的にはハフニウム金属膜）を堆積しておく方法が提案されている（例えば非特許文献１参照）。また、高誘電体金属酸化膜の堆積前に、低酸素組成の金属酸化膜を堆積しておく方法も提案されている（例えば非特許文献２参照）。これらの方法は、高誘電体金属酸化膜とシリコン基板との間に金属層又は低酸素濃度の金属酸化物層を堆積しておくことによって、高誘電体金属酸化膜側からシリコン基板側へ拡散しようとする酸素を前述の金属層等に吸収させ、それによりシリコン基板の酸化を抑制しようとする方法である。
【０００５】
【非特許文献１】
ビュン・フォン・リー（Ｂｙｏｕｎｇ　Ｈｕｎ　Ｌｅｅ）他、低リーク電流及び高信頼性を有するハフニウム酸化膜のゲート絶縁膜への適用（Ｕｌｔｒａｔｈｉｎ　Ｈａｆｎｉｕｍ　Ｏｘｉｄｅ　ｗｉｔｈＬｏｗ　Ｌｅａｋａｇｅ　ａｎｄ　Ｅｘｃｅｌｌｅｎｔ　Ｒｅｌｉａｂｉｌｉｔｙ　ｆｏｒ　Ａｌｔｅｒｎａｔｉｖｅ　Ｇａｔｅ　Ｄｉｅｌｅｃｔｒｉｃ　Ａｐｐｌｉｃａｔｉｏｎ）、国際電子デバイス会議（ＩＥＤＭ）１９９９、米国、電子デバイス学会、１３３〜１３６ページ
【非特許文献２】
シューシン・スー（Ｓｈｕｉ−Ｈｓｉａｎｇ　Ｓｕ）他、高誘電体ハフニウム酸化膜に対する二段階堆積法（Ａ　Ｔｗｏ−Ｓｔｅｐ　Ｄｅｐｏｓｉｔｉｏｎ　Ｔｅｃｈｎｏｌｏｇｙ　ｆｏｒ　Ｈｉｇｈ　Ｄｉｅｌｅｃｔｒｉｃ　Ｃｏｎｓｔａｎｔ　ＨｆＯ_２　Ｔｈｉｎ　Ｆｉｌｍｓ）、電気化学及び固体レター（Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ　ａｎｄ　Ｓｏｌｉｄ−Ｓｔａｔｅ　Ｌｅｔｔｅｒｓ）、米国、電気化学学会、４（９）　Ｆ１８−Ｆ１９（２００１）
【０００６】
【発明が解決しようとする課題】
高誘電体膜の堆積過程において前述の金属膜等は酸素吸収層として有用である。しかしながら、高誘電体膜の堆積終了時点において、前述の金属膜等が十分に酸化されていないと、該金属膜等が酸化されてなる金属酸化膜中に酸素欠損が生じてしまうことになる。金属酸化膜中に酸素欠損が存在すると、金属のダングリングボンドができるため、キャパシタ構造におけるリーク電流が増加するという問題、又はフラットバンド電圧若しくは閾値電圧の調整が困難になるという問題が生じる。従って、酸素吸収層として金属膜等を用いる場合、該金属膜等の厚さを、シリコン基板の酸化を抑制でき且つ高誘電体膜の堆積終了時点において金属の未酸化部分が残らない厚さに設定しなければならない。すなわち、酸素吸収層としての金属膜等の厚さについては厳密な条件設定が要求される。
【０００７】
尚、高誘電体ゲート絶縁膜の形成に、スパッタ法以外の他の方法を用いた場合にも、シリコン基板の酸化に起因するゲート絶縁膜の容量値の低下の問題が起こる。例えばＣＶＤ法による高誘電体金属酸化膜の堆積においてもシリコン基板の酸化を抑制する必要がある一方、ＣＶＤ法による金属酸化膜の堆積は一般に酸化雰囲気中で行なわれるので、シリコン基板の酸化は避けられない。但し、ＣＶＤ法による金属酸化膜の堆積においては、スパッタ法を用いた場合と比べて活性酸素等の発生量が少ないため、シリコン基板の酸化量が若干少なくなるが、容量値が減少するという問題は不可避である。
【０００８】
以上のように、スパッタ法やその他の方法のように、シリコン基板を酸素雰囲気にさらしながら高誘電体膜を堆積する方法において、シリコン基板の酸化を防止することは非常に困難であって、これは金属酸化膜の堆積における本質的な課題である。
【０００９】
前記に鑑み、本発明は、シリコン基板上における高誘電体ゲート絶縁膜の形成において、該ゲート絶縁膜中に酸素欠損が生じることを抑制しながら、シリコン基板の酸化を防止できるようにすることを目的とする。
【００１０】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る半導体装置は、ジルコニウム酸化膜と、ジルコニウム酸化膜の上に形成され且つジルコニウム以外の金属の酸化物よりなる高誘電体膜との積層構造を持つゲート絶縁膜を備えている。
【００１１】
すなわち、本発明の半導体装置の特徴は、相対的に吸酸素性が高い第１の金属の酸化物よりなる第１の高誘電体膜と、第１の高誘電体膜の上に形成され且つ相対的に吸酸素性が低い第２の金属の酸化物よりなる第２の高誘電体膜との積層構造を持つゲート絶縁膜を備えていることである。
【００１２】
このような本発明の半導体装置を製造する方法は、シリコン領域上にジルコニウム金属膜を堆積する工程と、ジルコニウム金属膜上に、ジルコニウム以外の金属の酸化物よりなる高誘電体膜を堆積する工程と、高誘電体膜上に導電膜を形成した後、導電膜をパターニングすることによって電極を形成する工程とを備えている。
【００１３】
すなわち、本発明の半導体装置の製造方法の特徴は、シリコン領域上に、相対的に吸酸素性が高い第１の金属よりなる金属膜を堆積する工程と、金属膜上に、相対的に吸酸素性が低い第２の金属の酸化物よりなる高誘電体膜を堆積する工程と、高誘電体膜上に導電膜を形成した後、導電膜をパターニングすることによって電極を形成する工程とを備えていることである。
【００１４】
本発明によると、例えばシリコン基板等のシリコン領域と高誘電体膜との間に挟まれたジルコニウム金属膜は、酸化雰囲気中におけるスパッタ法若しくはＣＶＤ法による高誘電体膜の堆積工程において、又は該高誘電体膜形成後の熱処理工程において、酸素吸収層として機能する。すなわち、高誘電体膜側からシリコン基板側へ透過しようとする酸素がジルコニウム金属膜に吸収され、それによりジルコニウム酸化膜が形成される。或いは、シリコン基板中のシリコンとジルコニウム金属膜中のジルコニウムとが相互拡散すると同時に酸化され、それによりシリコン基板とジルコニウム酸化膜との界面にジルコニウムシリケート層が形成される。従って、高誘電体膜の堆積工程等において生じた酸化種は、ジルコニウム金属膜の酸化、つまりジルコニウム酸化膜又はジルコニウムシリケート層の形成に消費されるので、シリコン基板自体は酸化されにくくなる。その結果、少なくともジルコニウム酸化膜と、ジルコニウム以外の金属の酸化物よりなる高誘電体膜との積層構造を持つゲート絶縁膜において、容量値の減少を抑制できる。
【００１５】
また、本発明によると、ジルコニウム金属の吸酸素性が、高誘電体膜を構成する他の金属、例えばハフニウム金属の吸酸素性よりも高いため、高誘電体膜の堆積前にジルコニウム金属膜に代えてハフニウム金属膜等を堆積しておく場合と比べて、シリコン基板の酸化をより抑制することができる。その結果、ゲート絶縁膜の容量値が増大するので、ゲート絶縁膜のシリコン酸化膜換算膜厚を小さくすることができる。
【００１６】
さらに、本発明によると、ジルコニウム原子の原子半径が、高誘電体膜を構成する他の金属原子（例えばハフニウム原子）の原子半径よりも小さいため、ジルコニウム原子は高誘電体膜（例えばハフニウム酸化膜）中を容易に拡散することができる。このとき、ハフニウム酸化膜等の高誘電体膜中に拡散したジルコニウム原子は、該高誘電体膜中の欠陥を補償する。この結果、該高誘電体膜中におけるリーク電流密度を減少させることができる。
【００１７】
以上に説明したように、本発明によると、例えばスパッタ法又はＣＶＤ法等を用いて高誘電体ゲート絶縁膜を形成する際に、該ゲート絶縁膜中に酸素欠損が生じることを抑制しながら、シリコン基板の酸化を防止することができる。従って、薄いシリコン酸化膜換算膜厚と小さいリーク電流とを持つ高誘電体ゲート絶縁膜を実現することができる。
【００１８】
【発明の実施の形態】
以下、本発明の一実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
【００１９】
図１（ａ）〜（ｄ）、図２（ａ）〜（ｃ）及び図３（ａ）、（ｂ）は本実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００２０】
まず、図１（ａ）に示すように、シリコン基板１０１に、例えばＳＴＩ（ｓｈａｌｌｏｗ　ｔｒｅｎｃｈ　ｉｓｏｌａｔｉｏｎ）構造を持つ素子分離絶縁膜１０２を形成し、それによって活性領域と非活性領域とを分離する。ここで、素子分離絶縁膜１０２を形成した後の活性領域表面には、自然酸化膜１０３が形成されている。
【００２１】
次に、図１（ｂ）に示すように、例えば希釈フッ酸（ＨＦ：Ｈ_２Ｏ（体積比）＝１：２００）を用いたエッチングにより、自然酸化膜１０３を除去し、それによって、活性領域のシリコン基板１０１の表面を露出させる。その後、シリコン基板１０１に対して、純水を用いた水洗、及び例えば窒素ブロー等による乾燥を順次行なう。これにより、水素終端された清浄なシリコン表面が得られる。尚、シリコン基板１０１の乾燥方法としては、窒素ブローに代えて、純水をイソプロピルアルコールによって置換した後に減圧雰囲気中で乾燥させる方法を用いてもよい。
【００２２】
次に、図１（ｃ）に示すように、例えばアンモニア雰囲気中又はアンモニアプラズマ雰囲気中で急速熱処理を行なうことによって、シリコン基板１０１を窒化させてシリコン窒化膜１０４を形成する。このシリコン窒化膜１０４の役割は、シリコン基板１０１と、後の工程でシリコン基板１０１上に堆積される膜との間の反応を抑制することである。これにより、シリコン基板１０１の表面におけるシリコン酸化膜の形成を抑制することができる。
【００２３】
尚、本実施形態では、シリコン窒化膜１０４の厚さを１ｎｍ以下に設定する。具体的には、急速熱処理によるシリコン窒化膜１０４の形成条件は、温度が６００℃程度、熱処理時間が３０秒程度、圧力が１×１０^５Ｐａ以下である。また、本実施形態ではシリコン窒化膜１０４の形成時に急速熱処理を行なったが、これに代えて、炉を用いた熱処理又はプラズマ窒化を行なってもよい。また、本実施形態ではシリコン窒化膜１０４を形成しているが、これに代えて、シリコン酸窒化膜を形成してもよい。
【００２４】
次に、図１（ｄ）に示すように、シリコン窒化膜１０４が形成されたシリコン基板１０１の上に、例えばスパッタ法等を用いてジルコニウム金属膜１０５を形成する。尚、本実施形態では、ジルコニウム金属膜１０５の厚さを３ｎｍ以下に（好ましくは０．５ｎｍ以上で且つ１．５ｎｍ以下に）設定する。具体的には、スパッタ法によるジルコニウム金属膜１０５の形成条件は、使用方式がＤＣスパッタ法、スパッタターゲットが金属ジルコニウム、チャンバー圧力が０．４ｋＰａ程度、スパッタ電力が１００Ｗ程度、アルゴン流量が２０ｍｌ／ｍｉｎ程度である。また、本実施形態ではＤＣスパッタ法を用いたが、これに代えて、マグネトロンスパッタ法等の他の方式を用いてもよい。
【００２５】
次に、図２（ａ）に示すように、例えばスパッタ法等を用いて、ジルコニウム金属膜１０５の上にハフニウム酸化膜１０６を形成する。尚、本実施形態では、ハフニウム酸化膜１０６の厚さを１０ｎｍ以下に（好ましくは１．０ｎｍ以上で且つ５．０ｎｍ以下に）設定する。具体的には、スパッタ法によるハフニウム酸化膜１０６の形成条件は、使用方式がＤＣ反応性スパッタ法、スパッタターゲットが金属ハフニウム、チャンバー圧力が０．４ｋＰａ程度、スパッタ電力が２００Ｗ程度、アルゴン流量が１０ｍｌ／ｍｉｎ程度、酸素流量が１０ｍｌ／ｍｉｎ程度である。或いは、スパッタターゲットとしてハフニウム酸化物を使用してアルゴン雰囲気中でスパッタリングを行なうことにより、ハフニウム酸化膜１０６を堆積してもよい。また、ＤＣスパッタ法に代えて、マグネトロンスパッタ法等の他の方式を用いてもよい。
【００２６】
ところで、ハフニウム酸化膜１０６の堆積時に導入された酸素は、ハフニウム酸化膜１０６中を拡散してジルコニウム金属膜１０５に達する。このとき、図２（ａ）に示すように、ジルコニウム金属膜１０５の一部（上部）が酸化されてジルコニウム酸化膜１０７が形成される。また、シリコン窒化膜１０４に含まれるシリコンと、ジルコニウム金属膜１０５に含まれれるジルコニウムとが相互拡散すると同時に酸化され、それによりジルコニウムシリケート膜１０８が形成される。
【００２７】
次に、図２（ｂ）に示すように、例えば窒素雰囲気中において、ハフニウム酸化膜１０６、ジルコニウム酸化膜１０７及びジルコニウムシリケート膜１０８に対して熱処理を行なうことにより、各膜中から不純物（炭素又は水素等）を加熱除去すると同時に各膜を緻密化する。この緻密化熱処理の条件は、熱処理温度が４００℃以上、熱処理時間が３０秒以上である。この熱処理を４００℃以上の温度で実施するのは、前述の不純物の脱離温度が４００℃以上であるからである。
【００２８】
尚、緻密化熱処理の際には、ハフニウム酸化膜１０６等の中に含まれる酸素がシリコン基板１０１に向かって拡散するが、本実施形態においては、ハフニウム酸化膜１０６の下側にジルコニウム金属膜１０５が存在するため、酸素がシリコン基板１０１まで拡散することはない。しかし、ジルコニウム金属膜１０５の中には、ハフニウム酸化膜１０６の堆積時及び緻密化熱処理時のそれぞれにおいて酸素が拡散してくるので、図２（ｂ）に示すように、緻密化熱処理の終了時点ではジルコニウム金属膜１０５は完全に酸化されて、その全体がジルコニウム酸化膜１０７となる。これにより、本実施形態の半導体装置における高誘電体ゲート絶縁膜は、堆積されたハフニウム酸化膜１０６と、酸化により形成されたジルコニウム酸化膜１０７と、相互拡散により形成されたジルコニウムシリケート膜１０８との積層構造を持つ。
【００２９】
次に、図２（ｃ）に示すように、例えばＣＶＤ法により、ハフニウム酸化膜１０６の上に、ゲート電極となるチタン窒化膜１０９を堆積する。尚、本実施形態では、チタン窒化膜１０９の厚さを３０ｎｍ以上で且つ１００ｎｍ以下に設定する。具体的には、チタン窒化膜１０９の堆積条件は、堆積温度が６５０℃程度、圧力が３０Ｐａ程度、原料ガスが四塩化チタン及びアンモニア等である。ここで、四塩化チタンの流量は２０ｍｌ／ｍｉｎ程度、アンモニアの流量は４００ｍｌ／ｍｉｎ程度、四塩化チタンのキャリアガスである窒素ガスの流量は５０ｍｌ／ｍｉｎ程度である。
【００３０】
次に、図３（ａ）に示すように、公知のリソグラフィ技術及びドライエッチング技術を用いてチタン窒化膜１０９をパターニングすることによりゲート電極１０９Ａを形成する。これにより、ゲートキャパシタ構造が完成する。すなわち、本実施形態の半導体装置においては、シリコン窒化膜１０４が形成されたシリコン基板１０１の上に、ジルコニウムシリケート膜１０８とジルコニウム酸化膜１０７とハフニウム酸化膜１０６との積層構造を持つ高誘電体ゲート絶縁膜を挟んで、ゲート電極１０９Ａが形成されている。
【００３１】
最後に、図３（ｂ）に示すように、通常のＭＩＳ型トランジスタの製造プロセスに従って、詳しくは、シリコン基板１０１に低濃度不純物拡散層（図示省略）を形成した後、ゲート電極１０９Ａの側面に絶縁性のサイドウォール１１０を形成し、その後、シリコン基板１０１にソース領域及びドレイン領域となる高濃度不純物拡散層（図示省略）を形成することによって、高誘電体ゲート絶縁膜を有するＭＩＳ型トランジスタを完成させる。
【００３２】
本実施形態によると、シリコン基板１０１上に高誘電体ゲート絶縁膜となるハフニウム酸化膜１０６を堆積する前に、ジルコニウム金属膜１０５を予め堆積しておく。このため、ハフニウム酸化膜１０６の堆積時又はハフニウム酸化膜１０６の堆積後の熱処理時に酸化種が供給された場合にも、ハフニウム酸化膜１０６等の中を拡散する酸素がシリコン基板１０１に達する前に、該酸素がジルコニウム金属膜１０５の酸化に消費される。従って、シリコン基板１０１が酸化されることはないので、キャパシタ構造における容量値の低下を防止できる。
【００３３】
また、本実施形態によると、ジルコニウム金属の吸酸素性が、ハフニウム金属の吸酸素性よりも高いため、ハフニウム酸化膜１０６の堆積前にジルコニウム金属膜１０５に代えてハフニウム金属膜を堆積した場合と比べて、シリコン基板１０１の酸化をより抑制することができる。その結果、容量値の低下の度合いをより小さくすることができる。
【００３４】
また、本実施形態によると、ジルコニウム金属の高い吸酸素性により、ジルコニウム酸化膜１０７（又はジルコニウムシリケート膜１０８）中の金属ダングリングボンドを酸素終端させることが容易になる。このため、該膜中における電荷トラップの発生を抑制できるので、高誘電体ゲート絶縁膜におけるリーク電流を低減できる。
【００３５】
また、本実施形態によると、ジルコニウム金属の原子半径が、ハフニウム金属の原子半径よりも小さいため、ジルコニウム原子はハフニウム酸化膜１０６中を容易に拡散することができる。このとき、ハフニウム酸化膜１０６中に拡散したジルコニウム原子は、ハフニウム酸化膜１０６中の欠陥を補償する。具体的には、ジルコニウム原子によってハフニウム酸化膜１０６中のダングリングボンドが終端される結果、電荷トラップを修復することができる。この結果、高誘電体ゲート絶縁膜膜中のリーク電流を減少させることができる。
【００３６】
さらに、本実施形態によると、ハフニウム酸化膜１０６とジルコニウム酸化膜１０７とは、同属元素を持つ同一の結晶構造を持つので、ハフニウム酸化膜１０６とジルコニウム酸化膜１０７とを積層させても膜質の劣化は生じない。
【００３７】
以上に説明した理由により、本実施形態によると、例えばスパッタ法又はＣＶＤ法等を用いて高誘電体ゲート絶縁膜を形成する際に、該ゲート絶縁膜中に酸素欠損が生じることを抑制しながら、シリコン基板１０１の酸化を防止することができる。従って、薄いシリコン酸化膜換算膜厚と小さいリーク電流とを持つ高誘電体ゲート絶縁膜を実現することができる。
【００３８】
尚、本実施形態において、ジルコニウム金属膜１０５の堆積にスパッタ法を用いたが、これに代えて、ＣＶＤ法を用いてもよい。ＣＶＤ法による堆積の場合、例えば、テトラキスジエチルアミノジルコニウムを含み且つ酸素を含まない原料ガスを用いて、チャンバー圧力が３０Ｐａ程度、堆積温度が４００℃程度の条件下で、熱ＣＶＤ法等によりジルコニウム金属膜１０５を堆積してもよい。
【００３９】
また、本実施形態において、ジルコニウム金属膜１０５に代えて、ジルコニウム窒化膜（又は窒素含有ジルコニウム金属膜）を形成してもよい。スパッタ法によりジルコニウム窒化膜を堆積する場合、例えば、アルゴンと窒素との混合雰囲気中で反応性スパッタリングを行なうことによってジルコニウム窒化膜を堆積してもよい。また、ＣＶＤ法によりジルコニウム窒化膜を堆積する場合、例えば、テトラキスジエチルアミノジルコニウムを含み且つ酸素を含まない原料ガスを用いてジルコニウム窒化膜を成膜してもよい。或いは、ジルコニウム金属膜を堆積した後に、窒素雰囲気中又はアンモニア雰囲気中でジルコニウム金属膜に対して熱処理を行なうことによって、ジルコニウム窒化膜を堆積してもよい。但し、ジルコニウム金属膜１０５を形成する場合にせよ、ジルコニウム窒化膜を形成する場合にせよ、本発明において、ジルコニウム金属膜１０５又はジルコニウム窒化膜が、実質的に酸素を含まない膜であることが重要である。
【００４０】
また、本実施形態において、ハフニウム酸化膜１０６の堆積にスパッタ法を用いたが、これに代えて、ＣＶＤ法を用いてもよい。ＣＶＤ法によるハフニウム酸化膜１０６の堆積の場合、ハフニウムを含有する有機金属原料（例えば、テトラキスターシャリブチルハフニウム、テトラキス−１、１、ジメチル−２プロポキシハフニウム、テトラキスジエチルアミノハフニウム若しくはテトラキスジメチルアミノハフニウム又はこれらの混合物）、又はハフニウムを含有するハロゲン化物原料等を用いてもよい。具体的には、これらのハフニウムを含有する原料ガスを用いて、チャンバー圧力が３０Ｐａ程度、堆積温度が４００℃程度の条件下で熱ＣＶＤ法等によりハフニウム酸化膜１０６を堆積することができる。
【００４１】
また、本実施形態において、ハフニウム酸化膜１０６に代えて、他の高誘電体膜、例えばハフニウムシリケート膜又はハフニウムアルミネート膜を形成してもよい。また、ハフニウム酸化膜１０６又はその代替物である高誘電体膜は窒素を含んでいてもよい。
【００４２】
また、本実施形態において、ジルコニウム金属膜１０５の成膜及びハフニウム酸化膜１０６の成膜を、同一チャンバーを用いて連続的に行なってもよい。或いは、一のチャンバーにおいてジルコニウム金属膜１０５を成膜した後に、該一のチャンバーを大気開放してウェハ（シリコン基板１０１）を他のチャンバーへ搬送し、該他のチャンバーにおいてハフニウム酸化膜１０６を成膜してもよい。このとき、一のチャンバーから他のチャンバーへのウェハの搬送を真空状態で行なってもよい。
【００４３】
また、本実施形態において、ハフニウム酸化膜１０６等に対する緻密化熱処理（図２（ｂ）参照）として急速熱処理を行なったが、これに代えて、炉を用いた熱処理を行なってもよい。また、緻密化熱処理においてリモートプラズマ酸化処理を利用してもよいし、又は、酸素ガスに紫外線照射等を行なうことにより得られた活性酸素等を含む雰囲気中において緻密化熱処理を行なってもよい。
【００４４】
また、本実施形態において、ハフニウム酸化膜１０６等に対する緻密化熱処理を窒素雰囲気中で行なったが、これに限られらず、例えば窒素、酸素、窒化酸素、アルゴン及び水素のうちの少なくとも１つを含む雰囲気中で行なってもよい。或いは、酸素、オゾン及び窒化酸素のうちの少なくとも１つを含むガスからなるプラズマ雰囲気中で行なってもよい。或いは、紫外線照射された、酸素、オゾン及び窒化酸素のうちの少なくとも１つを含む雰囲気中で行なってもよい。
【００４５】
また、本実施形態において、ハフニウム酸化膜１０６の堆積後に緻密化熱処理（図２（ｂ）参照）を行なったが、これに代えて、チタン窒化膜１０９の堆積後に緻密化熱処理を行なってもよい。この場合、ハフニウム酸化膜１０６の成膜とチタン窒化膜１０９の成膜とを、同一チャンバーを用いて連続的に行なってもよい。或いは、一のチャンバーにおいてハフニウム酸化膜１０６を成膜した後に、該一のチャンバーを大気開放してウェハ（シリコン基板１０１）を他のチャンバーへ搬送し、該他のチャンバーにおいてチタン窒化膜１０９を成膜してもよい。このとき、一のチャンバーから他のチャンバーへのウェハの搬送を真空状態で行なってもよい。
【００４６】
また、本実施形態において、チタン窒化膜１０９の堆積にＣＶＤ法を用いたが、これに代えて、スパッタ法を用いてもよい。さらに、チタン窒化膜１０９を堆積する代わりに、他の材料よりなる導電性膜を堆積してもよい。
【００４７】
また、本実施形態において、ゲート電極１０９Ａをパターニング形成する際（図３（ａ）参照）にハフニウム酸化膜１０６及びジルコニウム酸化膜１０７をパターニングし、その後、ゲート電極１０９Ａの側面並びにパターン化されたハフニウム酸化膜１０６及びジルコニウム酸化膜１０７のそれぞれの側面にサイドウォール１１０を形成した（図３（ｂ）参照）。しかし、これに代えて、図４（ａ）に示すように、ゲート電極１０９Ａをパターニング形成する際にハフニウム酸化膜１０６、ジルコニウム酸化膜１０７、ジルコニウムシリケート膜１０８及びシリコン窒化膜１０４をパターニングし、その後、図４（ｂ）に示すように、ゲート電極１０９Ａの側面並びにパターン化されたハフニウム酸化膜１０６、ジルコニウム酸化膜１０７、ジルコニウムシリケート膜１０８及びシリコン窒化膜１０４のそれぞれの側面にサイドウォール１１０を形成してもよい。
【００４８】
【発明の効果】
本発明によると、シリコン基板等のシリコン領域上における高誘電体膜（例えばハフニウム酸化膜）の形成前に、高い吸酸素性を持つジルコニウム金属膜を堆積しておく。このため、ハフニウム酸化膜の堆積又はその熱処理によって酸化種が導入されたとしても、ジルコニウム金属膜が酸化されるのみで、シリコン基板は酸化されない。従って、高誘電体ゲート絶縁膜の誘電率が低下することを防止できるので、薄いシリコン酸化膜換算膜厚を持つゲート絶縁膜を得ることができる。また、原子半径の小さいジルコニウム金属が、ハフニウム酸化膜等の高誘電体膜中に拡散するため、該高誘電体膜中のダングリングボンドが終端されるので、高誘電体ゲート絶縁膜のリーク電流を低減することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図２】（ａ）〜（ｃ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】（ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
１０１　　シリコン基板
１０２　　素子分離絶縁膜
１０３　　自然酸化膜
１０４　　シリコン窒化膜
１０５　　ジルコニウム金属膜
１０６　　ハフニウム酸化膜
１０７　　ジルコニウム酸化膜
１０８　　ジルコニウムシリケート膜
１０９　　チタン窒化膜
１０９Ａ　ゲート電極
１１０　　サイドウォール

Claims

ジルコニウム酸化膜と、前記ジルコニウム酸化膜の上に形成され且つジルコニウム以外の金属の酸化物よりなる高誘電体膜との積層構造を持つゲート絶縁膜を備えていることを特徴とする半導体装置。
前記高誘電体膜は、ハフニウム酸化膜、ハフニウムシリケート膜又はハフニウムアルミネート膜であることを特徴とする請求項１に記載の半導体装置。
前記高誘電体膜は窒素を含むことを特徴とする請求項１に記載の半導体装置。
前記ゲート絶縁膜は、前記ジルコニウム酸化膜の下に形成されたジルコニウムシリケート膜を有することを特徴とする請求項１に記載の半導体装置。
シリコン領域上にジルコニウム金属膜を堆積する工程と、
前記ジルコニウム金属膜上に、ジルコニウム以外の金属の酸化物よりなる高誘電体膜を堆積する工程と、
前記高誘電体膜上に導電膜を形成した後、前記導電膜をパターニングすることによって電極を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
前記ジルコニウム金属膜は窒素を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
前記ジルコニウム金属膜の堆積時の厚さは０．５ｎｍ以上で且つ１．５ｎｍ以下であることを特徴とする請求項５に記載の半導体装置の製造方法。
前記高誘電体膜は、ハフニウム酸化膜、ハフニウムシリケート膜又はハフニウムアルミネート膜であることを特徴とする請求項５に記載の半導体装置の製造方法。
前記高誘電体膜は窒素を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
前記高誘電体膜の堆積時の厚さは１．０ｎｍ以上で且つ５．０ｎｍ以下であることを特徴とする請求項５に記載の半導体装置の製造方法。
前記高誘電体膜に対して熱処理を行なう工程をさらに備えていることを特徴とする請求項５に記載の半導体装置の製造方法。
前記ジルコニウム金属膜を堆積する工程よりも前に、
前記シリコン領域上にシリコン窒化膜を形成する工程をさらに備えていることを特徴とする請求項５に記載の半導体装置の製造方法。
前記シリコン窒化膜を形成する工程は、アンモニア雰囲気中又はアンモニアプラズマ雰囲気中において前記シリコン領域に対して熱処理を行なう工程を含むことを特徴とする請求項１２に記載の半導体装置の製造方法。
前記ジルコニウム金属膜を堆積する工程においてスパッタ法又はＣＶＤ法を用いることを特徴とする請求項５に記載の半導体装置の製造方法。
前記高誘電体膜を堆積する工程においてスパッタ法又はＣＶＤ法を用いることを特徴とする請求項５に記載の半導体装置の製造方法。
前記高誘電体膜に対して熱処理を行なう工程は、酸素、オゾン及び窒化酸素のうちの少なくとも１つを含むガスからなるプラズマ雰囲気中において行なわれることを特徴とする請求項５に記載の半導体装置の製造方法。
前記高誘電体膜に対して熱処理を行なう工程は、紫外線照射された、酸素、オゾン及び窒化酸素のうちの少なくとも１つを含む雰囲気中において行なわれることを特徴とする請求項５に記載の半導体装置の製造方法。
前記高誘電体膜に対して熱処理を行なう工程は、窒素、酸素、窒化酸素、アルゴン及び水素のうちの少なくとも１つを含む雰囲気中において行なわれることを特徴とする請求項５に記載の半導体装置の製造方法。
相対的に吸酸素性が高い第１の金属の酸化物よりなる第１の高誘電体膜と、前記第１の高誘電体膜の上に形成され且つ相対的に吸酸素性が低い第２の金属の酸化物よりなる第２の高誘電体膜との積層構造を持つゲート絶縁膜を備えていることを特徴とする半導体装置。
シリコン領域上に、相対的に吸酸素性が高い第１の金属よりなる金属膜を堆積する工程と、
前記金属膜上に、相対的に吸酸素性が低い第２の金属の酸化物よりなる高誘電体膜を堆積する工程と、
前記高誘電体膜上に導電膜を形成した後、前記導電膜をパターニングすることによって電極を形成する工程とを備えていることを特徴とする半導体装置の製造方法。