KR101762129B1 - 멤리스터 기반 하이브리드 소자 어레이 - Google Patents
멤리스터 기반 하이브리드 소자 어레이 Download PDFInfo
- Publication number
- KR101762129B1 KR101762129B1 KR1020150080994A KR20150080994A KR101762129B1 KR 101762129 B1 KR101762129 B1 KR 101762129B1 KR 1020150080994 A KR1020150080994 A KR 1020150080994A KR 20150080994 A KR20150080994 A KR 20150080994A KR 101762129 B1 KR101762129 B1 KR 101762129B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- voltage
- resistive
- memristor
- poly
- Prior art date
Links
- 230000015654 memory Effects 0.000 claims abstract description 41
- WEVYAHXRMPXWCK-UHFFFAOYSA-N Acetonitrile Chemical compound CC#N WEVYAHXRMPXWCK-UHFFFAOYSA-N 0.000 claims description 12
- 229920000144 PEDOT:PSS Polymers 0.000 claims description 4
- FOIXSVOLVBLSDH-UHFFFAOYSA-N Silver ion Chemical compound [Ag+] FOIXSVOLVBLSDH-UHFFFAOYSA-N 0.000 claims description 4
- 239000005092 [Ru (Bpy)3]2+ Substances 0.000 claims description 4
- 229920001467 poly(styrenesulfonates) Polymers 0.000 claims description 4
- CERQOIWHTDAKMF-UHFFFAOYSA-M Methacrylate Chemical compound CC(=C)C([O-])=O CERQOIWHTDAKMF-UHFFFAOYSA-M 0.000 claims description 3
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 claims description 3
- 239000000976 ink Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 3
- 239000004926 polymethyl methacrylate Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005274 electrospray deposition Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- GKWLILHTTGWKLQ-UHFFFAOYSA-N 2,3-dihydrothieno[3,4-b][1,4]dioxine Chemical compound O1CCOC2=CSC=C21 GKWLILHTTGWKLQ-UHFFFAOYSA-N 0.000 description 1
- 101100328886 Caenorhabditis elegans col-2 gene Proteins 0.000 description 1
- 101100328884 Caenorhabditis elegans sqt-3 gene Proteins 0.000 description 1
- 101100168115 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) con-6 gene Proteins 0.000 description 1
- 101100237842 Xenopus laevis mmp18 gene Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- -1 col3 Proteins 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 멤리스터(Memristor)에 관한 것으로, 보다 상세하게는 멤리스터의 저항의 저장 특성을 이용하여 멤리스터와 저항을 전압분배기 구조로 제작하여, 낮은 전압 구간에는 멤리스터의 저항값을 큰 값으로 저장하면 높은 전압 출력 즉 "1"을 저장하고, 멤리스터의 저항값을 작은 값으로 저장하면 낮은 전압 출력인 "0"이 저장되도록 만드는 메모리 소자와, 높은 전압의 구간에는 LED(Light Emitting Device) 특성을 가지는 소자에 대응하는 하이브리드 특성을 가지는 소자를 이용하여 병렬구조로 메모리 어레이(Memristive ROM)로 제작되며, 제작된 메모리 어레이는 Electro Hydrodynamic(EHD) 인쇄전자 기법으로 제작되어 유연 소자로서의 특성을 가지는 메모리 및 LED로 사용 가능한 하이브리드 특성 소자를 제공하고자 한다.
Description
본 발명은 멤리스터 및 LED 관련 특성을 모두 가지는 하이브리드 가능한 소자에 관한 것이다.
멤리스터는, 다양한 범위에 걸쳐서 조절 가능한 비-휘발성 전기 저항을 특징으로 하며, 멤리스터 및 그의 어레이들을 사용하여 다양한 장치가 구성될 수 있다.
한편, DRAM(Dynamic random access memory), SRAM(static RAM) 및 NAND 플래시를 포함한 현재의 메모리 기술은 자신의 확장성 한계(scalability limit)에 빠르게 도달하고 있다. 이에 따라, 미래의 메모리 어플리케이션의 성능 요건을 충족할 수 있는 새로운 메모리 기술이 크게 요망되고 있다. 멤리스터의 한 가지 유형인 저항성 RAM(Resistive RAM)이 유망한 기술이며, 우수한 확장성, 비휘발성, 다중-상태 작동, 3D 적층성(stackability) 및 CMOS 호환성을 나타내는 것으로 밝혀져 있다.
본 발명은 낮은 전압 대역에는 멤리스터 특성을 가지고, 높은 전압 대역에는 LED(Light Emitting Device) 특성을 가지는 하이브리드 가능한 소자를 이용하여 유연 저항과 LED 특성을 갖는 소자를 제공하고자 한다.
본 발명의 일 견지에 따르면, 탑 전극(top electrode)과 하부 전극(bottom electrode) 사이에 연장되어 기설정된 전압을 기반으로 전압 구간별 하이브리드 되는 저항성 메모리와, 상기 저항성 메모리와 단일 전도성 로우(row) 콘택을 통해 연결되어 해당 로우 라인에 릴레이된 복수의 저항성 메모리를 리드하는 저항 레이어(resistive layer)를 포함하고, 상기 저항 레이어별 동작 전압(operating voltage) 콘택이 로우 라인별로 연결되어 인가되는 전압에 따라 상기 저항성 메모리의 상태가 제어됨을 특징으로 한다.
본 발명의 멤리스터 소자는 다양한 저항 스위칭 특성을 가지는 2 이상의 저항 변화 메모리 및 LED를 이용하여 하나의 셀에서 저항, 메모리 및 LED의 특성을 동시에 구현할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 멤리스터 기반 하이브리드 소자 어레이에 대응되는 셀을 이용한 레이어(layer) 구성.
도 2는 본 발명으 일 실시 예에 따른 멤리스터 기반 하이브리드 소자 어레이에 대응되는 등가회로도.
도 3은 본 발명의 일 실시 예에 따른 멤리스터 기반 하리브리드 소자의 구조를 도시한 도면.
도 4는 본 발명의 일 실시 예에 따른 멤리스터 기반 하이브리드 소자의 상부 및 크기를 보인 단면도.
도 5는 본 발명의 일 실시 예에 따른 멤리스터 기반 하이브리드 소자의 등가 회로도.
도 6은 본 발명의 일 실시 예에 따른 멤리스터 기반 하이브리드 소자 관련 저항과 멤리스터의 특성 측정 결과를 보인 예시도.
도 7은 본 발명의 일 실시 예에 따른 멤리스터 기반 하이브리드 소자 관련 LED 특성 곡선을 보인 예시도.
도 8은 본 발명의 일 실시 예에 따른 멤리스터 기반 하이브리드 소자 관련 데이터 메모리 소자의 상태를 보인 예시도.
도 2는 본 발명으 일 실시 예에 따른 멤리스터 기반 하이브리드 소자 어레이에 대응되는 등가회로도.
도 3은 본 발명의 일 실시 예에 따른 멤리스터 기반 하리브리드 소자의 구조를 도시한 도면.
도 4는 본 발명의 일 실시 예에 따른 멤리스터 기반 하이브리드 소자의 상부 및 크기를 보인 단면도.
도 5는 본 발명의 일 실시 예에 따른 멤리스터 기반 하이브리드 소자의 등가 회로도.
도 6은 본 발명의 일 실시 예에 따른 멤리스터 기반 하이브리드 소자 관련 저항과 멤리스터의 특성 측정 결과를 보인 예시도.
도 7은 본 발명의 일 실시 예에 따른 멤리스터 기반 하이브리드 소자 관련 LED 특성 곡선을 보인 예시도.
도 8은 본 발명의 일 실시 예에 따른 멤리스터 기반 하이브리드 소자 관련 데이터 메모리 소자의 상태를 보인 예시도.
이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명에서는 구체적인 구성 소자 등과 같은 특정 사항들이 나타나고 있는데 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.
본 발명은 멤리스터(Memristor)에 관한 것으로, 보다 상세하게는 멤리스터의 저항의 저장 특성을 이용하여 멤리스터와 저항을 전압분배기 구조로 제작하여, 낮은 전압 구간에는 멤리스터의 저항값을 큰 값으로 저장하면 높은 전압 출력 즉 "1"을 저장하고, 멤리스터의 저항값을 작은 값으로 저장하면 낮은 전압 출력인 "0"이 저장되도록 만드는 메모리 소자와, 높은 전압의 구간에는 LED(Light Emitting Device) 특성을 가지는 소자에 대응하는 하이브리드 특성을 가지는 소자를 이용하여 병렬구조로 메모리 어레이(Memristive ROM)로 제작되며, 제작된 메모리 어레이는 Electro Hydrodynamic(EHD) 인쇄전자 기법으로 제작되어 유연 소자로서의 특성을 가지는 메모리 및 LED로 사용 가능한 하이브리드 특성 소자를 제공함으로써 해당 멤리스터 소자는 다양한 저항 스위칭 특성을 가지는 2 이상의 저항 변화 메모리 및 LED를 이용하여 하나의 셀에서 저항, 메모리 및 LED의 특성을 동시에 구현할 수 있는 기술을 제공하고자 한다.
이하, 본 발명의 일 실시 예에 따른 멤리스터 기반 하이브리드 소자 어레이의 구조를 도 1을 참조하여 자세히 살펴보기로 한다.
도 1은 본 발명의 일 실시 예에 따른 멤리스터 기반 하이브리드 소자 어레이에 대응되는 셀을 이용한 레이어(layer) 구성이다.
도 1을 참조하면, 본 발명이 적용된 레이어는 탑 전극(top electrode, 110)과 하부 전극(bottom electrode, 114), 상기 전극(110, 114) 사이에 액티브 레이어(Active layer)된 저항성 메모리(112)가 복수의 로우(row)를 기반으로 로우 라인별 로우 콘텍(Row Contacts)을 기준으로 배치되고, 상기 저항성 메모리(112)와 단일 전도성 로우(row) 콘택(116)을 통해 연결되어 해당 로우 라인에 릴레이된 복수의 저항성 메모리를 리드하는 저항 레이어(resistive layer, 118)가 배치되는 것으로, 본 발명의 일 실시 예에 따른 멤리스터 기반 하이브리드 소자 어레이 기반 레이어(100)는 저항 레이어(118, 120, 122, 124)별 동작 전압(operating voltage) 콘택(120)이 로우 라인별로 연결되어 인가되는 전압에 따라 상기 저항성 메모리(112)의 상태가 제어된다.
이때, 상기 저항성 메모리(112)는 기설정된 전압을 기반으로 전압 구간별 하이브리드 되는 멤리스터(Memristor)이고, 상기 멤리스터는 전극층에 인가되는 전압에 따라 저항 상태가 변경된다.
즉, 멤리스터의 저항의 저장 특성을 이용하여 멤리스터와 저항을 전압분배기 구조로 제작하여, 기설정된 전압 이하의 낮은 전압 대역에서는 멤리스터의 저항값을 큰 값으로 저장하면 높은 전압 출력 즉 "1"을 저장하고, 멤리스터의 저항값을 작은 값으로 저장하면 낮은 전압 출력인 "0"이 저장된다.
또한, 상기 저항 레이어(118)는 poly(3,4-ethylenedioxythiophene):poly(styrenesulfonate)(PEDOT:PSS)와 실버 나노-파티클스(silver nano-particles)를 배합하여 제작되어 유연 저항의 특성을 가진다.
한편, 상기 저항성 메모리(112)는 기설정된 전압 이상의 높은 전압 대역에서는 LED(Light Emitting Device)에 대응되게 발광된다.
여기서, 본 발명의 일 실시 예에 따른 LED 특성을 가지는 멤리스터는 [Ru(bpy)3]2+
2, poly(methy methacrylate), 아세토니트릴(acetonitrile) 및 N-N Dimethylformalehye를 배합하여 제작되는 것으로, MOLED 액티브레이어용 잉크의 용액을 아세토 니트릴과 16mg/㎖의 [Ru로 (BPY) 3] 2+ (
) 2 26mg / ㎖ / 폴리 (메틸 메타 크릴 레이트)로 제조하였다.
잉크는 개별적으로 제조하고, 6 시간 동안 자석 교반기로 교반하였다. 이어서 잉크 1과 혼합하였다.
1:1 용액을 형성하는 큰 크기의 입자를 제거하는 필터로는 5μm 여과 하였다. 일렉트로 스프레이 증착 (ESD) 현상을 활성화 용매의 전기 전도성을 증가시키기 위해 1 : 2/3 잉크의 비율이 용액을 N-N Dimethylformalehye (DMF)로 추가로 혼합 하였다. 최종 용액을 다시 3시간 교반 하였다.
잉크 전도도 범위는 20 °C에서 6 MS에 5.78 밀리 재료의 점도에 대한 점도 범위는 잉크 전도율 "Ecoscan Con 6"전도도 측정기에 의해 시험하였다.
이와 같이 상기 저항성 메모리와 저항 레이어는 병렬로 각각 연결되어 메모리 어레이(memristive ROM)로 제작되고, 상기 제작된 메모리 어레이는 Electro Hydrodynamic(EHD) 인쇄전자 기법으로 제작되며, 이에 대응하는 본 발명의 일 실시 예에 따른 멤리스터 기반 하이브리드 소자 어레이 관련 레이어 구성의 등가 회로는 도 2와 같다.
도 2에 도시된 바와 같이, 복수의 라인별(RW1, RW2, RW3, RW4) 연결된 멤리스터가 각 저항(R1, R2, R3, R4)를 기준으로 행(col1, col2, col3, col4)과 상기 라인별 (RW1, RW2, RW3, RW4) 병렬로 각각 연결되어 다층으로 고집적하여 적층된다.
도 3은 본 발명의 일 실시 예에 따른 멤리스터 기반 하이브리드 소자 어레이의 단위 셀의 구성을 보인 것으로, 도 3을 참조하면, 본 발명의 일 실시 예에 따른 멤리스터를 이용한 메모리 셀(300)은 기판(substrate, 310), 저항성 메모리(312), 탑 전극(top electrode, 314)를 포함한다.
상기 기판(310)은 도전성을 가지는 ITO(Indium Tin Oxide) 코팅 판(Glass 혹은 PET, 311)이 상부에 지지되어 상기 저항성 메모리(312)가 액티브 레이어(active layer)되고,poly(3,4-ethylenedioxythiophene):poly(styrenesulfonate)(PEDOT:PSS)와 실버 나노-파티클스(silver nano-particles)를 배합하여 제작되어 유연 저항 변화 메모리로 동작한다.
상기 탑 전극(314)은 상기 ITO 코팅판(311)이 도포된 기판(310)에 저항성 메모리 즉, 멤리스터(312)와 전기적으로 접촉되는 것으로, 은 접점(Ag Dot)을 통해 전기적으로 접촉된다.
상기 멤리스터(312)은 탑 전극(314)을 기준으로 MEH;PPV+PMMA layer(316)와 연결되어 전극층에 인가되는 전압에 따라 저항 상태가 변경된다. 상기 MEH;PPV+PMMA layer(316)는 탑 전극(314)과 또 다른 은 접점(318) 사이에 연장된다.
이때, 멤리스터(312)은 저항값의 크기에 따라 높은 혹은 낮은 전압을 저장되며, 낮은 전압 대역에는 멤리스터 특성을 가지고, 높은 전압은 LED 특성을 가지는 두 가지 특성을 통해 낮은 전압 구간에는 멤리스터의 저항의 저장 특성을 이용하여 멤리스터의 저항값을 큰 값으로 저장하며 높은 전압 출력 즉 "1"을 저장하고, 멤리스터의 저항값을 작은 값으로 저장하면 낮은 전압 출력인 "0"이 저장되도록 만드는 메모리 소자로 사용하고, 높은 전압의 구간에는 LED 소자로 발광 기능을 사용할 수 있는 소자로 사용한다.
계속해서, 도 4는 본 발명의 일 실시 예에 따른 멤리스터 기반 하이브리드 소자의 상부 및 크기를 보인 단면도이다.
도 4에 도시된 바와 같이, 본 발명의 멤리스터 기반 하이브리드 소자는, 복수의 은 접점 사이에 저장된 저항값의 크기에 따라 서로 상이한 전압 출력을 저장하는 멤리스터가 형성되어, 상기 멤리스터에 인가되는 전압을 조정하여 이를 통해 데이터를 저장할 뿐만 아니라, 기존 메모리에 비해 구조가 간단하고, 전원이 없이도 데이터가 저장되며 부수적으로 유연 저항으로 제작이 가능하다.
이와 같이 구성되는 멤리스터 기반 하이브리드 소자의 등가 회로는 도 5와 같다.
도 5에 도시된 바와 같이, 멤리스터 기반 하이브리드 소자는 하나의 멤리스터(510) 및 저항(512)이 직렬 라인으로 연결되어 하나의 저항, 멤리스터 및 하나의 출력 단자로 구성되어 낮은 전압 대역에는 멤리스터 특성을 가지고, 높은 전압은 LED 특성을 가지는 하이브리드 특성이 출력된다.
상기 낮은 전압 대역에서의 멤리스터는 poly(3,4-ethylenedioxythiophene):poly(styrenesulfonate)(PEDOT:PSS)와 실버 나노-파티클스(silver nano-particles)를 배합하여 제작되어 유연 저항 변화 메모리의 특성을 나타내고, 상기 높은 전압 대역에서는 [Ru(bpy)3]2+
2, poly(methy methacrylate), 아세토니트릴(acetonitrile) 및 N-N Dimethylformalehye를 배합하여 제작되어 LED의 특성을 나타낸다.
한편, 도 6은 본 발명의 따른 멤리스터 기반 하이브리드 소자에 있어서, 저항과 멤리스터의 특성 측정 결과를 도시한 것으로, 도 6a)는 저항의 I-V 특성곡선, 6b)는 100번 측정된 저항값, 6c)는 멤리스터의 I-V 특성 곡선, 6d)는 누적확률 VS 고저항(HRS)와 저저항(LRS) 멤리스터 상태의 저항 보인 것이다.
본 발명의 일 실시 예에 따른 멤리스터 기반 하이브리드 소자는 전압이 4V에서 +4V의 구간에는 도 6d에서와 같이 멤리스터 특성을 가져 도 8에서와 같이 높은 저항의 경우 높은 전압을 저장하므로 데이터 1을 저장하고 낮은 저항의 경우 낮은 전압을 저장하는 경우로 데이터 0을 저장한다. 그리고 이 전압의 구간은 도 7a)에서 같이 LED의 특성에서 발광하지 않는다. 그러나 4V 이상의 경우 소자는 도 7b)에서와 같이 발광 특성을 가지며 LED 소자로 사용이 가능하다.
상기와 같이 본 발명에 따른 멤리스터 기반 하이브리드 소자 어레이에 관한 동작이 이루어질 수 있으며, 한편 상기한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나 여러 가지 변형이 본 발명의 범위를 벗어나지 않고 실시될 수 있다. 따라서 본 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 청구범위와 청구범위의 균등한 것에 의하여 정하여져야 할 것이다.
310: 기판 311: ITO 코팅
312: 멤리스터 액티브레이어 314: 탑 전극
316: MEH;PPV+PMMA layer 318: Ag Dot
312: 멤리스터 액티브레이어 314: 탑 전극
316: MEH;PPV+PMMA layer 318: Ag Dot
Claims (6)
- 탑 전극(top electrode)과 하부 전극(bottom electrode) 사이에 연장되어 기설정된 전압을 기반으로 전압 구간별 하이브리드 되는 저항성 메모리와,
상기 저항성 메모리와 단일 전도성 로우(row) 콘택을 통해 연결되어 해당 로우 라인에 릴레이된 복수의 저항성 메모리를 리드하는 저항 레이어(resistive layer)를 포함하고,
상기 저항 레이어별 동작 전압(operating voltage) 콘택이 로우 라인별로 연결되어 인가되는 전압에 따라 상기 저항성 메모리의 상태가 제어됨을 특징으로 하며,
상기 저항 레이어는,
poly(3,4-ethylenedioxythiophene):poly(styrenesulfonate)(PEDOT:PSS)와 실버 나노-파티클스(silver nano-particles)를 배합하여 제작되어 유연 저항임을 특징으로 하고,
상기 저항성 메모리는,
[Ru(bpy)3]2+2, poly(methy methacrylate), 아세토니트릴(acetonitrile) 및 N-N Dimethylformalehye를 배합하여 제작됨을 특징으로 하는 멤리스터 기반 하이브리드 소자 어레이.
- 제1항에 있어서, 상기 저항성 메모리는,
저항과 연계된 전압 분배기 구조를 기반으로 기설정된 전압 이하의 전압 대역에서는 저항값의 크기에 따라 전압 출력 1 혹은 0이 저장됨을 특징으로 하는 멤리스터 기반 하이브리드 소자 어레이. - 제1항에 있어서, 상기 저항성 메모리는,
기설정된 전압 이상의 전압 대역에서는 LED(Light Emitting Device)에 대응되게 발광함을 특징으로 하는 멤리스터 기반 하이브리드 소자 어레이. - 삭제
- 삭제
- 제1항에 있어서, 상기 저항성 메모리와 저항 레이어는 병렬로 각각 연결되어 메모리 어레이(memristive ROM)로 제작되고, 상기 제작된 메모리 어레이는 Electro Hydrodynamic(EHD) 인쇄전자 기법으로 제작됨을 특징으로 하는 멤리스터 기반 하이브리드 소자 어레이.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150080994A KR101762129B1 (ko) | 2015-06-09 | 2015-06-09 | 멤리스터 기반 하이브리드 소자 어레이 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150080994A KR101762129B1 (ko) | 2015-06-09 | 2015-06-09 | 멤리스터 기반 하이브리드 소자 어레이 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160144623A KR20160144623A (ko) | 2016-12-19 |
| KR101762129B1 true KR101762129B1 (ko) | 2017-07-27 |
Family
ID=57735199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150080994A KR101762129B1 (ko) | 2015-06-09 | 2015-06-09 | 멤리스터 기반 하이브리드 소자 어레이 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101762129B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200132369A (ko) | 2019-05-17 | 2020-11-25 | 김은도 | 멤리스터 소자 및 그 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114860024B (zh) * | 2022-03-31 | 2023-10-24 | 安徽大学 | 一种基于忆阻器的稳压电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101353146B1 (ko) * | 2012-10-08 | 2014-01-22 | 제주대학교 산학협력단 | 나노구조체를 이용한 하이브리드 광 저장 장치 |
-
2015
- 2015-06-09 KR KR1020150080994A patent/KR101762129B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101353146B1 (ko) * | 2012-10-08 | 2014-01-22 | 제주대학교 산학협력단 | 나노구조체를 이용한 하이브리드 광 저장 장치 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200132369A (ko) | 2019-05-17 | 2020-11-25 | 김은도 | 멤리스터 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160144623A (ko) | 2016-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW589753B (en) | Resistance random access memory and method for fabricating the same | |
| CN1953230B (zh) | 包括纳米点的非易失性存储器件及其制造方法 | |
| US9356074B1 (en) | Memory array having divided apart bit lines and partially divided bit line selector switches | |
| US9275727B2 (en) | Multi-level memory array having resistive elements for multi-bit data storage | |
| US7842991B2 (en) | Nonvolatile memory devices including oxygen-deficient metal oxide layers and methods of manufacturing the same | |
| US10157962B2 (en) | Resistive random access memory | |
| US9082479B2 (en) | Nonvolatile memory element and nonvolatile memory device | |
| Ali et al. | All-printed and highly stable organic resistive switching device based on graphene quantum dots and polyvinylpyrrolidone composite | |
| US20140042380A1 (en) | Resistance switching material element and device employing the same | |
| US20130170283A1 (en) | Low forming voltage non-volatile storage device | |
| US8183554B2 (en) | Symmetrical programmable memresistor crossbar structure | |
| US20090302315A1 (en) | Resistive random access memory | |
| Ali et al. | Ultra-low power non-volatile resistive crossbar memory based on pull up resistors | |
| US8884264B2 (en) | Variable resistance memory device | |
| KR20120016044A (ko) | 진성 다이오드를 갖는 스위칭 가능한 접합부 | |
| US9627009B2 (en) | Interleaved grouped word lines for three dimensional non-volatile storage | |
| US8242479B2 (en) | Nonvolatile memory apparatus and manufacturing method thereof | |
| KR101762129B1 (ko) | 멤리스터 기반 하이브리드 소자 어레이 | |
| US9153778B2 (en) | Resistive switching devices and memory devices including the same | |
| Kang et al. | Dual resistive switching performance derived from ionic migration in halide perovskite based memory | |
| KR101692752B1 (ko) | 멤리스터 기반 메모리 장치 | |
| KR101557621B1 (ko) | 멤리스터 기반 소자 | |
| KR101741991B1 (ko) | 다중저항변화 메모리소자 | |
| WO2013137913A1 (en) | Varied multilayer memristive device | |
| JP7438901B2 (ja) | スイッチング回路および記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |