JP7438901B2 - スイッチング回路および記憶装置 - Google Patents

スイッチング回路および記憶装置 Download PDF

Info

Publication number
JP7438901B2
JP7438901B2 JP2020152882A JP2020152882A JP7438901B2 JP 7438901 B2 JP7438901 B2 JP 7438901B2 JP 2020152882 A JP2020152882 A JP 2020152882A JP 2020152882 A JP2020152882 A JP 2020152882A JP 7438901 B2 JP7438901 B2 JP 7438901B2
Authority
JP
Japan
Prior art keywords
capacitor
electrode
resistor
layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020152882A
Other languages
English (en)
Other versions
JP2022047137A (ja
Inventor
克伊 小松
賢一 室岡
忠臣 大坊
雄一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020152882A priority Critical patent/JP7438901B2/ja
Priority to TW110130110A priority patent/TWI783629B/zh
Priority to CN202111003792.4A priority patent/CN114171093A/zh
Priority to US17/461,093 priority patent/US20220083849A1/en
Publication of JP2022047137A publication Critical patent/JP2022047137A/ja
Application granted granted Critical
Publication of JP7438901B2 publication Critical patent/JP7438901B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/12Programming voltage switching circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065Analogue means
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/04Architecture, e.g. interconnection topology
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/08Learning methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/003Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/76Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Neurology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

本発明の実施形態は、スイッチング回路および記憶装置に関する。
近年、ニューロン回路を用いたニューラルネットワーク技術の開発が進められている。
米国特許公開2018/0226453
Nature Comunications 9,4661(2018)
発明が解決しようとする課題の一つは、ニューロンの動作の模倣が可能なスイッチング回路を提供することである。
実施形態のスイッチング回路は、第1のキャパシタと、第1のキャパシタに直列に接続された第1の抵抗と、第1のキャパシタおよび第1の抵抗の上方に設けられるとともに第1のキャパシタに並列に接続された第1のセレクタと、を含む第1の回路と、第2のキャパシタと、第2のキャパシタに直列に接続された第2の抵抗と、第2のキャパシタおよび第2の抵抗の上方に設けられるとともに第2のキャパシタに並列に接続された第2のセレクタと、を含み、第2の抵抗を介して第1の回路に接続された第2の回路と、を具備する。第1および第2のキャパシタは、半導体基板に設けられた第1および第2の下部電極と、第1および第2の下部電極の上に設けられた誘電体層と、誘電体層の上に設けられ、誘電体層とともに第1および第2の抵抗を構成する抵抗層と、抵抗層の上であって且つ誘電体層および抵抗層を挟んで第1の下部電極の反対側に設けられ、第1の下部電極とともに第1のキャパシタを構成する第1の上部電極と、抵抗層の上であって且つ誘電体層および抵抗層を挟んで第2の下部電極の反対側に設けられ、第2の下部電極とともに第2のキャパシタを構成する第2の上部電極と、を有する。
スイッチング回路の回路構成例を説明するための回路図である。 スイッチング回路の構造例を説明するための上面図である。 スイッチング回路の構造例を説明するための断面図である。 スイッチング回路の構造例を説明するための断面図である。 ニューロン回路を用いた記憶装置の構成例を説明するための模式図である。
以下、実施形態について、図面を参照して説明する。図面に記載された各構成要素の厚さと平面寸法との関係、各構成要素の厚さの比率等は現物と異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し適宜説明を省略する。
本明細書において「接続」とは物理的な接続だけでなく電気的な接続も含む。
(第1の実施形態)
スイッチング回路の回路構成例について以下に説明する。図1は、スイッチング回路の回路構成例を説明するための回路図である。スイッチング回路は、第1のキャパシタC1と第1の抵抗R1と第1のセレクタS1とを含む第1の回路SC1と、第2のキャパシタC2と第2の抵抗R2と第2のセレクタS2とを含む第2の回路SC2と、を具備する。
第1の抵抗R1の一方の端子は、例えば入力信号INを受信するための信号線に接続される。
第1のキャパシタC1は、第1の抵抗R1に直列に接続される。第1のキャパシタC1の上部電極は、第1の抵抗R1の他方の端子に接続される。第1のキャパシタC1の下部電極は、例えば接地電位GNDを供給するための配線に接続される。
第1のセレクタS1は、第1のキャパシタC1に並列に接続される。第1のセレクタS1の第1の電極は、第1の抵抗R1の他方の端子に接続される。第1のセレクタS1の第2の電極は、第1の電圧V1を供給するための電源に接続される。第1の電圧V1は、例えば正電圧である。
第2の抵抗R2の一方の端子は、第1の抵抗R1の他方の端子および第1のセレクタS1の第1の電極に接続される。これにより、第2の回路SC2は、第2の抵抗R2を介して第1の回路SC1に接続される。
第2のキャパシタC2は、第2の抵抗R2に直列に接続される。第2のキャパシタC2の上部電極は、第2の抵抗R2の他方の端子に接続される。第2のキャパシタC2の下部電極は、例えば接地電位GNDを供給するための配線に接続される。第2のキャパシタC2の容量は、第1のキャパシタC1の容量より大きい。
第2のセレクタS2は、第2のキャパシタC2に並列に接続される。第2のセレクタS2の第1の電極は、第2の抵抗R2の他方の端子に接続される。第2のセレクタS2の第2の電極は、第2の電圧V2を供給するための電源に接続される。第2の電圧V2は、例えば負電圧である。
第1のセレクタS1および第2のセレクタS2は、非線形抵抗スイッチング素子である。第1のセレクタS1および第2のセレクタS2は、閾値電圧を超える電圧が印加されるとオン状態に変化する。
図1に示すスイッチング回路は、例えばニューロン回路に適用可能である。ニューロン回路は、ニューラルネットワークを構築する回路ユニットである。
ニューロンは、生体の神経を構成する細胞である。生体は、ニューロンの細胞膜の内外に複数のイオンを含み、細胞膜の内外でのイオンの濃度差に応じて膜電位を形成する。
ニューロンの細胞膜は、カリウムイオン(K)のみを透過するカリウムチャネルと、ナトリウムイオン(Na)のみを透過するナトリウムチャネルと、を有する。
静止時の上記細胞膜は、カリウムチャネルおよびナトリウムチャネルを閉じている。このときの膜電位を静止膜電位という。
ニューロンが電気的な刺激からなる信号を受信すると、膜電位が一時的に変化する。まず、過分極が起きることにより、ナトリウムチャネルが開いてナトリウムイオンが細胞膜の外側から内側に移動する。これにより膜電位が静止膜電位よりも低下する。次に、脱分極が起きることにより、カリウムチャネルが一時的に開いてカリウムイオンが細胞膜の内側から外側に流出する。これにより膜電位が静止膜電位よりも上昇する。その後、膜電位が一定の値を超えると、ナトリウムチャネルおよびカリウムチャネルは閉じるが、細胞膜を介してナトリウムイオンおよびカリウムイオンが移動するため、膜電位が静止膜電位未満に低下した後、静止膜電位に戻る。これらの動作により膜電位の変化に応じたスパイクを有するスパイク信号を形成する。上記スパイク信号の形成動作を発火動作ともいう。
図1に示すスイッチング回路は、ナトリウムチャネルに相当する第1のセレクタS1と、カリウムチャネルに相当する第2のセレクタS2と、を具備し、入力信号INの電圧値に応じて第1のセレクタS1および第2のセレクタS2のオン状態またはオフ状態が変化することにより、出力信号OUTの電圧値を変化させてスパイク信号を形成できる。これにより、生体のニューロンの発火動作を模倣できる。
次に、図1に示すスイッチング回路の構造例について以下に説明する。図2は、スイッチング回路の構造例を説明するための上面模式図である。図3は、スイッチング回路の構造例を説明するための断面模式図であり、図2の線分X1-Y1における断面を示す。図4は、スイッチング回路の構造例を説明するための断面模式図であり、図1の線分X2-Y2における断面を示す。
図1に示すスイッチング回路は、図2ないし図4に示すように、電極11と、電極12と、誘電体層2と、抵抗層3と、導電層41と、導電層42と、導電層43と、電極51と、電極52と、スイッチング層61と、スイッチング層62と、電極71と、電極72と、配線81と、配線82と、配線83と、コンタクト91と、コンタクト92と、を具備する。各構成要素の間には、必要に応じて酸化シリコン(SiO)等の絶縁体が設けられる。各構成要素は、例えばフォトリソグラフィ技術を用いて形成される。
電極11および電極12は、半導体基板1に設けられる。電極11および電極12は、例えば、リンやボロン等のドーパントを含有するドープドシリコンを含む。電極11および電極12は、例えば半導体基板1に設けられた酸化シリコン(SiO)等の絶縁体により電気的に分離される。電極11は、図1に示す第1のキャパシタC1の下部電極を構成する。電極12は、図1に示す第2のキャパシタC2の下部電極を構成する。
誘電体層2は、電極11の上に設けられる。誘電体層2は、例えば酸化ハフニウム(HfO)、ケイ酸ハフニウム(HfSiO)、ケイ酸ジルコニウム(ZrSiO)、酸化ジルコニウム(ZrO)、チタン酸ストロンチウム(SrTiO)、およびチタン酸バリウムストロンチウム(BaSrTiO)からなる群より選ばれる少なくとも一つの材料を含む。これらの材料を用いることにより、誘電体層2の誘電率を高めることができる。
抵抗層3は、誘電体層2の上に設けられる。抵抗層3は、例えばポリシリコンを含む。抵抗層3は、誘電体層2とともに図1に示す第の抵抗R2を電極11と電極12との間の領域に構成し、誘電体層2とともに第の抵抗Rを電極11と導電層43との間の領域に構成する。抵抗層3は、例えばポリシリコンを含む。ポリシリコンを用いることにより、抵抗層3に安定的に高抵抗を付与できる。
導電層41は、電極11に対抗して抵抗層3の上に設けられる。換言すると、導電層41は、誘電体層2および抵抗層3に対して電極11の反対側に設けられる。導電層41は、図1に示す第1のキャパシタC1の上部電極を構成する。
導電層42は、電極12に対抗して抵抗層3の上に設けられる。換言すると、導電層42は、誘電体層2および抵抗層3に対して電極12の反対側に設けられる。導電層42は、図1に示す第2のキャパシタC2の上部電極を構成する。スイッチング回路は、導電層42を介して出力信号OUTを送信する。
電極11および導電層41は、図1に示す第1のキャパシタC1を構成する。電極12および導電層42は、図1に示す第2のキャパシタC2を構成する。なお、電極11と導電層41との重畳部の面積よりも電極12と導電層42との重畳部の面積を大きくすることにより、第1のキャパシタC1の容量よりも第2のキャパシタC2の容量を大きくできる。
導電層43は、抵抗層3の上に設けられる。スイッチング回路は、導電層43を介して入力信号INを受信する。
導電層41、導電層42、および導電層43は、例えば、チタン、タングステン、銅、およびアルミニウムからなる群より選ばれる少なくとも一つの元素を含む。
電極51は、導電層41の上に設けられる。電極52は、導電層42の上に設けられる。電極51および電極52は、例えば、カーボン、窒化カーボン、チタン、窒化チタン、タングステン、窒化タングステン、銅、およびアルミニウムからなる群より選ばれる少なくとも一つの元素を含む。電極51は、図1に示す第1のセレクタS1の第1の電極を構成する。電極52は、図1に示す第2のセレクタS2の第1の電極を構成する。
スイッチング層61は、電極51の上に設けられる。スイッチング層62は、電極52の上に設けられる。スイッチング層61およびスイッチング層62は、硫黄、セレン、およびテルルからなる群より選ばれる少なくとも一つのカルコゲン元素を含有する。
電極71は、スイッチング層61の上に設けられる。電極72は、スイッチング層62の上に設けられる。電極71および電極72は、例えば、カーボン、窒化カーボン、チタン、窒化チタン、タングステン、窒化タングステン、銅、およびアルミニウムからなる群より選ばれる少なくとも一つの元素を含む。電極71は、図1に示す第1のセレクタS1の第2の電極を構成する。電極72は、図1に示す第2のセレクタS2の第2の電極を構成する。
電極51、スイッチング層61、および電極71は、図1に示す第1のセレクタS1を構成する。電極52、スイッチング層62、および電極72は、図1に示す第2のセレクタS2を構成する。第1のセレクタS1および第2のセレクタS2は、上記スイッチング層に印加される電圧が閾値電圧より低いと、上記スイッチング層が絶縁体として機能し、オフ状態になる。第1のセレクタS1および第2のセレクタS2は、上記スイッチング層に印加される電圧が閾値電圧を超えると、上記スイッチング層の抵抗値が急激に低下して導電体として機能し、オン状態になる。
配線81は、電極71の上に設けられる。配線81は、第1の電圧V1を供給する電源に接続される。配線82は、電極72の上に設けられる。配線82は、第2の電圧V2を供給する電源に接続される。配線83は、コンタクト91を介して電極11に接続されるとともに、コンタクト92を介して電極12に接続される。配線83は、例えば接地電位GNDを供給する配線に接続される。
配線81、配線82、および配線83は、例えば、チタン、タングステン、銅、およびアルミニウムからなる群より選ばれる少なくとも一つの元素を含む。
コンタクト91およびコンタクト92は、例えば、チタン、タングステン、銅、およびアルミニウムからなる群より選ばれる少なくとも一つの元素を含む。
以上のように、本実施形態のスイッチング回路は、半導体基板に対してセレクタをキャパシタおよび抵抗の上方に設けることにより、例えばキャパシタおよび抵抗を形成する際に高温の熱処理が必要であっても、例えばポリシリコン等の低融点材料を抵抗に使用できる。
従来のCMOSベースのニューロン回路は、ニューロンの十分な発火動作を模倣することが困難である。これは、GPU等のプロセッサにおいてエネルギー効率の向上を妨げる原因であると考えられる。
近年のニューロン回路では、非線形抵抗スイッチング素子としてモット絶縁体を用いることが知られている。このニューロン回路により、ニューロンのようなストカスティックな動作をより模倣しやすくできる。しかしながら、モット絶縁体を用いたニューロン回路は、オフ電流や耐熱性の観点で不十分である。
これに対し、本実施形態のスイッチング回路は、非線形抵抗スイッチング素子としてカルコゲン元素を含むカルコゲナイド系セレクタを用いる。カルコゲナイド系セレクタは、モット絶縁体よりも高い耐熱性および低オフ電流を有するため実用上有利である。また、カルコゲナイド系セレクタは、CMOSプロセスと高い親和性を有するプロセスにより形成できるため、製造プロセスの複雑化を抑制できる。
(第2の実施形態)
図5は、ニューロン回路を用いた記憶装置の構成例を説明するための模式図である。記憶装置は、複数のニューロン回路100と、複数のニューロン回路100の上方に設けられたメモリセルアレイ(クロスバーアレイともいう)と、を具備する。
各ニューロン回路100は、第1の実施形態のスイッチング回路に相当する。各ニューロン回路100は、複数のワード線WLの一つまたは複数のビット線BLの一つに接続される。複数のワード線WLおよび複数のビット線BLは、互いに異なる方向に延在する。なお、ワード線WLに接続されるニューロン回路100またはビット線BLに接続されるニューロン回路100は、必ずしも設けられなくてもよい。
メモリセルアレイは、複数のメモリセルMCを備える。各メモリセルMCは、複数のワード線WLの一つおよび複数のビット線BLの一つに接続される。
各メモリセルMCは、例えば抵抗変化メモリ(ReRAM)、相変化メモリ(PCM)、磁気抵抗メモリ(MRAM)、またはスピン注入磁化反転型磁気メモリ(STT-MRAM)のメモリ層を有する。これらのメモリ層は、閾値電圧を超える電圧の印加により電気抵抗が変化する。
図5に示す記憶装置は、ワードWLおよびビット線BLにより選択される各メモリセルMCのメモリ層に閾値電圧を超える電圧を印加してメモリ層の電気抵抗を変化させることにより、データを記憶できる。
図5に示す記憶装置では、ワード線WLにニューロン回路100を接続することにより、例えば入力側のニューロン回路100からスパイク信号をワード線WLに入力することができる。また、ビット線BLにニューロン回路100を接続することにより、例えばビット線BLからの出力信号から出力側のニューロン回路100によりスパイク信号を生成して出力することができる。
以上のように、記憶装置にニューロン回路100を用いることにより、生体の動作を模倣するニューラルネットワークを構築できる。ニューロン回路100は、CMOSプロセスと高い親和性を有するプロセスにより形成できるため、製造プロセスの複雑化を抑制できる。さらに、上記記憶装置をGPU等のプロセッサに用いる場合にエネルギー効率を向上させることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…半導体基板、2…誘電体層、3…抵抗層、11…電極、12…電極、41…導電層、42…導電層、43…導電層、51…電極、52…電極、61…スイッチング層、62…スイッチング層、71…電極、72…電極、81…配線、82…配線、83…配線、91…コンタクト、92…コンタクト、100…ニューロン回路、C1…第1のキャパシタ、C2…第2のキャパシタ、IL…入力信号線、IN…入力信号、MC…メモリセル、OL…出力信号線、OUT…出力信号、R1…第1の抵抗、R2…第2の抵抗、S1…第1のセレクタ、S2…第2のセレクタ、SC1…第1の回路、SC2…第2の回路、V1…第1の電圧、V2…第2の電圧。

Claims (6)

  1. 第1のキャパシタと、前記第1のキャパシタに直列に接続された第1の抵抗と、前記第1のキャパシタおよび前記第1の抵抗の上方に設けられるとともに前記第1のキャパシタに並列に接続された第1のセレクタと、を含む第1の回路と、
    第2のキャパシタと、前記第2のキャパシタに直列に接続された第2の抵抗と、前記第2のキャパシタおよび前記第2の抵抗の上方に設けられるとともに前記第2のキャパシタに並列に接続された第2のセレクタと、を含み、前記第2の抵抗を介して前記第1の回路に接続された第2の回路と、
    を具備し、
    前記第1および第2のキャパシタは、
    半導体基板に設けられた第1および第2の下部電極と、
    前記第1および第2の下部電極の上に設けられた誘電体層と、
    前記誘電体層の上に設けられ、前記誘電体層とともに前記第1および第2の抵抗を構成する抵抗層と、
    記抵抗層の上であって且つ前記誘電体層および前記抵抗層を挟んで前記第1の下部電極の反対側に設けられ、前記第1の下部電極とともに前記第1のキャパシタを構成する第1の上部電極と、
    記抵抗層の上であって且つ前記誘電体層および前記抵抗層を挟んで前記第2の下部電極の反対側に設けられ、前記第2の下部電極とともに前記第2のキャパシタを構成する第2の上部電極と、を有する、スイッチング回路。
  2. 前記第1および第2のセレクタのそれぞれは、
    第1の電極と、
    第2の電極と、
    前記第1および第2の電極の間に設けられ、硫黄、セレンおよびテルルからなる群より選ばれる少なくとも一つのカルコゲン元素を含有するスイッチング層と、
    を有する、請求項1に記載のスイッチング回路。
  3. 前記抵抗層は、ポリシリコンを含む、請求項1または請求項2に記載のスイッチング回路。
  4. 前記誘電体層は、酸化ハフニウム、ケイ酸ハフニウム、ケイ酸ジルコニウム、酸化ジルコニウム、チタン酸ストロンチウム、およびチタン酸バリウムストロンチウムからなる群より選ばれる少なくとも一つの材料を含む、請求項1ないし請求項3のいずれか一項に記載のスイッチング回路。
  5. メモリセルと、
    前記メモリセルに接続されたワード線と、
    前記メモリセルに接続されたビット線と、
    前記ワード線または前記ビット線に接続され、請求項1ないし請求項4のいずれか一項に記載のスイッチング回路を含むニューロン回路と、
    を具備する、記憶装置。
  6. 前記メモリセルは、抵抗変化メモリ、相変化メモリ、磁気抵抗メモリ、またはスピン注入磁化反転型磁気メモリのメモリ層を有する、請求項5に記載の記憶装置。
JP2020152882A 2020-09-11 2020-09-11 スイッチング回路および記憶装置 Active JP7438901B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020152882A JP7438901B2 (ja) 2020-09-11 2020-09-11 スイッチング回路および記憶装置
TW110130110A TWI783629B (zh) 2020-09-11 2021-08-16 交換電路及記憶裝置
CN202111003792.4A CN114171093A (zh) 2020-09-11 2021-08-30 开关电路及存储装置
US17/461,093 US20220083849A1 (en) 2020-09-11 2021-08-30 Switching circuit and storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020152882A JP7438901B2 (ja) 2020-09-11 2020-09-11 スイッチング回路および記憶装置

Publications (2)

Publication Number Publication Date
JP2022047137A JP2022047137A (ja) 2022-03-24
JP7438901B2 true JP7438901B2 (ja) 2024-02-27

Family

ID=80476491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020152882A Active JP7438901B2 (ja) 2020-09-11 2020-09-11 スイッチング回路および記憶装置

Country Status (4)

Country Link
US (1) US20220083849A1 (ja)
JP (1) JP7438901B2 (ja)
CN (1) CN114171093A (ja)
TW (1) TWI783629B (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130099187A1 (en) 2011-10-25 2013-04-25 Matthew D. Pickett Multilayer structure based on a negative differential resistance material
JP2014033041A (ja) 2012-08-02 2014-02-20 Tokyo Electron Ltd スイッチ素子およびそれを用いたクロスバー型メモリアレイ
US20140214738A1 (en) 2013-01-29 2014-07-31 Hewlett-Packard Development Company, L.P. Neuristor-based reservoir computing devices
US20180226453A1 (en) 2017-01-26 2018-08-09 Hrl Laboratories, Llc Scalable, stackable, and beol-process compatible integrated neuron circuit
JP2018524698A (ja) 2015-06-29 2018-08-30 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation ニューロモーフィック処理デバイス

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0731705B2 (ja) * 1992-08-24 1995-04-10 東京工業大学長 自己学習型積和演算回路素子及び回路
US7778063B2 (en) * 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
DE102017005884A1 (de) * 2016-07-07 2018-01-11 Merck Patent Gmbh Elektronisches Schaltelement
JP6765686B2 (ja) * 2016-11-30 2020-10-07 国立研究開発法人科学技術振興機構 ニューロン回路、システムおよびスイッチ回路
US10600961B2 (en) * 2017-07-27 2020-03-24 Hrl Laboratories, Llc Scalable and low-voltage electroforming-free nanoscale vanadium dioxide threshold switch devices and relaxation oscillators with current controlled negative differential resistance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130099187A1 (en) 2011-10-25 2013-04-25 Matthew D. Pickett Multilayer structure based on a negative differential resistance material
JP2014033041A (ja) 2012-08-02 2014-02-20 Tokyo Electron Ltd スイッチ素子およびそれを用いたクロスバー型メモリアレイ
US20140214738A1 (en) 2013-01-29 2014-07-31 Hewlett-Packard Development Company, L.P. Neuristor-based reservoir computing devices
JP2018524698A (ja) 2015-06-29 2018-08-30 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation ニューロモーフィック処理デバイス
US20180226453A1 (en) 2017-01-26 2018-08-09 Hrl Laboratories, Llc Scalable, stackable, and beol-process compatible integrated neuron circuit

Also Published As

Publication number Publication date
TWI783629B (zh) 2022-11-11
US20220083849A1 (en) 2022-03-17
JP2022047137A (ja) 2022-03-24
TW202226074A (zh) 2022-07-01
CN114171093A (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
TWI434408B (zh) 電阻式記憶體及處理電阻式記憶體之方法
US9362498B2 (en) Method of forming a memory and method of forming a memory array
KR101656979B1 (ko) 스위칭 디바이스 구조 및 방법
US20220069131A1 (en) Multi-metal lateral layer devices with internal bias generation
US10700129B2 (en) Vertical array of resistive switching devices having a tunable oxygen vacancy concentration
US9627009B2 (en) Interleaved grouped word lines for three dimensional non-volatile storage
KR20120016044A (ko) 진성 다이오드를 갖는 스위칭 가능한 접합부
CN110649062A (zh) 三维层叠式半导体存储器件
US10991763B2 (en) Vertical array of resistive switching devices having restricted filament regions and tunable top electrode volume
US11849653B2 (en) Controlling positive feedback in filamentary
US11250315B2 (en) Electrochemical device of variable electrical conductance
EP3267502B1 (en) Memory cell with parallel resistive memory elements
JP7438901B2 (ja) スイッチング回路および記憶装置
US11309354B2 (en) Three-dimensional nonvolatile memory device having resistance change structure and method of operating the same
KR101762129B1 (ko) 멤리스터 기반 하이브리드 소자 어레이
CN116635938A (zh) 用于非易失性忆阻器件的加速写入的混合导电易失性存储器元件
WO2013137913A1 (en) Varied multilayer memristive device
JP2022182534A (ja) 可変容量素子、メモリ、デバイス及び可変容量素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240214

R151 Written notification of patent or utility model registration

Ref document number: 7438901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151