KR101692752B1

KR101692752B1 - 멤리스터 기반 메모리 장치

Info

Publication number: KR101692752B1
Application number: KR1020150036671A
Authority: KR
Inventors: 배진호; 샤우카트 알리
Original assignee: 제주대학교 산학협력단
Priority date: 2015-03-17
Filing date: 2015-03-17
Publication date: 2017-01-04
Also published as: KR20160111692A

Abstract

본 발명은 복수의 페어링된 멤리스터가 병렬로 연결되어 상기 페어링된 멤리스터별 가변 저항 상태가 형성되는 어레이와, 상기 어레이와 연계되어 어레이 내 단위 셀 단위별 멤리스터를 전류를 통해 구동 모드에 따라 스위칭 제어하는 제어부를 포함한다.

Description

멤리스터 기반 메모리 장치{APPARATUS FOR MEMORY BASED MEMRISTOR}

본 발명은 멤리스터를 이용한 메모리에 관한 것이다.

전자 장치의 개발에 있어서 디바이스의 크기를 최소화하려는 경향이 지속되어 오고 있다.

DRAM(dynamic random access memory), SRAM(static RAM) 및 NAND 플래시를 포함한 현재의 메모리 기술은 자신의 확장성 한계(scalability limit)에 빠르게 도달하고 있다. 이에 따라, 미래의 메모리 어플리케이션의 성능 요건을 충족할 수 있는 새로운 메모리 기술이 크게 요망되고 있다. 멤리스터의 한 가지 유형인 저항성RAM(Resistive RAM)이 유망한 기술이며, 우수한 확장성, 비휘발성, 다중-상태 작동, 3D 적층성(stackability) 및 CMOS 호환성을 나타내는 것으로 밝혀져 있다.

이러한 멤리스터는 전력 없이도 기억을 유지할 수 있어 에너지 소모 및 부팅 시간을 획기적으로 줄일 수 있는 등 소자의 기능을 향상시킬 수 있는 이점이 있으나, 저항 변화 메모리 자체의 기능과 구별될 만한 차이점이 부족하여 멤리스터 고유의 활용 기능에 대한 문제점이 제기된 실정이다.

본 발명은 멤리스터(Memristor) 소자를 페어링(pairing)하거나 혹은 상기 페어링된 멤리스터가 다수로 연결된 어레이를 적층하여 고집적 한 후 접지에 연결된 제어 회로를 통해 저항을 제어하여 적응적으로 원하는 비트의 저항값에 따른 상태를 출력하고, 고집적된 다층의 어레이 제작 시 빠른 응답속도를 갖는 절연체를 이용하여 선별적으로 멤리스터를 구동하거나 소모 전력을 제어함으로써 필요한 저항값을 선택하여 결정할 수 있어 향상된 전력 효율을 확보 가능할 뿐만 아니라, 절연 특성이 강화된 신뢰성을 향상시킬 수 있는 기술을 제공하고자 한다.

본 발명의 일 견지에 따르면, 복수의 페어링된 멤리스터가 병렬로 연결되어 상기 페어링된 멤리스터별 가변 저항 상태가 형성되는 어레이와, 상기 어레이와 연계되어 어레이 내 단위 셀 단위별 멤리스터를 전류를 통해 구동 모드에 따라 스위칭 제어하는 제어부를 포함함을 특징으로 한다.

본 발명은 필요한 저항값을 선택하여 결정할 수 있어 향상된 전력 효율을 확보 가능할 뿐만 아니라, 절연 특성이 강화된 신뢰성을 향상시킬 수 있는 효과가 있다.

도 1은 본 발명의 일 실시 예에 따른 멤리스터 기반 메모리 장치에 대응하는 회로도.
도 2는 본 발명의 일 실시 예에 따른 멤리스터 기반 메모리 장치에 대응하는 소자의 구조.
도 3은 본 발명의 일 실시 예에 따른 멤리스터 기반 메모리 장치에 대응하는 소자의 상태 저장 및 출력 상태 예시도.
도 4는 본 발명의 일 실시 예에 따른 멤리스터 기반 메모리 장치에 대응하는 3차원 제작 구조도.
도 5는 본 발명의 일 실시 예에 따른 멤리스터 기반 메모리 장치의 등가 회로도.
도 6은 본 발명의 일 실시 예에 따른 멤리스터 기반 메모리 장치의 3차원 저항성 메모리 구조 및 등가 회로를 보인 예시도.

이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명에서는 구체적인 구성 소자 등과 같은 특정 사항들이 나타나고 있는데 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.

본 발명은 멤리스터(Memristor)에 관한 것으로, 보다 상세하게는 메모리와 레지스터가 결합된 멤리스터(Memristor) 소자를 페어링(pairing)하거나 혹은 상기 페어링된 멤리스터가 다수로 연결된 어레이를 적층하여 고집적 한 후 접지에 연결된 제어 회로를 통해 저항을 제어하여 멤리스터의 기설정된 각 동작 전압 턴온 및 턴오프 상태 라인 이상 및 이하로 각각 전원을 변경하여 전원을 공급하여 적응적으로 원하는 비트의 저항값에 따른 상태를 출력하고, 고집적된 다층의 어레이 제작 시 빠른 응답속도를 갖는 절연체를 이용하여 선별적으로 멤리스터를 구동하거나 소모 전력을 제어함으로써 필요한 저항값을 선택하여 결정할 수 있어 향상된 전력 효율을 확보 가능할 뿐만 아니라, 절연 특성이 강화된 신뢰성을 향상시킬 수 있는 기술을 제공하고자 한다.

이하, 본 발명의 일 실시 예에 따른 멤리스터 기반 메모리 장치의 상세구조를 도 1 내지 3을 참조하여 자세히 살펴보기로 한다.

본 발명의 일 실시 예에 따른 멤리스터 기반 메모리 장치는 도 1에 도시된 회로와 같고, 도 1을 참조하면, 본 발명이 적용된 멤리스터 기반 메모리 장치는 복수의 페어링된 멤리스터(112)가 병렬로 연결되어 상기 페어링된 멤리스터별 가변 저항 상태가 형성되는 어레이(114, 116, 118, 120)와, 상기 어레이(114, 116, 118, 120)와 연계되어 어레이 내 단위 셀 단위별 멤리스터를 전류를 통해 구동 모드에 따라 스위칭 제어하는 각각의 제어부(110, 111)를 포함한다.

이때, 상기 제어부(110, 111)는 설정된 구동 모드에 따라 모드를 전환하여 상기 어레이 내 라인별 원하는 전압을 선별적으로 인가할 수 있을 뿐만 아니라 그라운드에 연결을 해 주는 기능을 수행한다.

상기 페어링된 멤리스터는 두 개의 멤리스터를 통해 세 가지 상태를 저장할 수 있는 메모리이다.

여기서, 도 2를 참조하면, 도 2 a)에 도시된 단위 셀과 같이 두 개의 멤리스터(210)가 기판(212) 상에 액티브 레이어(active layer)되고, 이와 대응되게 도 2 b)에 도시된 바와 같이 상기 페어링된 멤리스터(210)는 탑 전극(top electrode, 215)에 전기적으로 접합된 제1 멤리스터(214)와, 상기 제1 멤리스터(214)와 중심 전극(center electrode, 217)을 통해 결합되고, 하부 전극(bottom electrode, 218)과 전기적으로 접합된 제2 멤리스터(216)로 구성된다. 상기 전극 소재는 일반적으로 나노 은(Ag) 소재를 사용하여 제작하고 멤리스터는 PVP로 제작이 가능하다.

본 발명이 적용된 소자는 인쇄전자 기법으로 유연 멤리스터를 제작하기 위한 재료로서 PVP(poly(4-vinylphenol) 또는 그래핀 퀀텀덧(Graphene Quantum Dots (G-QDs))과 PVP를 일정 비율로 혼합하여 사용하였으며, 유연 저항의 재료로서 아세토니트릴(Acetonitrile)안에 MEM:PPV와 폴리메틸메타아크릴레이트(PMMA)를 혼합하여 사용한다.

또한, 도 3을 참조하면, 본 발명이 적용된 페어링된 멤리스터는 양(+)과 음(-)의 전원이 인가되는 경우 독립적으로 높은 저항(HRS)과 낮은 저항(LRS) 상태를 저장 가능하며, 저장된 저항 값에 따른 3가지 상태를 출력한다.

상기 제1 및 제2 멤리스터는, 온(on) 혹은 오프(off) 제어를 위해 인가되는 기설정된 각 동작 전압이 이상 혹은 이하 여부에 따라 구동 모드가 변경되어 구동 모드별 저항이 가변되는 것으로, 상기 구동 모드에 따라 기설정된 멤리스터의 온(on) 동작 전압을 초과하는 전압의 전원이 인가되는 경우 기설정된 저항값 미만의 저(low) 저항 상태를 저장하고, 오프(off) 동작 전압 이하의 전압의 전원이 인가되는 경우 기설정된 저항값 이상의 고(high) 저항 상태를 저장한다.

즉, 도 3a)에 도시된 바와 같이 좌측부터 제1 멤리스터와 제2 멤리스터가 모두 저저항 혹은 고저항 상태, 제1 멤리스터는 저저항, 제2 멤리스터는 고저항 상태, 제1 멤리스터는 고저항, 제2 멤리스터는 저저항 상태를 저장한다.

이에 따라 도 3b)에서는 3가지 저장 상태 출력 조건을 도시하였다.

도 3b)를 참조하면, case 1은 M1과 M2 모두 고저항 상태인 경우,

=

/2 이며, 이 경우 M1과 M2 모두 저저항 상태인 경우와 동일하다. case 2는 M1은 고저항, M2는 저저항 상태로,

=

/1000 = 0V이다. case 3은 M1은 저저항, M2는 고저항 상태로

=

/1 = 1v이다.

다시 말해, 페어링된 멤리스터별 가변 저항 상태는, 상기 페어링된 멤리스터 내 제1 및 제2 멤리스터가 모두 기설정된 저항값 미만의 저(low) 저항 상태 혹은,상기 제1 멤리스터는 상기 저 저항 상태, 상기 제2 멤리스터는 기설정된 저항값 이상의 고(high) 저항 상태 혹은, 상기 제1 멤리스터는 상기 고 저항 상태, 상기 제2 멤리스터는 저 저항 상태를 포함함으로써 필요한 저항값을 선택하여 결정할 수 있어 향상된 전력 효율을 확보 가능하다.

한편, 본 발명의 또 다른 실시 예에 따른 어레이는 복수의 열(row)라인별 복수의 멤리스터가 레지스터와 병렬로 연결되어 전원 입력 및 데이터 처리를 위한 기설정된 바(bar) 및 상기 기설정된 바와 크로스되어 접지를 수행하는 바를 포함한다.

더욱 상세하게는 도 5를 참조하면 도 5는 본 발명의 또 다른 실시 예에 따른 멤리스터 기반 메모리 장치의 등가 회로를 보인 것으로, 도 5에 도시된 바와 같이 복수의 라인별(RW1, RW2, RW3, RW4) 멤리스터가 각 레지스터(R1, R2, R3, R4)를 기준으로 행(col1, col2, col3, col4)과 상기 라인별 (RW1, RW2, RW3, RW4) 병렬로 각각 연결되어 다층으로 고집적하여 적층된다.

도 6은 본 발명의 일 실시 예에 따른 멤리스터 기반 메모리 장치의 3차원 저항성 메모리 구조를 보인 것으로, 두 개의 멤리스터가 하나의 칼럼 바인 접지를 공유하여 사용하는 구조로, 이러한 구조가 적층되어 다층 구조로 제작된다.

도 6 a에 도시된 바와 같이 다층 구조 제작된 경우 전원 입력, 데이터 저장 및 출력을 4개의 로우(Row)바를 사용하고, 접지를 위해 2개의 칼럼(column) 바를 사용한다. 각 바 사이에 PVP(poly(4-vinylphenol) 코팅을 도시된 바와 같이 전체적으로 하면 Row바와 column바 사이의 영역에서만 멤리스터로 동작을 할 뿐만 아니라 바와 연결되지 않은 영역은 절연체로 동작한다. 또한 Row바와 Row바 사이에는 전압차가 생기지 않으므로 절연체로 동작을 한다. 그리고 풀업(full-up)저항은 동작시키는 멤리스터의 개수에 맞춘 소모전력에 견딜 수 있게 설계된다.

이는 도 4에 도시된 3차원 제작 구조도와 같고 본 발명이 적용되어 제작된 메모리 소자는 멤리스터층과 절연층은 PVP 혹은 높은 저항 특성을 갖는 PMMA의 예와 같은 소재로 제작되며 절연층은 멤리스터 층보다 더 두껍게 제작할 경우 완벽한 절연특성을 갖는다. 각 층의 절연소재는 일반적인 나노 절연 소재를 사용한다.

한편, 도 6 b는 6a에 대응하는 등가회로도이다.

상기와 같이 본 발명에 따른 멤리스터 기반 메모리 장치에 관한 동작이 이루어질 수 있으며, 한편 상기한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나 여러 가지 변형이 본 발명의 범위를 벗어나지 않고 실시될 수 있다. 따라서 본 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 청구범위와 청구범위의 균등한 것에 의하여 정하여져야 할 것이다.

110: 제어부 112: 페어링된 멤리스터
114: 어레이 214: 제1 멤리스터
215: 탑 전극 216: 제2 멤리스터
217: 중앙 전극 218: 바텀 전극

Claims

복수의 페어링된 멤리스터가 병렬로 연결되어 상기 페어링된 멤리스터별 가변 저항 상태가 형성되는 어레이와,
상기 어레이와 연계되어 어레이 내 단위 셀 단위별 멤리스터를 전류를 통해 구동 모드에 따라 스위칭 제어하는 제어부를 포함함을 특징으로 하며,
상기 어레이는,
복수의 열(row)라인별 복수의 멤리스터가 레지스터와 병렬로 연결되어 전원 입력 및 데이터 처리를 위한 기설정된 바(bar) 및 상기 기설정된 바와 크로스되어 접지를 수행하는 바를 포함하고,
상기 각 바 사이의 코팅된 PVP 혹은 그래핀 퀀텀 덧(Graphene Quantum Dots (G-QDs))과 PVP 혼합 소재를 통해 서로 크로스되는 바 사이의 영역에 위치하는 멤리스터를 제외한 나머지 멤리스터는 절연체로 동작함을 특징으로 하며,
상기 페어링된 멤리스터는,
탑 전극(top electrode)에 전기적으로 접합된 제1 멤리스터와,
상기 제1 멤리스터와 중심 전극(center electrode)을 통해 결합되고, 하부 전극(bottom electrode)과 전기적으로 접합된 제2 멤리스터를 포함함을 특징으로 하며,
상기 중심 전극은 상기 기설정된 바와 크로스되어 접지를 수행하는 바에 연결되어 있는 멤리스터 기반 메모리 장치.
삭제
제1항에 있어서, 상기 어레이는,
단층 혹은 적어도 둘 이상으로 적층되어 일체화됨을 특징으로 하는 멤리스터 기반 메모리 장치.
삭제
제1항에 있어서, 상기 제1 및 제2 멤리스터는,
온(on) 혹은 오프(off) 제어를 위해 인가되는 기설정된 각 동작 전압이 이상 혹은 이하 여부에 따라 구동 모드가 변경되어 구동 모드별 저항이 가변됨을 특징으로 하는 멤리스터 기반 메모리 장치.
제1항에 있어서, 상기 페어링된 멤리스터는,
상기 구동 모드에 따라 기설정된 멤리스터의 온(on) 동작 전압을 초과하는 전압의 전원이 인가되는 경우 기설정된 저항값 미만의 저(low) 저항 상태를 저장하고, 오프(off) 동작 전압 이하의 전압의 전원이 인가되는 경우 기설정된 저항값 이상의 고(high) 저항 상태를 저장함을 특징으로 하는 멤리스터 기반 메모리 장치.
제1항에 있어서, 상기 페어링된 멤리스터별 가변 저항 상태는,
상기 페어링된 멤리스터 내 제1 및 제2 멤리스터가 모두 기설정된 저항값 미만의 저(low) 저항 상태 혹은,
상기 제1 멤리스터는 상기 저 저항 상태, 상기 제2 멤리스터는 기설정된 저항값 이상의 고(high) 저항 상태 혹은,
상기 제1 멤리스터는 상기 고 저항 상태, 상기 제2 멤리스터는 저 저항 상태를 포함함을 특징으로 하는 멤리스터 기반 메모리 장치.
제1항에 있어서, 상기 제어부는,
설정된 구동 모드에 따라 모드를 전환하여 상기 어레이 내 라인별 전압을 적응적으로 인가하고, 상기 어레이를 그라운드(ground)에 연결함을 특징으로 하는 멤리스터 기반 메모리 장치.