CN104505344A - 形成多孔超低介电材料的方法 - Google Patents

形成多孔超低介电材料的方法 Download PDF

Info

Publication number
CN104505344A
CN104505344A CN201410411961.1A CN201410411961A CN104505344A CN 104505344 A CN104505344 A CN 104505344A CN 201410411961 A CN201410411961 A CN 201410411961A CN 104505344 A CN104505344 A CN 104505344A
Authority
CN
China
Prior art keywords
low
layer
dielectric constant
dielectric
constant layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410411961.1A
Other languages
English (en)
Other versions
CN104505344B (zh
Inventor
鲍宇
桑宁波
雷通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410411961.1A priority Critical patent/CN104505344B/zh
Publication of CN104505344A publication Critical patent/CN104505344A/zh
Application granted granted Critical
Publication of CN104505344B publication Critical patent/CN104505344B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种形成多孔超低介电材料的方法，包括：步骤S01：在一半导体衬底上依次沉积介电阻挡层以及含有致孔剂的低介电常数层；步骤S02：对低介电常数层表面进行氧气等离子体处理；步骤S03：去除氧化层；步骤S04：去除致孔剂；步骤S05：在处理后的低介电常数层表面依次形成介电阻挡层以及金属硬质掩膜层。本发明提供的形成多孔超低介电材料的方法中，通过去除低介电常数层表面的氧化层，可以提高去除致孔剂的效率，在紫外线处理或加热处理过程中，使得低介电常数层中的有机物被充分分解，从而得到较低的低介电常数。此外，通过去除氧化层可以避免沟槽结构的侧壁出现凹陷，保持刻蚀后的沟槽结构的侧壁平坦化。

Description

形成多孔超低介电材料的方法
技术领域
本发明涉及半导体集成电路及其制造领域，尤其涉及一种形成多孔超低介电材料的方法。
背景技术
随着集成电路的集成度不断提高，半导体技术也持续的飞速发展。在半导体制造工艺中，由于铝互连线具有良好的导电性能，且铝与介电质材料、半导体材料之间具有很好的粘附性能，所以被广泛的应用于集成电路的后段互连；然而，随着集成度的进一步提高，使得导线的尺寸越来越小，而铝导线的电阻就显得较高，已经难以满足高电流密度的要求，因此铝互连线逐渐过渡到铜导线。
另外，由于电容电阻延迟效应的逐渐增加，为了降低线间延时，两层互连金属间的介质层要求有较低的介电常数，介电质材料从最初的氧化硅(介电常数为4左右)过渡到氟硅玻璃(介电常数为3.7左右)直至掺碳的氧化硅(介电常数为3左右)，45nm及其以下的工艺中，甚至采用具有一定孔洞的超低介电常数材料(介电常数小于2.5)。
目前现有的形成超低介质常数薄膜的方法是：首先在半导体衬底上沉积介电阻挡层以及含有致孔剂的低介电常数层；然后对低介电常数层表面进行氧气等离子体处理，以去除低介电常数层30表面残留的反应物前驱物；最后去除低介电常数层中的致孔剂，以形成微孔的低介电常数层。
上述方法由于采用等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，简称：PECVD)的方法沉积掺碳低介电常数层之后，通常会采用氧气等离子体处理去除反应腔内残留的反应物，而这会导致 掺碳低介电常数层表面形成一层相对致密的氧化硅层，该氧化层的存在会影响后续工艺制程，会导致以下缺陷：
缺陷一：该氧化硅层的存在将阻碍在下一步骤的紫外线照射，紫外线处理可以有机致孔剂赶出低介电常数层，得到有孔的掺碳低介电常数层,孔洞的引入能够降低介电常数，而氧化硅层的存在降低了去除致孔剂的效率，导致低介电常数层中的有机物没有完全分解，不能将有机物被完全赶出，从而导致了低介电常数层不能达到理想的低介电常数。
缺陷二：如图7所示，该氧化硅层50的存在，在后续采用化学溶液刻蚀沟槽70的过程中，由于氧化层50在化学溶液中的刻蚀速率通常大于低介电常数层30的刻蚀速率，从而导致沟槽70结构的侧壁往往出现凹陷80，凹陷80的存在会影响后续的工艺制程，例如在后续的铜填充工艺中，容易形成铜填充空穴等缺陷。
发明内容
本发明的目的是提供了一种形成多孔超低介电材料的方法，不仅有效地提高致孔剂的去除效率，同时避免后续制程中的沟槽结构出现凹陷，使低介电常数薄膜达到理想的介电常数，降低了两层金属互间的延时，提高了半导体器件的速度。
为解决上述问题，本发明提供一种形成多孔超低介电材料的方法，包括：
步骤S01：在一半导体衬底上依次沉积介电阻挡层以及低介电常数层，其中，所述低介电常数层含有致孔剂；
步骤S02：对所述低介电常数层表面进行氧气等离子体处理，以去除其表面残留的反应物；
步骤S03：去除所述低介电常数层表面的氧化层；
步骤S04：对所述低介电常数层进行紫外线处理或加热处理，以去除所述致孔剂；
步骤S05：在处理后的低介电常数层表面依次形成介电阻挡层以及金属硬质掩膜层。
优选的，所述步骤S03中采用湿法刻蚀工艺去除所述低介电常数层表面 的氧化层。
优选的，采用稀氢氟酸溶液去除所述低介电常数层表面的氧化层。
优选的，所述步骤S03中采用干法刻蚀工艺或化学机械研磨工艺去除所述低介电常数层表面的氧化层。
优选的，所述步骤S01中所述低介电常数层的表面沉积介电层，其中，所述介电层的厚度为
优选的，所述介电层的材质为SiO2或SiON。
优选的，所述低介电常数层采用等离子体化学气相沉积或者旋涂-凝胶法沉积。
优选的，步骤S05中所述低介电常数层为掺杂碳的多孔氧化硅层。
优选的，步骤，所述步骤S1中的介电阻挡层的材质为SiN或SiCN。
优选的，所述氧化层的材质为SiO2。
从上述技术方案可以看出，本发明提供的形成多孔超低介电材料的方法中，通过去除低介电常数层表面的氧化层，可以提高去除致孔剂的效率，在紫外线处理或加热处理过程中，使得低介电常数层中的有机物被充分分解，从而得到较低的低介电常数。此外，通过去除氧化层可以避免沟槽结构的侧壁出现凹曲形貌，保持刻蚀后的沟槽结构的侧壁平坦化。本发明提供的方法易于实现，且低介电常数层的处理效果更加显著，提高了器件的可靠性。
附图说明
图1为本发明形成多孔超低介电材料的方法一个实施方式的流程示意图；
图2至图6为本发明形成多孔超低介电材料的方法一个实施例中所形成低介电常数层的剖面结构示意图；
图7为现有的超低介质常数薄膜的剖面结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。其次，本发明利用示意 图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
上述及其它技术特征和有益效果，将结合实施例及附图1至图6对本发明的形成多孔超低介电材料的方法进行详细说明。图1为本发明形成多孔超低介电材料的方法的一较佳具体实施例的流程示意图；图2～6为采用图1所示形成方法所形成低介电常数层的示意图。
请参阅图1，在本实施例中，本发明提供一种形成多孔超低介电材料的方法具体包括以下步骤：
步骤S01：在一半导体衬底10上依次沉积介电阻挡层20以及低介电常数层30，其中，所述低介电常数层30含有致孔剂40(如图2所示)。
其中，半导体衬底10的材料为单晶硅，可以是硅、锗硅还可以是其它半导体材料，在此不再赘述。
具体的，在本实施例中，介电阻挡层20的材质可以但不限于SiN或SiCN，低介电常数层30优选为含有致孔剂40的氧化硅层，所述介电阻挡层20或低介电常数层30均可以采用现有的等离子体化学气相沉积或者旋涂-凝胶法生长，形成过程中所采用的参数比如压强、反应气体流量、温度等可以根据实际工艺要求来设定。沉积过程包括致孔剂40的引入，致孔剂40为有机物，主要有碳和氢构成，紫外线照射或加热后会解离并挥发形成空洞，从而降低低介电常数层30的介电常数值。
步骤S02：对所述低介电常数层30表面进行氧气等离子体处理，以去除其表面残留的反应物(如图3所示)。
具体的，在本实施例中，在半导体衬底10上依次沉积介电阻挡层20以及低介电常数层30均在反应腔室内进行，在沉积结束后，反应腔室内往往残留一些未反应的反应前驱体，因此，通常对低介电常数层30表面进行氧气等离子体处理，以去除低介电常数层30表面残留的反应物以及反应腔室内残留的反应物。
步骤S03：去除所述低介电常数层30表面的氧化层50(如图4所示)。
具体的，在本实施例中，所述氧化层50的材质可以但不限于SiO2，去除所述低介电常数层30表面的氧化层50优选采用湿法刻蚀工艺，也可采用干法 刻蚀工艺或化学机械研磨工艺。
当采用湿法刻蚀工艺去除氧化层50时，优选采用稀氢氟酸(Dilute Hydrofluoric Acid，DHF)溶液去除所述低介电常数层30表面的氧化层50。湿法刻蚀工艺的温度、时间等参数可以根据实际工艺要求设定，现有方法中对DHF的浓度和时间的参数要求较严格。DHF的浓度优选用低浓度，也可采用高浓度，采用高浓度的DHF可加快去除氧化层的效率，DHF的浓度一般选用200∶1，所述DHF的浓度比值为去离子水和49％的氢氟酸的体积比。
当采用干法刻蚀工艺或化学机械研磨工艺时，为了防止去除氧化层50时损伤低介电常数层30，可在步骤S01中所述低介电常数层30的表面预先沉积介电层(图中未示出)，其中，所述介电层的厚度为介电层的材质可以为SiO2或SiON。
通过去除氧化层50可以提高后续去除致孔剂40的效率，在紫外线处理或加热处理过程中，使得低介电常数层30中的有机物被充分分解，从而得到较低的低介电常数。此外，通过去除氧化层50可以避免沟槽结构的侧壁出现凹曲形貌，保持刻蚀后的沟槽结构的侧壁平坦化。
步骤S04：对所述低介电常数层30进行紫外线处理或加热处理，以去除所述致孔剂40(如图5所示)。
具体的，在本实施例中，紫外线照射或加热处理能够将有机物分解，然后以气体的形式脱离薄膜，形成孔洞，同时紫外线还会将薄膜中的硅碳键重新链接，形成更致密的骨架结构，这样来支撑孔洞。紫外线处理的时间优选为20s-500s之间，处理温度为300度-480度之间。
步骤S05：在处理后的低介电常数层30表面依次形成介电阻挡层20以及金属硬质掩膜层60(如图6所示)。其中，所述低介电常数层30优选为掺杂碳的多孔氧化硅层，金属硬质掩膜层60可为采用钨、铜、铝或锡。
综上所述，本发明提供的形成多孔超低介电材料的方法中，通过去除低介电常数层30表面的氧化层50，可以提高去除致孔剂的效率，在紫外线处理或加热处理过程中，使得低介电常数层30中的有机物被充分分解，从而得到较低的低介电常数。此外，通过去除氧化层50可以避免沟槽结构的侧壁出现凹曲形貌，保持刻蚀后的沟槽结构的侧壁平坦化。本发明提供的方法易于 实现，且低介电常数层的处理效果更加显著，提高了器件的可靠性。
以上的仅为本发明的优选实施例，实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种形成多孔超低介电材料的方法，其特征在于，包括：
步骤S01：在一半导体衬底上依次沉积介电阻挡层以及低介电常数层，其中，所述低介电常数层含有致孔剂；
步骤S02：对所述低介电常数层表面进行氧气等离子体处理，以去除其表面残留的反应物；
步骤S03：去除所述低介电常数层表面的氧化层；
步骤S04：对所述低介电常数层进行紫外线处理或加热处理，以去除所述致孔剂；
步骤S05：在处理后的低介电常数层表面依次形成介电阻挡层以及金属硬质掩膜层。
2.如权利要求1所述的形成多孔超低介电材料的方法，其特征在于，所述步骤S03中采用湿法刻蚀工艺去除所述低介电常数层表面的氧化层。
3.如权利要求2所述的形成多孔超低介电材料的方法，其特征在于，采用稀氢氟酸溶液去除所述低介电常数层表面的氧化层。
4.如权利要求1所述的形成多孔超低介电材料的方法，其特征在于，所述步骤S03中采用干法刻蚀工艺或化学机械研磨工艺去除所述低介电常数层表面的氧化层。
5.如权利要求4所述的形成多孔超低介电材料的方法，其特征在于，所述步骤S01中,在所述低介电常数层的表面沉积介电层，其中，所述介电层的厚度为
6.如权利要求5所述的形成多孔超低介电材料的方法，其特征在于，所述介电层的材质为SiO2或SiON。
7.如权利要求1所述的形成多孔超低介电材料的方法，其特征在于，所述低介电常数层采用等离子体化学气相沉积或者旋涂-凝胶法沉积。
8.如权利要求1所述的形成多孔超低介电材料的方法，其特征在于，步骤S05中所述低介电常数层为掺杂碳的多孔氧化硅层。
9.如权利要求1所述的形成多孔超低介电材料的方法，其特征在于，步骤，所述步骤S1中的介电阻挡层的材质为SiN或SiCN。
10.如权利要求1所述的形成多孔超低介电材料的方法，其特征在于，所述氧化层的材质为SiO2。
CN201410411961.1A 2014-08-20 2014-08-20 形成多孔超低介电材料的方法 Active CN104505344B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410411961.1A CN104505344B (zh) 2014-08-20 2014-08-20 形成多孔超低介电材料的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410411961.1A CN104505344B (zh) 2014-08-20 2014-08-20 形成多孔超低介电材料的方法

Publications (2)

Publication Number Publication Date
CN104505344A true CN104505344A (zh) 2015-04-08
CN104505344B CN104505344B (zh) 2017-12-15

Family

ID=52947082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410411961.1A Active CN104505344B (zh) 2014-08-20 2014-08-20 形成多孔超低介电材料的方法

Country Status (1)

Country Link
CN (1) CN104505344B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795359A (zh) * 2015-04-13 2015-07-22 上海华力微电子有限公司 金属互连线间的介质层中形成空气隙的方法
CN116798952A (zh) * 2023-08-21 2023-09-22 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050110152A1 (en) * 2002-01-10 2005-05-26 United Microelectronics Corp Method for forming openings in low dielectric constant material layer
CN101047126A (zh) * 2006-03-27 2007-10-03 东京毅力科创株式会社 低介电常数膜的损伤修复方法、半导体制造装置、存储介质
CN101441415A (zh) * 2007-10-12 2009-05-27 气体产品与化学公司 抗反射涂层
CN101937863A (zh) * 2009-07-03 2011-01-05 中芯国际集成电路制造(上海)有限公司 金属布线的制作方法
CN102655113A (zh) * 2011-03-04 2012-09-05 中芯国际集成电路制造(上海)有限公司 互连结构的制作方法
CN103165523A (zh) * 2011-12-19 2013-06-19 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
CN103238206A (zh) * 2010-12-20 2013-08-07 应用材料公司 原位低介电常数加盖以改良整合损坏抗性

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050110152A1 (en) * 2002-01-10 2005-05-26 United Microelectronics Corp Method for forming openings in low dielectric constant material layer
CN101047126A (zh) * 2006-03-27 2007-10-03 东京毅力科创株式会社 低介电常数膜的损伤修复方法、半导体制造装置、存储介质
CN101441415A (zh) * 2007-10-12 2009-05-27 气体产品与化学公司 抗反射涂层
CN101937863A (zh) * 2009-07-03 2011-01-05 中芯国际集成电路制造(上海)有限公司 金属布线的制作方法
CN103238206A (zh) * 2010-12-20 2013-08-07 应用材料公司 原位低介电常数加盖以改良整合损坏抗性
CN102655113A (zh) * 2011-03-04 2012-09-05 中芯国际集成电路制造(上海)有限公司 互连结构的制作方法
CN103165523A (zh) * 2011-12-19 2013-06-19 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795359A (zh) * 2015-04-13 2015-07-22 上海华力微电子有限公司 金属互连线间的介质层中形成空气隙的方法
CN116798952A (zh) * 2023-08-21 2023-09-22 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件
CN116798952B (zh) * 2023-08-21 2023-11-14 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件

Also Published As

Publication number Publication date
CN104505344B (zh) 2017-12-15

Similar Documents

Publication Publication Date Title
TWI774688B (zh) 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法
CN103443906B (zh) 触点清洁的方法
CN105575887B (zh) 互连结构的形成方法
CN105762109A (zh) 半导体结构的形成方法
CN105097650B (zh) 接触插塞的形成方法
CN105448814A (zh) 半导体结构的形成方法
CN106158728B (zh) 接触孔栓塞的形成方法
US10937661B2 (en) Method for removing silicon oxide and integrated circuit manufacturing process
CN104505344A (zh) 形成多孔超低介电材料的方法
CN105826245A (zh) 半导体结构的形成方法
CN106683996B (zh) 金属硅化物及金属硅化物上接触孔的制造方法
CN104134630B (zh) 一种减少超低介质常数薄膜侧壁损伤的方法
WO2013070685A1 (en) Interlayer polysilicon dielectric cap and method of forming thereof
CN105336674B (zh) 互连结构及其形成方法
US8541307B2 (en) Treatment method for reducing particles in dual damascene silicon nitride process
CN104134612B (zh) 一种修复超低介质常数薄膜侧壁损伤的方法
CN104465506A (zh) 铜互连中空气隙的形成方法
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
CN110073467B (zh) 用于提供低k间隔物的方法
CN103531531B (zh) 一种用于制造半导体器件的方法
CN104979272B (zh) 互连结构及其形成方法
CN104347487A (zh) 一种半导体器件的制造方法
CN105762107A (zh) 半导体结构的形成方法
JP2009259996A (ja) 半導体装置およびその製造方法
TWI851705B (zh) 以多色選擇性非等向性蝕刻相鄰線的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180402

Address after: 201315 Pudong, Shanghai, Pudong, Kang Qiao East Road, No. 298, room 1, room 1060

Patentee after: Shanghai Huali integrated circuit manufacturing Co. Ltd.

Address before: 201210 Shanghai Gauss road in Pudong New Area Zhangjiang hi tech Park No. 568

Patentee before: Shanghai Hua Li Microelectronics Co., Ltd.

TR01 Transfer of patent right