CN103839876B - 半导体器件的制造方法及装置 - Google Patents

半导体器件的制造方法及装置 Download PDF

Info

Publication number
CN103839876B
CN103839876B CN201210491746.8A CN201210491746A CN103839876B CN 103839876 B CN103839876 B CN 103839876B CN 201210491746 A CN201210491746 A CN 201210491746A CN 103839876 B CN103839876 B CN 103839876B
Authority
CN
China
Prior art keywords
layer
silicon oxide
oxide layer
gas
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210491746.8A
Other languages
English (en)
Other versions
CN103839876A (zh
Inventor
王坚
贾照伟
王晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ACM Research Shanghai Inc
Original Assignee
ACM (SHANGHAI) Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ACM (SHANGHAI) Inc filed Critical ACM (SHANGHAI) Inc
Priority to CN201210491746.8A priority Critical patent/CN103839876B/zh
Publication of CN103839876A publication Critical patent/CN103839876A/zh
Application granted granted Critical
Publication of CN103839876B publication Critical patent/CN103839876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865Selective removal of parts of the layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819Smoothing of the dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883Post-treatment or after-treatment of the conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005Formation and after-treatment of dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体器件的制造方法及装置,以提高半导体器件的性能并降低半导体器件的制造成本,该方法包括:提供半导体基底,并在半导体基底上依次形成介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层;在介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层内形成沟槽和通孔;在硅氧化层的顶表面及沟槽和通孔的内壁形成阻挡层;在阻挡层的顶表面及沟槽和通孔内沉积金属层;采用无应力抛光的方法将沟槽和通孔外的金属层及沟槽和通孔内的部分金属层去除,使沟槽和通孔内的金属层的高度与低K介电质层的顶表面齐平;采用气相刻蚀的方法将沟槽和通孔外的阻挡层、硅氧化层及金属硬掩膜层去除。

Description

半导体器件的制造方法及装置
技术领域
本发明涉及集成电路制造领域,尤其涉及一种半导体器件的制造方法及装置,以提高半导体器件的性能并降低半导体器件的制造成本。
背景技术
随着半导体工业的发展,极大规模集成电路(VLSI)以及超大规模集成电路(ULSI)已经被广泛应用。相比以往的集成电路,极大规模集成电路和超大规模集成电路具有更复杂的多层结构,更小的特征尺寸。众所周知,在阻容电路中,电路电阻和电路电容决定了电路的阻容迟滞(RC),以及电路的能量消耗(E=CV2f)。所以集成电路的电阻值和电容值直接决定了集成电路的性能,尤其是在超微细特征尺寸集成电路。现有极大和超大规模集成电路的性能发展受限于电路中的阻容迟滞和能量消耗。为了降低电路中的阻容迟滞和能量消耗,铜由于其具有更高的电导率,已经逐步取代了铝来构成集成电路中的金属结构;低介电常数材料SiOF(k~3.5),SiOCH(k~3.0),也被用来代替传统的介电质材料如SiO2(k~4.0)。但是,当介电质k值小于3时,此类低k介电质材料应用上有很多缺点如介电质击穿性能差、热传导率低、粘附性和热稳定性差等,并且多孔的低k介电质由于其机械强度差,在化学机械抛光(CMP)时易剥离。低k介电质材料的性能缺陷阻碍了其在集成电路中的广泛使用。
为了在半导体器件中使用低K介电质材料,一种新的半导体器件的制造方法应运而生。该半导体器件的制造方法包括如下步骤:首先,提供半导体基底;然后,在半导体基底上依次形成介质阻挡层、低K介电质层、第一硅氧化层、金属硬掩膜层及第二硅氧化层;随后,在介质阻挡层、低K介电质层、第一硅氧化层、金属硬掩膜层、第二硅氧化层上形成沟槽和通孔;其后,在第二硅氧化层的表面及沟槽和通孔内壁形成阻挡层;其后,在阻挡层的表面及沟槽和通孔内沉积金属铜;最后,采用CMP技术去除沟槽和通孔外的金属铜及阻挡层、第二硅氧化层、金属硬掩膜层、第一硅氧化层,使低K介电质层裸露出来,并使金属铜的高度与低K介电质层齐平。
在上述步骤中,为了减小CMP抛光过程中产生的机械应力对低K介电质层造成的损伤,在低K介电质层上分别形成有第一硅氧化层和金属硬掩膜层,然而,即便如此,仍有机械应力直接作用于低K介电质层,导致介电质层的K值只能在有限的范围内降低,同时,第一硅氧化层和金属硬掩膜层在CMP去除的过程中,除了容易造成刮伤、金属铜的侵蚀外,也会造成金属铜和低K介电质层的损失,即一部分的金属铜和低K介电质层被去除了,从而降低了半导体器件的性能和可靠性,此外,为了尽量减小机械应力对低K介电质层造成的损伤,在低K介电质层上形成的第一硅氧化层和金属硬掩膜层的厚度较厚,增加了半导体器件的制造成本。
发明内容
本发明的目的是针对上述背景技术存在的缺陷提供一种半导体器件的制造方法,该方法能够提高半导体器件的性能并降低半导体器件的制造成本。
为实现上述目的,本发明提供的一种半导体器件的制造方法,包括:提供半导体基底,并在半导体基底上依次形成介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层;在介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层内形成沟槽和通孔;在硅氧化层的顶表面及沟槽和通孔的内壁形成阻挡层;在阻挡层的顶表面及沟槽和通孔内沉积金属层;采用无应力抛光的方法将沟槽和通孔外的金属层及沟槽和通孔内的部分金属层去除,使沟槽和通孔内的金属层的高度与低K介电质层的顶表面齐平;采用气相刻蚀的方法将沟槽和通孔外的阻挡层、硅氧化层及金属硬掩膜层去除。
本发明的又一目的是提供一种半导体器件的制造装置。
其中,半导体器件包括半导体基底及形成在半导体基底上的介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层,在介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层内形成有沟槽和通孔,在硅氧化层的顶表面及沟槽和通孔的内壁形成有阻挡层,在阻挡层的顶表面及沟槽和通孔内沉积有金属层,该装置包括:用于传输半导体基底的传输装置;用于去除沟槽和通孔外的金属层及沟槽和通孔内的部分金属层,并使沟槽和通孔内的金属层的高度与低K介电质层的顶表面齐平的无应力抛光及清洗装置;及用于去除沟槽和通孔外的阻挡层、硅氧化层及金属硬掩膜层的气相刻蚀装置。
综上所述,本发明通过采用无应力抛光去除金属层和气相刻蚀的方法去除阻挡层、硅氧化层、金属硬掩膜层,在去除过程中均没有机械应力产生,不会对低K介电质层造成损伤,使具有更低K值的介电质材料可以应用于半导体器件中,提高了半导体器件的性能,同时,也可以使形成于低K介电质层上的金属硬掩膜层和硅氧化层更薄,降低了半导体器件的制造成本。
附图说明
图1A~1I为本发明半导体器件的制造方法的各步骤相应结构的剖面示意图。
图2为本发明半导体器件的制造装置的方框图。
图3为本发明气相刻蚀装置的结构示意图。
具体实施方式
为详细说明本发明的技术内容、构造特征、所达成目的及功效,下面将结合实施例并配合图式予以详细说明。
请参阅图1A~1I为本发明半导体器件的制造方法的各步骤相应结构的剖面示意图。本发明半导体器件的制造方法详细描述如下。
如图1A所示,首先,提供半导体基底101,半导体基底101具有半导体器件结构,并在半导体基底101上依次形成介质阻挡层102、低K介电质层103、第一硅氧化层104、金属硬掩膜层105及第二硅氧化层106。其中,介质阻挡层102的材料可以是SiCN、SiC或SiN,且介质阻挡层102的厚度为300埃。低K介电质层103可以选用K值较低的材料,如SilK、BDTM(blackdiamond)等,以及这些材料经过特殊工艺形成孔状结构,具有孔状结构的上述材料的有效K值可以达到2以下,以降低阻容迟滞(RC),从而提高半导体器件的性能。第一硅氧化层104的材料可以是TEOS、PSG、USF、FSG或热SiO2,第一硅氧化层104可通过化学气相沉积等方式形成于低K介电质层103上,以保护低K介电质层103不受损伤。金属硬掩膜层105的材料可以是TiN、Ti、Ta、TaN、W或WN。第二硅氧化层106的材料可以是SiO2,其厚度为0-50埃。
如图1B所示,在介质阻挡层102、低K介电质层103、第一硅氧化层104、金属硬掩膜层105及第二硅氧化层106内形成沟槽和通孔107。
如图1C所示,在第二硅氧化层106的顶表面及沟槽和通孔107的内壁形成阻挡层108,阻挡层108的材料可以是钽、氮化钽、钛、氮化钛、钌、钴、铪等,阻挡层108可以阻止铜离子扩散。通过第二硅氧化层106,阻挡层108可以和金属硬掩膜层105很好的粘附在一起。
如图1D所示,在阻挡层108的顶表面及沟槽和通孔107内沉积金属铜109。
如图1E所示,去除沟槽和通孔107外的金属铜109及沟槽和通孔107内的部分金属铜109,使沟槽和通孔107内的金属铜109的高度与低K介电质层103的顶表面齐平。具体地,先采用CMP技术去除一定厚度的金属铜109,进行初步平坦化,然后,采用无应力抛光的方法将多余的金属铜109去除,控制金属铜109在沟槽和通孔107内的高度与低K介电质层103的顶表面齐平,通常,金属铜109在沟槽和通孔107内的高度为200埃至1500埃。在该步骤中,通过采用无应力抛光方法,可以将沟槽和通孔107内的金属铜109去除至与低K介电质层103的顶表面齐平,并对第一硅氧化层104、金属硬掩膜层105、第二硅氧化层106及阻挡层108具有很好的选择比,而传统的CMP方法,金属铜109是随着对第一硅氧化层104、金属硬掩膜层105、第二硅氧化层106及阻挡层108的研磨逐步被去除,在去除过程中,很容易对低K介电质层103造成损伤,因此,相较于CMP方法,无应力抛光方法由于没有机械应力而可靠性更高。
如图1F所示,去除第二硅氧化层106表面的阻挡层108。在本发明中,采用二氟化氙气相刻蚀的方法去除阻挡层108,二氟化氙在一定的真空、温度条件下可以自发的与阻挡层108发生化学反应,生成可以挥发的物质,从而将阻挡层108无应力去除。二氟化氙与阻挡层108发生化学反应的温度为50-400℃。由于金属铜109在无应力抛光过程中会对阻挡层108的表面有一定的氧化,因此,在二氟化氙气相刻蚀阻挡层108之前,需要对阻挡层108的表面进行预处理,以提高二氟化氙气相刻蚀阻挡层108的速率。阻挡层108去除之后,第二硅氧化层106暴露出来。
如图1G所示,去除第二硅氧化层106。在本发明中,采用气相刻蚀的方法去除第二硅氧化层106,可以有如下几种方法:
方法一:向第二硅氧化层106的表面喷洒二氟化氙气体的同时喷洒水蒸气、乙酸气体或甲酸气体,水蒸气、乙酸气体或甲酸气体与二氟化氙一起与第二硅氧化层106反应,去除第二硅氧化层106。水蒸气、乙酸气体或甲酸气体与二氟化氙一起与第二硅氧化层106反应的同时,可以向第二硅氧化层106的表面喷洒其他气体,如N2、氢气、氩气、氙气、甲醇、乙醇、异丙醇和水蒸气等,以达到更好的刻蚀均匀性与选择比。水蒸气、乙酸气体或甲酸气体与二氟化氙一起与第二硅氧化层106反应的温度为25-200℃。
方法二:先将二氟化氙气体与水蒸气、乙酸气体或甲酸气体充分混合并生成氟化氢,然后再将氟化氢喷洒在第二硅氧化层106的表面,氟化氢与第二硅氧化层106反应,从而去除第二硅氧化层106。氟化氢与第二硅氧化层106反应的同时,可以向第二硅氧化层106的表面喷洒其他气体,如N2、氢气、氩气、氙气、甲醇、乙醇、异丙醇和水蒸气等,以达到更好的刻蚀均匀性与选择比。氟化氢与第二硅氧化层106反应的温度为25-200℃。
方法三:直接将一定量的氟化氢喷洒在第二硅氧化层106的表面,氟化氢与第二硅氧化层106反应,从而去除第二硅氧化层106。氟化氢与第二硅氧化层106反应的同时,可以向第二硅氧化层106的表面喷洒其他气体,如N2、氢气、氩气、氙气、甲醇、乙醇、异丙醇和水蒸气等,以达到更好的刻蚀均匀性与选择比。氟化氢与第二硅氧化层106反应的温度为25-200℃。
如图1H所示,去除金属硬掩膜层105。在本发明中,采用二氟化氙气相刻蚀的方法去除金属硬掩膜层105。在传统的半导体器件的制造工艺中,由于金属硬掩膜层在化学机械研磨时需要承受的机械应力较大,因此,金属硬掩膜层的厚度较厚,通常在300埃左右。在本发明中,由于采用了无应力抛铜109、阻挡层108无应力去除和金属硬掩膜层105的无应力去除,因而不会对低K介电质层103造成损伤,从而可以减少金属硬掩膜层105的厚度,金属硬掩膜层105的厚度为0到250埃,在0到100埃为佳。相较于传统工艺,本发明可以采用更薄的金属硬掩膜层105,甚至可以不需要金属硬掩膜层105,从而降低了半导体器件的制造成本。金属硬掩膜层105去除后,第一硅氧化层104暴露出来。
如图1I所示,去除第一硅氧化层104。在本发明中,去除第一硅氧化层104的方法与去除第二硅氧化层106的方法相同,也可以有如下几种方法:
方法一:向第一硅氧化层104的表面喷洒二氟化氙气体的同时喷洒水蒸气、乙酸气体或甲酸气体,水蒸气、乙酸气体或甲酸气体与二氟化氙一起与第一硅氧化层104反应,去除第一硅氧化层104。水蒸气、乙酸气体或甲酸气体与二氟化氙一起与第一硅氧化层104反应的同时,可以向第一硅氧化层104的表面喷洒其他气体,如N2、氢气、氩气、氙气、甲醇、乙醇、异丙醇和水蒸气等,以达到更好的刻蚀均匀性与选择比。水蒸气、乙酸气体或甲酸气体与二氟化氙一起与第一硅氧化层104反应的温度为25-200℃。
方法二:先将二氟化氙气体与水蒸气、乙酸气体或甲酸气体充分混合并生成氟化氢,然后再将氟化氢喷洒在第一硅氧化层104的表面,氟化氢与第一硅氧化层104反应,从而去除第一硅氧化层104。氟化氢与第一硅氧化层104反应的同时,可以向第一硅氧化层104的表面喷洒其他气体,如N2、氢气、氩气、氙气、甲醇、乙醇、异丙醇和水蒸气等,以达到更好的刻蚀均匀性与选择比。氟化氢与第一硅氧化层104反应的温度为25-200℃。
方法三:直接将一定量的氟化氢喷洒在第一硅氧化层104的表面,氟化氢与第一硅氧化层104反应,从而去除第一硅氧化层104。氟化氢与第一硅氧化层104反应的同时,可以向第一硅氧化层104的表面喷洒其他气体,如N2、氢气、氩气、氙气、甲醇、乙醇、异丙醇和水蒸气等,以达到更好的刻蚀均匀性与选择比。氟化氢与第一硅氧化层104反应的温度为25-200℃。
第一硅氧化层104去除后,低K介电质层103暴露出来,且低K介电质层103的顶表面与沟槽和通孔107内的金属铜的高度齐平,以便进行下一工艺。由于本发明采用了无应力去除金属铜109、阻挡层108、第二硅氧化层106及金属硬掩膜层105,且二氟化氙气体与低K介电质层103不发生化学反应,不会对低K介电质层103造成损伤或造成低K介电质层103的有效K值上升,因此,即便没有该第一硅氧化层104,也不会对半导体器件造成不良影响,反而,还会节省半导体器件的制造成本。由于本发明中不会对低K介电质层103产生机械应力,因而,可以选用K值很低的低K介电质层103,以提高了半导体器件的性能。
请参阅图2和图3,为本发明半导体器件的制造装置示意图。本发明半导体器件的制造装置包括传输装置201、化学机械研磨及清洗装置202、无应力抛光及清洗装置203及气相刻蚀装置204。传输装置201用于在化学机械研磨及清洗装置202、无应力抛光及清洗装置203及气相刻蚀装置204之间传输半导体基底101,该半导体基底101上形成有介质阻挡层102、低K介电质层103、第一硅氧化层104、金属硬掩膜层105、第二硅氧化层106、阻挡层108及金属铜109。化学机械研磨及清洗装置202用于对沟槽和通孔107外的金属铜109进行初步平坦化并对半导体基底101进行清洗。无应力抛光及清洗装置203用于对半导体基底101上多余的金属铜109进行无应力抛光和清洗,使金属铜109在沟槽和通孔107内的高度与低K介电质层103的顶表面齐平。气相刻蚀装置204用于将半导体基底101上的阻挡层108、第二硅氧化层106、金属硬掩膜层105及第一硅氧化层104逐一去除,并保留沟槽和通孔107内的阻挡层108,使阻挡层108的高度与沟槽和通孔107内的金属铜109的高度一致。
如图3所示,由于阻挡层108和金属硬掩膜层105与第二硅氧化层106和第一硅氧化层104的材料不同,气相刻蚀的条件会不同,因此,本发明气相刻蚀装置204具有不少于一个刻蚀装置,优选的,可以具有两个到六个刻蚀装置,并通过传输装置201在各刻蚀装置之间传输半导体基底101,每一刻蚀装置包括刻蚀腔2046,不同刻蚀腔2046可以具有不同温度。一卡盘2049布设于刻蚀腔2046内,用于固定半导体基底101。刻蚀腔2046具有进气通道2047和排气通道2048。刻蚀腔2046的进气通道2047与扩散腔2043相连接,扩散腔2043分别与气体管路一2041和气体管路二2042相连接。二氟化氙气体通过气体管路一2041进入扩散腔2043,水蒸气、乙酸气体或甲酸气体通过气体管路二2042进入扩散腔2043,二氟化氙气体与水蒸气、乙酸气体或甲酸气体在扩散腔2043中充分混合后通过进气通道2047进入刻蚀腔2046内,并对放置于卡盘2049上的半导体基底101进行气相刻蚀。也可以仅使二氟化氙气体或水蒸气通过其相应的气体管路一2041或气体管路二2042进入扩散腔2043,再从扩散腔2043通过进气通道2047进入刻蚀腔2046内。刻蚀腔2046的进气通道2047还分别与气体管路三2044和气体管路四2045相连接,氟化氢通过气体管路三2044进入进气通道2047,进而进入刻蚀腔2046内对放置于卡盘2049上的半导体基底101进行气相刻蚀。气体管路四2045用于向刻蚀腔2046内通入其他气体,如N2、氢气、氩气、氙气、甲醇、乙醇、异丙醇和水蒸气等,以达到更好的刻蚀均匀性与选择比。另外,气体管路四2045中的气体可以单独进入刻蚀腔2046以达到不同的工艺效果。气体管路一2041、气体管路二2042、气体管路三2044及气体管路四2045可以分别独立控制。
由上述可知,本发明通过采用无应力抛光和气相刻蚀的方法,在半导体器件的制造过程中没有机械应力产生,不会对低K介电质层103造成损伤,使具有更低K值的介电质材料可以应用于半导体器件中,提高了半导体器件的性能,同时,也可以使形成于低K介电质层103上的第一硅氧化层104、金属硬掩膜层105和第二硅氧化层106更薄,甚至可以没有,降低了半导体器件的制造成本。
综上所述,本发明半导体器件的制造方法及装置通过上述实施方式及相关图式说明,己具体、详实的揭露了相关技术,使本领域的技术人员可以据以实施。而以上所述实施例只是用来说明本发明,而不是用来限制本发明的,本发明的权利范围,应由本发明的权利要求来界定。至于本文中所述元件数目的改变或等效元件的代替等仍都应属于本发明的权利范围。

Claims (31)

1.一种半导体器件的制造方法,其特征在于,包括:
提供半导体基底,并在半导体基底上依次形成介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层;
在介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层内形成沟槽和通孔;
在硅氧化层的顶表面及沟槽和通孔的内壁形成阻挡层;
在阻挡层的顶表面及沟槽和通孔内沉积金属层;
采用无应力抛光的方法将沟槽和通孔外的金属层及沟槽和通孔内的部分金属层去除,使沟槽和通孔内的金属层的高度与低K介电质层的顶表面齐平;
采用气相刻蚀的方法将沟槽和通孔外的阻挡层、硅氧化层及金属硬掩膜层去除;
其中,采用气相刻蚀的方法将硅氧化层去除进一步包括:向硅氧化层的表面喷洒二氟化氙气体的同时喷洒水蒸气、乙酸气体或甲酸气体,水蒸气、乙酸气体或甲酸气体与二氟化氙一起与硅氧化层反应,去除硅氧化层。
2.根据权利要求1所述的半导体器件的制造方法,其特征在于,金属硬掩膜层的厚度为0到250埃。
3.根据权利要求1所述的半导体器件的制造方法,其特征在于,金属硬掩膜层的厚度为0到100埃。
4.根据权利要求1所述的半导体器件的制造方法,其特征在于,采用二氟化氙气相刻蚀的方法将沟槽和通孔外的阻挡层去除。
5.根据权利要求1所述的半导体器件的制造方法,其特征在于,采用二氟化氙气相刻蚀的方法将金属硬掩膜层去除。
6.根据权利要求1所述的半导体器件的制造方法,其特征在于,采用气相刻蚀的方法将硅氧化层去除进一步包括:将一定量的氟化氢喷洒在硅氧化层的表面,氟化氢与硅氧化层反应,去除硅氧化层。
7.根据权利要求1或6所述的半导体器件的制造方法,其特征在于,采用气相刻蚀的方法将硅氧化层去除的温度为25-200℃。
8.根据权利要求1或6所述的半导体器件的制造方法,其特征在于,采用气相刻蚀的方法将硅氧化层去除时,向硅氧化层的表面喷洒下列气体之一或下列气体的混合气体:N2、氢气、氩气、氙气、甲醇、乙醇、异丙醇和水蒸气。
9.根据权利要求1所述的半导体器件的制造方法,其特征在于,采用无应力抛光的方法将沟槽和通孔外的金属层及沟槽和通孔内的部分金属层去除之前,先采用化学机械抛光对沟槽和通孔外的金属层进行初步平坦化。
10.根据权利要求1所述的半导体器件的制造方法,其特征在于,金属硬掩膜层的材料包括TiN、Ti、Ta、TaN、W或WN。
11.根据权利要求1所述的半导体器件的制造方法,其特征在于,硅氧化层的厚度为0-50埃。
12.根据权利要求1所述的半导体器件的制造方法,其特征在于,在低K介电质层与金属硬掩膜层之间形成有第一硅氧化层,采用气相刻蚀的方法将金属硬掩膜层去除后,再去除第一硅氧化层。
13.根据权利要求12所述的半导体器件的制造方法,其特征在于,第一硅氧化层的去除方法与硅氧化层的去除方法相同。
14.一种半导体器件的制造方法,其特征在于,包括:
提供半导体基底,并在半导体基底上依次形成介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层;
在介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层内形成沟槽和通孔;
在硅氧化层的顶表面及沟槽和通孔的内壁形成阻挡层;
在阻挡层的顶表面及沟槽和通孔内沉积金属层;
采用无应力抛光的方法将沟槽和通孔外的金属层及沟槽和通孔内的部分金属层去除,使沟槽和通孔内的金属层的高度与低K介电质层的顶表面齐平;
采用气相刻蚀的方法将沟槽和通孔外的阻挡层、硅氧化层及金属硬掩膜层去除;
其中,采用气相刻蚀的方法将硅氧化层去除进一步包括:先将二氟化氙气体与水蒸气、乙酸气体或甲酸气体充分混合并生成氟化氢,然后再将氟化氢喷洒在硅氧化层的表面,氟化氢与硅氧化层反应,去除硅氧化层。
15.根据权利要求14所述的半导体器件的制造方法,其特征在于,金属硬掩膜层的厚度为0到250埃。
16.根据权利要求14所述的半导体器件的制造方法,其特征在于,金属硬掩膜层的厚度为0到100埃。
17.根据权利要求14所述的半导体器件的制造方法,其特征在于,采用二氟化氙气相刻蚀的方法将沟槽和通孔外的阻挡层去除。
18.根据权利要求14所述的半导体器件的制造方法,其特征在于,采用二氟化氙气相刻蚀的方法将金属硬掩膜层去除。
19.根据权利要求14所述的半导体器件的制造方法,其特征在于,采用气相刻蚀的方法将硅氧化层去除进一步包括:将一定量的氟化氢喷洒在硅氧化层的表面,氟化氢与硅氧化层反应,去除硅氧化层。
20.根据权利要求14或19所述的半导体器件的制造方法,其特征在于,采用气相刻蚀的方法将硅氧化层去除的温度为25-200℃。
21.根据权利要求14或19所述的半导体器件的制造方法,其特征在于,采用气相刻蚀的方法将硅氧化层去除时,向硅氧化层的表面喷洒下列气体之一或下列气体的混合气体:N2、氢气、氩气、氙气、甲醇、乙醇、异丙醇和水蒸气。
22.根据权利要求14所述的半导体器件的制造方法,其特征在于,采用无应力抛光的方法将沟槽和通孔外的金属层及沟槽和通孔内的部分金属层去除之前,先采用化学机械抛光对沟槽和通孔外的金属层进行初步平坦化。
23.根据权利要求14所述的半导体器件的制造方法,其特征在于,金属硬掩膜层的材料包括TiN、Ti、Ta、TaN、W或WN。
24.根据权利要求14所述的半导体器件的制造方法,其特征在于,硅氧化层的厚度为0-50埃。
25.根据权利要求14所述的半导体器件的制造方法,其特征在于,在低K介电质层与金属硬掩膜层之间形成有第一硅氧化层,采用气相刻蚀的方法将金属硬掩膜层去除后,再去除第一硅氧化层。
26.根据权利要求25所述的半导体器件的制造方法,其特征在于,第一硅氧化层的去除方法与硅氧化层的去除方法相同。
27.一种半导体器件的制造装置,其中半导体器件包括半导体基底及形成在半导体基底上的介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层,在介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层内形成有沟槽和通孔,在硅氧化层的顶表面及沟槽和通孔的内壁形成有阻挡层,在阻挡层的顶表面及沟槽和通孔内沉积有金属层,该装置包括:
用于传输半导体基底的传输装置;
用于去除沟槽和通孔外的金属层及沟槽和通孔内的部分金属层,并使沟槽和通孔内的金属层的高度与低K介电质层的顶表面齐平的无应力抛光及清洗装置;及
用于去除沟槽和通孔外的阻挡层、硅氧化层及金属硬掩膜层的气相刻蚀装置。
28.根据权利要求27所述的半导体器件的制造装置,其特征在于,还进一步包括化学机械研磨及清洗装置,用于对沟槽和通孔外的金属层进行初步平坦化并对半导体基底进行清洗。
29.根据权利要求27所述的半导体器件的制造装置,其特征在于,气相刻蚀装置具有两个或两个以上的刻蚀装置,并通过传输装置在各刻蚀装置之间传输半导体基底,每一刻蚀装置包括刻蚀腔,刻蚀腔内布设有用于固定半导体基底的卡盘,刻蚀腔具有进气通道和排气通道,刻蚀腔的进气通道与扩散腔相连接,扩散腔分别与气体管路一和气体管路二相连接,刻蚀腔的进气通道还分别与气体管路三和气体管路四相连接,气体管路一、气体管路二、气体管路三及气体管路四分别独立控制。
30.根据权利要求29所述的半导体器件的制造装置,其特征在于,气体管路一用于向扩散腔通入二氟化氙气体,气体管路二用于向扩散腔通入水蒸气、乙酸气体或甲酸气体,气体管路三用于向刻蚀腔通入氟化氢,气体管路四用于向刻蚀腔通入下列气体之一或下列气体的混合气体:N2、氢气、氩气、氙气、甲醇、乙醇、异丙醇和水蒸气。
31.根据权利要求30所述的半导体器件的制造装置,其特征在于,二氟化氙气体与水蒸气、乙酸气体或甲酸气体在扩散腔中充分混合后再通过进气通道进入刻蚀腔。
CN201210491746.8A 2012-11-27 2012-11-27 半导体器件的制造方法及装置 Active CN103839876B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210491746.8A CN103839876B (zh) 2012-11-27 2012-11-27 半导体器件的制造方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210491746.8A CN103839876B (zh) 2012-11-27 2012-11-27 半导体器件的制造方法及装置

Publications (2)

Publication Number Publication Date
CN103839876A CN103839876A (zh) 2014-06-04
CN103839876B true CN103839876B (zh) 2018-05-18

Family

ID=50803250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210491746.8A Active CN103839876B (zh) 2012-11-27 2012-11-27 半导体器件的制造方法及装置

Country Status (1)

Country Link
CN (1) CN103839876B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392959A (zh) * 2014-11-28 2015-03-04 上海集成电路研发中心有限公司 双大马士革结构的制造方法
CN105990175B (zh) * 2015-02-15 2020-02-07 盛美半导体设备(上海)有限公司 半导体刻蚀工艺的终点检测方法
WO2017024540A1 (en) * 2015-08-12 2017-02-16 Acm Research (Shanghai) Inc. Method for processing interconnection structure for minimizing barrier sidewall recess
CN107346760A (zh) * 2016-05-05 2017-11-14 盛美半导体设备(上海)有限公司 一种互连结构的处理方法
CN108847391B (zh) * 2018-06-01 2021-06-08 北京北方华创微电子装备有限公司 一种非等离子干法刻蚀方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1567079A (zh) * 2003-06-30 2005-01-19 元太科技工业股份有限公司 光干涉式显示单元的制造方法
CN101882595A (zh) * 2009-05-08 2010-11-10 盛美半导体设备(上海)有限公司 阻挡层的去除方法和装置
CN102446824A (zh) * 2011-09-15 2012-05-09 上海华力微电子有限公司 一种大马士革的集成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7544606B2 (en) * 2005-06-01 2009-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method to implement stress free polishing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1567079A (zh) * 2003-06-30 2005-01-19 元太科技工业股份有限公司 光干涉式显示单元的制造方法
CN101882595A (zh) * 2009-05-08 2010-11-10 盛美半导体设备(上海)有限公司 阻挡层的去除方法和装置
CN102446824A (zh) * 2011-09-15 2012-05-09 上海华力微电子有限公司 一种大马士革的集成方法

Also Published As

Publication number Publication date
CN103839876A (zh) 2014-06-04

Similar Documents

Publication Publication Date Title
CN103839876B (zh) 半导体器件的制造方法及装置
US5747381A (en) Technique for the removal of residual spin-on-glass (SOG) after full SOG etchback
TWI235893B (en) Photoresist removing agent composition and method for manufacturing semiconductor device
US20070249156A1 (en) Method for enabling hard mask free integration of ultra low-k materials and structures produced thereby
CN102082114B (zh) 双大马士革结构的形成方法
US7122484B2 (en) Process for removing organic materials during formation of a metal interconnect
CN103515299B (zh) 一种低介电常数金属间介质层刻蚀方法
CN101740479B (zh) 半导体器件的制造方法
CN103545196B (zh) 金属互连线的制造方法
US20100240220A1 (en) Process for stripping photoresist and removing dielectric liner
CN102054747B (zh) 金属层处理方法
US6465345B1 (en) Prevention of inter-channel current leakage in semiconductors
CN104979271B (zh) 互连结构的形成方法
CN103066014A (zh) 一种铜/空气隙的制备方法
CN103579089B (zh) 半导体结构及其形成方法
CN103515353B (zh) 一种光刻胶填充式金属互连结构及其制造方法
CN104733373A (zh) 一种半导体器件的制造方法
CN103515308A (zh) 铜内连结构及其制造方法
JP2004363447A (ja) 半導体装置およびその製造方法
CN104112699B (zh) 在半导体结构中消除凸点效应的方法
CN102044471B (zh) 互连结构及其形成方法
CN104347487A (zh) 一种半导体器件的制造方法
CN104392959A (zh) 双大马士革结构的制造方法
CN104821279B (zh) 半导体器件的形成方法
CN102468227A (zh) 半导体结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 201203 building 4, No. 1690, Cailun Road, free trade zone, Pudong New Area, Shanghai

Patentee after: Shengmei semiconductor equipment (Shanghai) Co., Ltd

Address before: 201203 Shanghai City, Pudong New Area China Zhangjiang High Tech Park of Shanghai Cailun Road No. 1690 building 4

Patentee before: ACM (SHANGHAI) Inc.

CP03 Change of name, title or address