KR100267980B1 - 액정표시장치및그제조방법 - Google Patents

액정표시장치및그제조방법 Download PDF

Info

Publication number
KR100267980B1
KR100267980B1 KR1019970039027A KR19970039027A KR100267980B1 KR 100267980 B1 KR100267980 B1 KR 100267980B1 KR 1019970039027 A KR1019970039027 A KR 1019970039027A KR 19970039027 A KR19970039027 A KR 19970039027A KR 100267980 B1 KR100267980 B1 KR 100267980B1
Authority
KR
South Korea
Prior art keywords
electrode
forming
layer
line
region
Prior art date
Application number
KR1019970039027A
Other languages
English (en)
Other versions
KR19990016464A (ko
Inventor
장석필
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019970039027A priority Critical patent/KR100267980B1/ko
Publication of KR19990016464A publication Critical patent/KR19990016464A/ko
Application granted granted Critical
Publication of KR100267980B1 publication Critical patent/KR100267980B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

액정표시장치 및 그 제조방법에 관한 것으로, 기판상의 소정영역에 반도체층을 형성하고 반도체층을 포함한 기판 전면에 게이트 절연막을 형성한 다음, 반도체층의 소정영역을 지나도록 게이트 절연막상에 게이트 라인을 형성한다. 그리고, 게이트 라인을 마스크로 반도체층에 불순물 이온을 주입하여 소오스 영역 및 드레인 영역을 형성하고, 게이트 라인을 포함한 전면에 제 1 층간 절연막을 형성한 후, 반도체층의 소오스 영역 및 드레인 영역에 각각 콘택되도록 제 1 층간 절연막상에 데이터 라인으로 이용되는 소오스 전극 및 드레인 전극을 형성한다. 이어, 소오스 전극 및 드레인 전극을 포함한 전면에 제 2 층간 절연막을 형성하고 제 2 층간 절연막상에 소오스 전극을 커버하도록 블랙매트릭스층을 형성한 다음, 블랙매트릭스층을 포함한 전면에 평탄화막을 형성하고 평탄화막상의 소정영역에 투명 도전물질로 이루어진 공통전극 라인을 형성한다. 그리고, 공통전극 라인을 포함한 전면에 제 3 층간 절연막을 형성하고 제 3 층간 절연막상의 화소영역에 드레인 전극에 콘택되도록 화소전극을 형성함으로써, 개구율을 크게 향상시킨다.

Description

액정표시장치 및 그 제조방법{liquid crystal display and method for fabricating the same}
본 발명은 디스플레이 소자에 관한 것으로, 특히 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로, 컬러 박막트랜지스터 액정표시장치는 평행하게 대향하는 한쌍의 투명전극 사이에 인가되는 전압의 크기에 따라 액정의 방향이 바뀌어 광 투과율을 변화시킴으로써 픽셀(pixel)을 형성하는 기본원리에 의하여 평판 디스플레이 모듈의 역할을 하는 소자이다.
도 1은 종래 기술에 따른 액정표시장치를 보여주는 평면도로서, 도 1에 도시된 바와 같이, 액정표시장치는 매트릭스(matrix) 형태의 화소 전극(10)을 사이에 두고 일방향으로 형성되는 게이트 전극(4)라인과, 게이트 전극(4)라인에 수직한 방향으로 형성되고 반도체층(2)에 콘택되어 박막트랜지스터의 소오스 전극으로 이용되는 데이터 전극(6)라인과, 화소영역에 형성되고 반도체층(2) 및 화소 전극(10)에 콘택되어 박막트랜지스터의 드레인 전극으로 이용되는 데이터 전극(6')과, 게이트 전극(4)라인과 동일한 방향으로 형성되고 화소영역에 걸쳐 형성되는 공통전극(4')라인과, 데이터 전극(6)라인에 중첩되어 형성되는 블랙매트릭스(8)로 구성된다.
상기와 같이 구성되는 종래의 액정표시장치 제조방법을 설명하면 다음과 같다.
도 2a 내지 2h는 도 1의 A-A'선상에 따른 액정표시장치의 제조공정을 보여주는 공정단면도로서, 먼저, 도 2a에 도시된 바와 같이 유리 또는 석영 등의 투명한 절연성 기판(1)상에 다결정 실리콘 등의 반도체층(2)을 형성하고 패터닝하여 섬모양의 반도체층(2)을 형성한다.
이때, 반도체층(2)은 박막트랜지스터의 활성영역으로 이용되며 또한 스토리지 커패시터의 하부전극으로도 이용된다.
그리고, 반도체층(2)상에 게이트 절연막(3)을 형성한 후, 도 2b에 도시된 바와 같이 전면에 감광막(11)을 도포하고 패터닝하여 스토리지 커패시터의 하부전극이 될 영역의 반도체층(2)상에 형성된 게이트 절연막(3)을 노출시킨다.
그리고, 감광막(11)을 마스크로 노출된 게이트 절연막(3)의 하부에 있는 반도체층(2)에 불순물(P 또는 B)을 이온주입한다.
이어, 도 2c에 도시된 바와 같이 감광막(11)을 제거하고 게이트 절연막(3)을 포함한 기판(1) 전면에 다결정 실리콘 및 실리사이드(silicide)물질을 차례로 증착하고 패터닝하여 게이트 전극(4) 및 공통 전극(4')을 형성한다.
여기서, 공통 전극(4')은 스토리지 커패시터의 상부전극으로 이용된다.
그리고, 게이트 전극(4)을 마스크로 반도체층(2)에 불순물(P 또는 B)을 이온주입하고 열처리하여 소오스 영역과 드레인 영역을 형성한다.
이어, 도 2d에 도시된 바와 같이 게이트 전극(4)을 포함한 기판(1) 전면에 제 1 층간 절연막(5)을 증착하고 게이트 절연막(3) 및 제 1 층간 절연막(5)을 선택적으로 제거하여 반도체층(2)의 소오스 영역 및 드레인 영역을 노출시킨다.
그리고, 도 2e에 도시된 바와 같이, 제 1 층간 절연막(5)을 포함한 기판(1) 전면에 금속을 증착하고 패터닝하여 노출된 반도체층(2)의 소오스 영역 및 드레인 영역과 연결되도록 데이터 전극(6,6')을 형성한다.
그리고, 데이터 전극(6,6')을 포함한 기판(1) 전면에 제 2 층간 절연막(7)을 증착하고 도 2f에 도시된 바와 같이, 제 2 층간 절연막(7)상에 금속과 같이 빛을 차단시킬 수 있는 막을 증착한 후 패터닝하여 데이터 전극(6)에 중첩되도록 블랙매트릭스(8)를 형성한다.
이어, 도 2g에 도시된 바와 같이, 블랙메트릭스(8)를 포함한 전면에 SOG(Spin On Glass)와 같은 평탄화막(9)을 형성하여 단차를 제거하고, 도 2h에 도시된 바와 같이, 평탄화막(9) 및 제 2 층간 절연막(7)의 소정영역을 제거하여 반도체층(2)의 드레인 영역에 콘택된 데이터 전극(6')을 노출시킨다.
그리고, 평탄화막(9)상에 ITO와 같은 투명한 도전물질을 증착하고 패터닝하여 데이터 전극(6')에 연결되도록 화소영역에 화소 전극(10)을 형성함으로써 하판 제작을 완료한다.
종래 기술에 따른 액정표시장치 및 그 제조방법에 있어서는 다음과 같은 문제점이 있었다.
화소영역에 형성되고 스토리지 커패시터의 상부전극으로 이용되는 공통전극 라인이 다결정 실리콘막과 실리사이드막의 이중막으로 이루어져 있으므로 빛이 통과하지 못하여 공통전극 라인이 차지하는 영역만큼 개구율이 감소된다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로 화소영역의 공통전극 라인에도 빛이 투과되도록 하여 개구율을 향상시킬 수 있는 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1 - 종래 기술에 따른 액정표시장치를 보여주는 평면도
도 2a 내지 2h - 도 1의 A-A'선상에 따른 액정표시장치의 제조공정을 보여주는 공정단면도
도 3 - 본 발명 제 1 실시예에 따른 액정표시장치를 보여주는 평면도
도 4a 내지 4g - 도 3의 B-B'선상에 따른 액정표시장치의 제조공정을 보여주는 공정단면도
도 5 - 본 발명 제 2 실시예에 따른 액정표시장치를 보여주는 평면도
도 6a 내지 6g - 도 5의 C-C'선상에 따른 액정표시장치의 제조공정을 보여주는 공정단면도
도면의 주요부분에 대한 부호의 설명
21 : 기판 22 : 반도체층
23 : 게이트 절연막 24 : 게이트 전극
25 : 제 1 층간 절연막 26,26' : 데이터 전극
27 : 제 2 층간 절연막 28 : 블랙매트릭스층
29 ; 평탄화막 30 : 공통전극
31 : 제 3 층간 절연막 32 : 화소전극
본 발명에 따른 액정표시장치는 매트릭스 형태의 화소영역과 상기 화소영역 사이에 서로 수직한 방향으로 형성되는 복수개의 게이트 라인과 데이터 라인을 갖는 액정표시장치에서, 기판상의 각 화소영역에 소오스 영역과 드레인 영역을 갖고 형성되는 복수개의 반도체층과, 각 반도체층의 소오스 영역과 드레인 영역에 각각 콘택되어 형성되는 데이터 라인으로 이용되는 소오스 전극 및 드레인 전극과, 데이터 라인으로 이용되는 소오스 전극을 커버하도록 소오스 전극 상부에 형성되어 빛을 차단하는 블랙매트릭스층과, 게이트 라인과 동일한 방향으로 화소영역에 걸쳐 형성되고 투명한 도전물질로 이루어져 스토리지 커패시터의 하부전극으로 이용되는 공통전극 라인과, 드레인 전극에 연결되어 각 화소영역에 형성되고 커패시터의 상부전극으로 이용되는 화소전극으로 구성되는데 그 특징이 있다.
본 발명에 따른 액정표시장치 제조방법은 매트릭스 형태의 화소영역과 상기 화소영역 사이에 서로 수직한 방향으로 형성되는 복수개의 게이트 라인과 데이타 라인을 갖는 액정표시장치에서, 기판상의 소정영역에 반도체층을 형성하고 반도체층을 포함한 기판 전면에 게이트 절연막을 형성하는 단계와, 반도체층의 소정영역을 지나도록 게이트 절연막상에 게이트 라인을 형성하고 게이트 라인을 마스크로 반도체층에 불순물 이온을 주입하여 소오스 영역 및 드레인 영역을 형성하는 단계와, 게이트 라인을 포함한 전면에 제 1 층간 절연막을 형성하고 반도체층의 소오스 영역 및 드레인 영역에 각각 콘택되도록 제 1 층간 절연막상에 데이터 라인으로 이용되는 소오스 전극 및 드레인 전극을 형성하는 단계와, 소오스 전극 및 드레인 전극을 포함한 전면에 제 2 층간 절연막을 형성하고 제 2 층간 절연막상에 소오스 전극을 커버하도록 블랙매트릭스층을 형성하는 단계와, 블랙매트릭스층을 포함한 전면에 평탄화막을 형성하고 평탄화막상의 소정영역에 투명 도전물질로 이루어진 공통전극 라인을 형성하는 단계와, 공통전극 라인을 포함한 전면에 제 3 층간 절연막을 형성하고 제 3 층간 절연막상의 화소영역에 드레인 전극에 콘택되도록 화소전극을 형성하는 단계로 이루어짐에 그 특징이 있다.
상기와 같은 특징을 갖는 본 발명에 따른 액정표시장치 및 그 제조방법을 첨부된 도면을 참조하여 실시예별로 설명하면 다음과 같다.
제 1 실시예
도 3은 본 발명 제 1 실시예에 따른 액정표시장치를 보여주는 평면도이고, 도 4a 내지 4g는 도 3의 B-B'선상에 따른 액정표시장치의 제조공정을 보여주는 공정단면도이다.
먼저, 도 4a에 도시된 바와 같이 유리 또는 석영 등의 투명한 절연성 기판(21)상에 다결정 실리콘 등의 반도체층(22)을 형성하고 패터닝하여 섬모양의 반도체층(22)을 형성한다.
이때, 반도체층(22)은 박막트랜지스터의 활성영역으로 이용된다.
그리고, 반도체층(22)상에 게이트 절연막(23)을 형성한 후, 도 4b에 도시된 바와 같이 게이트 절연막(23)을 포함한 기판(21) 전면에 게이트 전극물질을 증착하고 패터닝하여 반도체층(22) 상부에 게이트 전극(24)을 형성한다.
그리고, 게이트 전극(24)을 마스크로 반도체층(22)에 불순물(P 또는 B)을 이온주입하고 열처리하여 소오스 영역과 드레인 영역을 형성한다.
이어, 도 4c에 도시된 바와 같이 게이트 전극(24)을 포함한 기판(21) 전면에 제 1 층간 절연막(25)을 증착하고 게이트 절연막(23) 및 제 1 층간 절연막(25)을 선택적으로 제거하여 반도체층(22)의 소오스 영역 및 드레인 영역을 노출시킨다.
그리고, 도 4d에 도시된 바와 같이, 제 1 층간 절연막(25)을 포함한 기판(21) 전면에 금속을 증착하고 패터닝하여 노출된 반도체층(22)의 소오스 영역 및 드레인 영역과 연결되도록 데이터 전극(26,26')을 형성한다.
여기서, 데이터 전극(26)은 박막트랜지스터의 소오스 전극이 되며 데이터 전극(26')는 박막트랜지스터의 드레인 전극이 된다.
그리고, 데이터 전극(26,26')을 포함한 기판(21) 전면에 제 2 층간 절연막(27)을 증착하고 도 4e에 도시된 바와 같이, 제 2 층간 절연막(27)상에 금속과 같이 빛을 차단시킬 수 있는 막을 증착한 후 패터닝하여 데이터 전극(26)을 커버(cover)하도록 블랙매트릭스층(28)를 형성한다.
이어, 블랙메트릭스층(28)를 포함한 전면에 SOG(Spin On Glass)와 같은 평탄화막(29)을 형성하여 단차를 제거하고, 도 4f에 도시된 바와 같이, 평탄화막(29)상에 ITO와 같은 투명한 도전물질을 증착하고 패터닝하여 공통전극(30)을 형성한다.
여기서, 공통전극(30)은 스토리지 커패시터의 하부전극으로 이용된다.
그리고, 공통전극(30)을 포함한 전면에 제 3 층간 절연막(31)을 형성한 다음, 도 4g에 도시된 바와 같이 제 3 층간 절연막(31)과 평탄화막(29) 및 제 2 층간 절연막(27)의 소정영역을 제거하여 반도체층(22)의 드레인 영역에 콘택된 데이터 전극(26')을 노출시킨다.
그리고, 제 3 층간 절연막(31)상에 ITO와 같은 투명한 도전물질을 증착하고 패터닝하여 데이터 전극(26')에 연결되도록 화소영역에 화소전극(32)을 형성함으로써 하판 제작을 완료한다.
여기서, 화소전극(32)은 스토리지 커패시터의 상부 전극으로 이용된다.
상기와 같이 형성되는 액정표시장치의 구조상 특징은 도 3 및 도 4g에 도시된 바와 같이, 종래처럼 반도체층상부에 공통전극을 형성하지 않고 화소전극 바로 아래에 형성하여 화소전극과 함께 스토리지 커패시터를 이룬다는 점이다.
즉, 스토리지 커패시터를 이루는 화소전극과 공통전극이 ITO와 같은 투명 도전물질로 이루어지므로 스토리지 커패시터영역으로도 빛이 투과되어 개구율이 좋아지는 장점이 있다.
제 2 실시예
도 5는 본 발명 제 2 실시예에 따른 액정표시장치를 보여주는 평면도이고, 도 6a 내지 6g는 도 5의 C-C'선상에 따른 액정표시장치의 제조공정을 보여주는 공정단면도이다.
도 6a 내지 6c는 본 발명 제 1 실시예의 도 4a 내지 4c와 제조공정이 동일하므로 상세한 설명은 생략하기로 한다.
도 6d에 도시된 바와 같이, 제 1 층간 절연막(25)을 포함한 기판(21) 전면에 금속을 증착하고 패터닝하여 노출된 반도체층(22)의 소오스 영역 및 드레인 영역과 연결되도록 데이터 전극(26,26')을 형성한다.
여기서, 데이터 전극(26)은 박막트랜지스터의 소오스 전극이 되며 데이터 전극(26')는 박막트랜지스터의 드레인 전극이 된다.
그리고, 데이터 전극(26,26')을 포함한 기판(21) 전면에 평탄화막(29)을 형성하여 단차를 제거한다.
이어, 도 6e에 도시된 바와 같이, 평탄화막(29)상에 금속과 같이 빛을 차단시킬 수 있는 막을 증착한 후 패터닝하여 데이터 전극(26)을 커버(cover)하도록 블랙매트릭스층(28)를 형성한다.
그리고, 블랙매트릭스층(28)을 포함한 전면에 ITO와 같은 투명한 도전물질을 증착하고 패터닝하여 화소영역과 블랙매트릭스층(28)상에 공통전극(30)을 형성한다.
여기서, 공통전극(30)물질은 블랙매트릭스층(28)이 커버되도록 패터닝되는데 그 이유는 공통전극(30) 식각시 블랙매트릭스층(28)이 노출될 경우 선택비(selectivity)가 나쁠 경우에 블랙매트릭스층(28)이 제거되는 것을 막기 위해서이다.
또한, 공통전극(30)은 스토리지 커패시터의 하부전극으로 이용된다.
그리고, 도 6f에 도시된 바와 같이, 공통전극(30)을 포함한 전면에 제 2 층간 절연막(27)을 형성한 다음, 도 6g에 도시된 바와 같이 제 2 층간 절연막(27)과 평탄화막(29)의 소정영역을 제거하여 반도체층(22)의 드레인 영역에 콘택된 데이터 전극(26')을 노출시킨다.
그리고, 제 2 층간 절연막(27)상에 ITO와 같은 투명한 도전물질을 증착하고 패터닝하여 데이터 전극(26')에 연결되도록 화소영역에 화소전극(32)을 형성함으로써 하판 제작을 완료한다.
여기서도, 화소전극(32)은 스토리지 커패시터의 상부 전극으로 이용된다.
상기와 같이 형성되는 본 발명 제 2 실시예에서도 구조상 특징은 본 발명 제 1 실시예처럼 ITO와 같은 투명한 도전물질로 형성된 공통전극을 화소전극 바로 아래에 형성하여 화소전극과 함께 스토리지 커패시터를 이룸으로써 개구율을 향상시킨다는 점이고, 또한 평탄화막상에 블랙매트릭스층을 형성하고 블랙매트릭스층을 덮도록 공통전극을 형성한다는 점이다.
본 발명에 따른 액정표시장치 및 그 제조방법에 있어서는 다음과 같은 효과가 있다.
스토리지 커패시터의 상부전극과 하부전극을 모두 ITO와 같은 빛이 통과되는 투명한 도전막을 사용하여 형성함으로써 스토리지 커패시터가 차지하는 부분으로 빛이 통과되도록 하여 개구율을 향상시킨다.
특히, HD급 액정표시장치에서는 화소(pixel)의 크기가 작아져 스토리지 커패시터가 차지하는 면적의 상대적인 부분이 크므로 본 발명의 기술을 사용할 경우 개구율을 크게 향상시킬 수 있다.

Claims (7)

  1. 매트릭스 형태의 화소영역과 상기 화소영역 사이에 서로 수직한 방향으로 형성되는 복수개의 게이트 라인과 데이터 라인을 갖는 액정표시장치에 있어서,
    기판상의 각 화소영역에 소오스 영역과 드레인 영역을 갖고 형성되는 복수개의 반도체층;
    상기 각 반도체층의 소오스 영역과 드레인 영역에 각각 콘택되어 형성되는 데이터 라인으로 이용되는 소오스 전극 및 드레인 전극;
    상기 데이터 라인으로 이용되는 소오스 전극을 커버하도록 소오스 전극 상부에 형성되어 빛을 차단하는 블랙매트릭스층;
    상기 게이트 라인과 동일한 방향으로 상기 화소영역에 걸쳐 형성되고 투명한 도전물질로 이루어져 스토리지 커패시터의 하부전극으로 이용되는 공통전극 라인;
    상기 드레인 전극에 연결되어 각 화소영역에 투명도전 물질로 형성되고 스토리지 커패시터의 상부전극으로 이용되는 화소전극을 포함하여 구성됨을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 공통전극 라인은 블랙매트릭스층을 커버하도록 블랙메트릭스층상에도 형성됨을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서, 상기 공통전극 라인은 ITO(Indium Tin Oxide)로 형성됨을 특징으로 하는 액정표시장치.
  4. 매트릭스 형태의 화소영역과 상기 화소영역 사이에 서로 수직한 방향으로 형성되는 복수개의 게이트 라인과 데이타 라인을 갖는 액정표시장치의 제조방법에 있어서,
    기판상의 소정영역에 반도체층을 형성하고, 상기 반도체층을 포함한 기판 전면에 게이트 절연막을 형성하는 단계;
    상기 반도체층의 소정영역을 지나도록 게이트 절연막상에 게이트 라인을 형성하고, 상기 게이트 라인을 마스크로 상기 반도체층에 불순물 이온을 주입하여 소오스 영역 및 드레인 영역을 형성하는 단계;
    상기 게이트 라인을 포함한 전면에 제 1 층간 절연막을 형성하고, 상기 반도체층의 소오스 영역 및 드레인 영역에 각각 콘택되도록 제 1 층간 절연막상에 데이터 라인으로 이용되는 소오스 전극 및 드레인 전극을 형성하는 단계;
    상기 소오스 전극 및 드레인 전극을 포함한 전면에 제 2 층간 절연막을 형성하고, 상기 제 2 층간 절연막상에 상기 소오스 전극을 커버하도록 블랙매트릭스층을 형성하는 단계;
    상기 블랙매트릭스층을 포함한 전면에 평탄화막을 형성하고, 상기 평탄화막상의 소정영역에 투명 도전물질로 이루어져 스토리지 커패시터의 하부전극으로 이용되는 공통전극 라인을 형성하는 단계;
    상기 공통전극 라인을 포함한 전면에 제 3 층간 절연막을 형성하고, 상기 제 3 층간 절연막상의 화소영역에 상기 드레인 전극에 콘택되도록 투명한 도전물질을 화소전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치 제조방법.
  5. 제 4 항에 있어서, 공통전극 라인 및 화소전극은 ITO(Indium Tin Oxide)로 형성함을 특징으로 하는 액정표시장치 제조방법.
  6. 제 4 항에 있어서, 상기 블랙매트릭스층은 상기 평탄화막상에 형성함을 특징으로 하는 액정표시장치 제조방법.
  7. 제 6 항에 있어서, 상기 평탄화막상에 형성된 블랙매트릭스층을 커버하도록 블랙매트릭스층상에 공통전극 라인을 형성함을 특징으로 하는 액정표시장치 제조방법.
KR1019970039027A 1997-08-16 1997-08-16 액정표시장치및그제조방법 KR100267980B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970039027A KR100267980B1 (ko) 1997-08-16 1997-08-16 액정표시장치및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970039027A KR100267980B1 (ko) 1997-08-16 1997-08-16 액정표시장치및그제조방법

Publications (2)

Publication Number Publication Date
KR19990016464A KR19990016464A (ko) 1999-03-05
KR100267980B1 true KR100267980B1 (ko) 2000-10-16

Family

ID=19517594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970039027A KR100267980B1 (ko) 1997-08-16 1997-08-16 액정표시장치및그제조방법

Country Status (1)

Country Link
KR (1) KR100267980B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04194823A (ja) * 1990-11-22 1992-07-14 Hitachi Ltd 液晶表示装置
KR970054266U (ko) * 1996-03-04 1997-10-13 자동차의 소품상자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04194823A (ja) * 1990-11-22 1992-07-14 Hitachi Ltd 液晶表示装置
KR970054266U (ko) * 1996-03-04 1997-10-13 자동차의 소품상자

Also Published As

Publication number Publication date
KR19990016464A (ko) 1999-03-05

Similar Documents

Publication Publication Date Title
US7659130B2 (en) Thin film transistor array panel for display and manufacturing method thereof
US7955908B2 (en) Thin film transistor array panel and manufacturing method thereof
US7193668B2 (en) Liquid crystal display device with color filter in direct contact with drain and source electrode of TFT
US6031589A (en) Liquid crystal display device and the fabrication method thereof
KR100234892B1 (ko) 액정표시장치의 구조 및 그 제조방법
JP3941032B2 (ja) 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子
JP3072593B2 (ja) 液晶表示装置の製造方法
US5751020A (en) Structure of a liquid crystal display unit having exposed channel region
KR20010046652A (ko) 컬러필터를 포함한 액정표시장치와 제조방법
KR20060109638A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
US20020140877A1 (en) Thin film transistor for liquid crystal display and method of forming the same
KR100491820B1 (ko) 저온폴리실리콘 액정표시장치용 어레이 기판과 그 제조방법
KR100192507B1 (ko) 티에프티-엘씨디의 구조 및 제조방법
JP2000122096A (ja) 反射型液晶表示装置およびその製造方法
KR100267980B1 (ko) 액정표시장치및그제조방법
KR100267995B1 (ko) 액정표시장치 및 그 제조방법
KR100223879B1 (ko) 액정표시장치 및 그 제조방법
KR100218503B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100339346B1 (ko) 액정표시소자제조방법
KR100209622B1 (ko) 액정표시장치 및 그 제조방법
KR100267994B1 (ko) 액정표시장치의제조방법
KR20000002472A (ko) 액정표시장치 제조방법
WO1998023997A1 (en) Thin film transistor-liquid crystal display and method of fabricating the same
KR970003742B1 (ko) 자기정열구조의 박막트랜지스터 제조방법
KR100560639B1 (ko) 반사형 액정표시장치의 박막트랜지스터 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee