CN111274844B - 半导体装置及其形成方法 - Google Patents

Abstract

本发明实施例关于一种半导体装置及其形成方法。上述半导体装置包括基板。上述基板包括多个像素。上述半导体装置亦包括设置于上述基板上的光准直层。上述光准直层包括设置于上述基板上的透明连接特征以及设置于上述透明连接特征上的多个透明柱体。上述多个透明柱体覆盖上述多个像素且上述透明连接特征连接上述多个透明柱体。上述多个透明柱体以及上述透明连接特征由包括透明材料的第一材料所形成。上述光准直层亦包括设置于上述透明连接特征上的多个第一遮光特征。上述多个透明柱体之一的顶表面与上述多个第一遮光特征之一的顶表面齐平。上述半导体装置可以增进光准直层的准直效能。

Description

半导体装置及其形成方法

技术领域

本发明实施例是有关于半导体装置的形成方法，且特别有关于包括光准直层的半导体装置的形成方法。

背景技术

半导体装置可被使用于各种应用中。举例而言，半导体装置可被用来作为指纹辨识装置(或指纹辨识装置的至少一部份)。指纹辨识装置可由大量的光学元件组成。举例而言，上述光学元件可包括光准直器(light collimator)、分束器、聚焦镜以及线性感测器。

光准直器的功能在于准直(collimate)光线，以减少因光发散所导致的能量损失。举例而言，光准直器可被应用于指纹辨识装置中，以增加指纹辨识装置的效能。

然而，现有的光准直器及其形成方法并非在各方面皆令人满意。

发明内容

根据本发明一些实施例，提供一种半导体装置。上述半导体装置包括基板。上述基板包括多个像素。上述半导体装置亦包括设置于上述基板上的光准直层。上述光准直层包括设置于上述基板上的透明连接特征以及设置于上述透明连接特征上的多个透明柱体。上述多个透明柱体覆盖上述多个像素且上述透明连接特征连接上述多个透明柱体。上述多个透明柱体以及上述透明连接特征由包括透明材料的第一材料所形成。上述光准直层亦包括设置于上述透明连接特征上的多个第一遮光特征。上述多个透明柱体之一的顶表面与上述多个第一遮光特征之一的顶表面齐平。

根据本发明一些实施例，提供一种半导体装置的形成方法。上述方法包括提供基板以及形成光准直层于上述基板之上。形成上述光准直层于上述基板之上的步骤包括将第一材料设置于上述基板上、图案化上述第一材料以于上述基板上形成透明连接特征及多个透明柱体。上述第一材料包括透明材料。上述透明连接特征位于上述多个透明柱体与上述基板之间。形成上述光准直层于上述基板之上的步骤亦包括形成多个第一遮光特征于上述透明连接特征之上。上述多个透明柱体之一的顶表面与上述多个第一遮光特征之一的顶表面齐平。

附图说明

以下将配合所附图式详述本发明实施例。应注意的是，各种特征并未按照比例绘制且仅用以说明例示。事实上，元件的尺寸可能经放大或缩小，以清楚地表现出本发明实施例的技术特征。

图1A、1B、1C、1D、1E以及1F为一系列的剖面图，其根据本发明一些实施例绘示出半导体装置的形成方法。

图2根据本发明一些实施例绘示出半导体装置20的剖面图。

图3根据本发明一些实施例绘示出半导体装置30的剖面图。

图4根据本发明一些实施例绘示出半导体装置40的剖面图。

附图标号：

10、20、30、40～半导体装置；

100～基板；

100T～基板的顶表面；

100B～基板的底表面；

102～第一材料；

104～透明连接特征；

104T～透明连接特征的顶表面；

106～透明柱体；

106T～透明柱体的顶表面；

108～遮光材料；

110、110’～遮光特征；

110T～遮光特征的顶表面；

110B～遮光特征的底表面；

112～光准直层；

114～盖板；

P～像素；

W1、W2、W3、W4、W5、W6～宽度；

T1、T2～厚度；

H1、H2、H3～高度；

O1～开口。

具体实施方式

以下的揭露内容提供许多不同的实施例或范例以实施本案的不同特征。以下的揭露内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本发明实施例叙述了一第一特征形成于一第二特征之上或上方，即表示其可能包含上述第一特征与上述第二特征是直接接触的实施例，亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与第二特征可能未直接接触的实施例。另外，以下所揭露的不同范例可能重复使用相同的参考符号及/或标记。这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。

后文将说明本发明的各种实施例。类似的标号可被用来表示类似的元件。应可理解的是，额外的操作步骤可实施于所述方法之前、之间或之后，且在所述方法的其他实施例中，部分的操作步骤可被取代或省略。

除非另外定义，在此使用的全部用语(包括技术及科学用语)具有与本领域技术人员所通常理解的相同涵义。能理解的是，这些用语，例如在通常使用的字典中定义的用语，应被解读成具有与相关技术及本发明的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本发明实施例有特别定义。

本发明一些实施例可配合图式一并理解，本发明实施例的图式亦被视为本发明实施例说明的一部分。需了解的是，本发明实施例的图式并未以实际装置及元件的比例绘示。在图式中可能夸大实施例的形状与厚度以便清楚表现出本发明实施例的特征。此外，图式中的结构及装置是以示意的方式绘示，以便清楚表现出本发明实施例的特征。

[第一实施例]

本实施例的半导体装置的光准直层包括多个覆盖像素的透明柱体以及与此些透明柱体连接的透明连接特征。此些透明柱体可保护像素，因此可减少或避免像素于工艺中受到损害及/或污染的情况。此外，由于上述透明连接特征与上述透明柱体相互连接，因此可增加上述透明柱体的高度与像素的宽度的比值而增进光准直层的准直效能。

图1A绘示出本实施例的半导体装置的形成方法的起始步骤。如图1A所示，提供基板100。基板100可具有顶表面100T以及相对于顶表面100T的底表面100B。

在一些实施例中，基板100可由元素半导体(例如:硅或锗)、化合物半导体(例如:碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP))、合金半导体(例如:SiGe、SiGeC、GaAsP或GaInP)、其他适当的半导体或上述的组合所形成。在一些实施例中，基板100可为绝缘层上半导体基板(semiconductor-on-insulator(SOI)substrate)。上述绝缘层上半导体基板可包括底板、设置于上述底板上的埋藏氧化层以及设置于上述埋藏氧化层上的半导体层。在一些实施例中，基板100可为一半导体晶片(例如:硅晶片或其他适当的半导体晶片)。

在一些实施例中，基板100可包括各种以如离子注入及/或扩散工艺所形成的p型掺杂区及/或n型掺杂区。举例而言，上述掺杂区可被配置来形成晶体管、光电二极管及/或发光二极管，但本发明实施例并非以此为限。

在一些实施例中，基板100可包括各种隔离特征，以分隔基板100中不同的装置区域。举例而言，隔离特征可包括浅沟槽隔离(shallow trench isolation，简称STI)特征，但本发明实施例并非以此为限。在一些实施例中，形成浅沟槽隔离的步骤可包括于基板100中蚀刻出一沟槽，并于上述沟槽中填入绝缘材料(例如:氧化硅、氮化硅、或氮氧化硅)。所填充的沟槽可具有多层结构(例如:一热氧化衬层以及填充于沟槽的氮化硅)。可进行化学机械研磨(Chemical mechanical polishing，简称CMP)工艺以研磨掉多余的绝缘材料并平坦化隔离特征的上表面。

在一些实施例中，基板100可包括各种导电特征(例如:导线(line)或导孔(via))。举例而言，上述导电特征可由铝(Al)、铜(Cu)、钨(W)、其各自的合金、其他适当的导电材料或上述的组合所形成。

请继续参照图1A，在一些实施例中，基板100可包括多个像素P。在一些实施例中，像素P可将所接收到的光信号转换成电流信号。在一些实施例中，基板100的多个像素P可排列成一阵列，但本发明实施例并非以此为限。举例而言，在一些实施例中，基板100的一个像素P可包括或对应至少一光电二极管及/或其他适当的元件，但本发明实施例并非以此为限。如图1A所示，像素P可具有宽度W1。举例而言，宽度W1可为5至50微米，但本发明实施例并非以此为限。

接着，如图1B所示，将第一材料102设置于基板100的顶表面100T之上。详细而言，在一些实施例中，可在基板100的顶表面100T之上形成由第一材料102所形成的膜层。举例而言，第一材料102的膜层的厚度T1可为5至500微米，但本发明实施例并非以此为限。在一些实施例中，第一材料102可包括透明材料(例如:透明光阻、聚亚酰胺、环氧树脂)、其他适当的材料或上述的组合)。在一些实施例中，第一材料102可包括光固化材料、热固化材料或上述的组合。举例而言，可使用旋转涂布工艺(spin-on coating process)将第一材料102设置于基板100的顶表面100T之上，但本发明实施例并非以此为限。

接着，如图1C所示，进行图案化工艺图案化第一材料102，以形成透明连接特征104以及多个透明柱体106。详细而言，上述图案化工艺移除部分的第一材料102，而残留在基板100的顶表面100T上的第一材料102则成为透明连接特征104以及多个透明柱体106。在一些实施例中，上述图案化工艺可包括光刻工艺。举例而言，光刻工艺可包括光罩对准(maskaligning)、曝光(exposure)、曝光后烘烤(post-exposure baking)、显影(developingphotoresist)、其他适当的工艺或上述的组合。

在一些实施例中，如图1C所示，透明连接特征104位于基板100的顶表面100T之上，而透明柱体106则位于透明连接特征104的顶表面104T之上。进一步而言，在一些实施例中，透明柱体106可突出自透明连接特征104的顶表面104T。在一些实施例中，透明连接特征104与透明柱体106是由相同的材料所形成且为一体成型。

如图1C所示，在一些实施例中，由于透明连接特征104与透明柱体106相连，因此可减少或避免透明柱体106发生倒塌的情况，藉此可提高半导体装置的良率并降低生产成本。

在一些实施例中，透明柱体106是对应于像素P。换句话说，在此些实施例中，一透明柱体106可完全覆盖或部分地覆盖所对应的像素P。如图1C所示，在一些实施例中，透明柱体106可具有大抵上均匀的宽度W2。举例而言，宽度W2可为5至50微米，但本发明实施例并非以此为限。在一些实施例中，覆盖像素P的透明柱体106可保护像素P并减少或避免像素P于工艺中受到损害及/或污染的情况。

在一些实施例中，如图1C所示，透明柱体106的宽度W2可大抵上相同于像素P的宽度W1。换句话说，在此些实施例中，一透明柱体106的侧壁可与其所对应的像素P的侧壁对齐。在一些其他的实施例中，透明柱体106的宽度W2可大于或小于像素P的宽度W1。

在一些实施例中，如图1C所示，上述图案化工艺于基板100上形成了多个暴露出透明连接特征104的开口O1，于后续的工艺中将于此些开口O1中填入适当的遮光材料以形成本实施例的光准直层的遮光特征，于后文将对此进行详细说明。

接着，如图1D所示，在一些实施例中，将遮光材料108设置于基板100的顶表面100T之上。在一些实施例中，遮光材料108可直接接触透明连接特征104的顶表面104T。在一些实施例中，遮光材料108可填充开口O1并覆盖透明连接特征104及透明柱体106。举例而言，遮光材料108可包括光阻(例如:黑光阻或其他适当的非透明的光阻)、油墨(例如:黑色油墨或其他适当的非透明的油墨)、模制化合物(molding compound，例如:黑色模制化合物或其他适当的非透明的模制化合物)、防焊材料(solder mask，例如:黑色防焊材料或其他适当的非透明的防焊材料)、环氧树脂、其他适当的材料或上述的组合。在一些实施例中，遮光材料108可为光固化材料、热固化材料或上述的组合。在一些实施例中，可在将遮光材料108设置于基板100的顶表面100T之上的步骤之后进行固化工艺以固化遮光材料108。举例而言，上述固化工艺可为光固化工艺、热固化工艺或上述组合。

接着，如图1E所示，在一些实施例中，进行平坦化工艺移除遮光材料108的顶部以暴露出透明柱体106。在一些实施例中，上述平坦化工艺亦移除透明柱体106的一部分(例如:透明柱体106的顶部)。在一些实施例中，上述平坦化工艺可为化学机械研磨工艺、研磨工艺、回蚀刻工艺、其他适当的工艺或上述的组合。

在一些实施例中，于上述平坦化工艺之后残留于基板100的顶表面100T上的遮光材料108成为多个遮光特征110。在一些实施例中，遮光特征110未覆盖或仅部分地覆盖像素P。在一些实施例中，如图1E所示，透明连接特征104、透明柱体106以及遮光特征110可共同充当半导体装置的光准直层112。在一些实施例中，光准直层112的透明柱体106以及遮光特征110可交错设置。

如图1E所示，在一些实施例中，遮光特征110可具有大抵上平坦的底表面110B，但本发明实施例并非以此为限。在一些其他的实施例中，遮光特征110的底表面110B可为弧形或其他任何适当的形状。在一些实施例中，遮光特征110的底表面110B直接接触透明连接特征104的顶表面104T。

在一些实施例中，如图1E所示，遮光特征110的顶表面110T可与透明柱体106的顶表面106T齐平。换句话说，在此些实施例中，遮光特征110的顶表面110T可与透明柱体106的顶表面106T共平面。在一些实施例中，透明柱体106的高度H1与遮光特征110的高度H2可大抵上相等。举例而言，透明柱体106的高度H1与遮光特征110的高度H2各自可为5至500微米，但本发明实施例并不以此为限。

在一些实施例中，透明连接特征104的厚度T2与透明柱体106的高度H1的比值(亦即，T2/H1)大于10，而可能降低光准直层112的效能。因此，在一些其他的实施例中，透明连接特征104的厚度T2与透明柱体106的高度H1的比值(亦即，T2/H1)可小于或等于10(例如:0<(T2/H1)≦10)，而可避免前述因厚度T2与高度H1的比值过大所产生的问题。

在一些实施例中，由于透明连接特征104与透明柱体106相连，因此透明柱体106可具有较大的高度H1而仍不会倒塌。换句话说，在此些实施例中，透明柱体106的高度H1与像素P的宽度W1可具有较大的比值(例如:5至50)，而可增进光准直层112的准直效能。

在一些实施例中，光准直层112的遮光特征110为黑色(例如:遮光特征110由黑光阻、黑色油墨、黑色模制化合物或黑色防焊材料所形成)，因此可增进光准直层112的准直效能。

举例而言，在一些实施例中，可在光准直层112上设置如发光二极管的光源(未绘示于图中)、阻挡层(未绘示于图中)、其他适当的光学元件或上述的组合，并于此些光学元件上设置盖板114(例如:玻璃盖板)以形成如指纹辨识装置的半导体装置10(如图1F所示)。

综合上述，本实施例的半导体装置的光准直层包括多个覆盖像素的透明柱体以及与此些透明柱体连接的透明连接特征。此些透明柱体可减少或避免像素于工艺中受到损害及/或污染之情况。此外，由于上述透明连接特征与上述透明柱体相互连接，因此可增加上述透明柱体的高度与像素的宽度的比值而增进光准直层的准直效能。

以下将提供本实施例之半导体装置10的一些变化例。应注意的是，除非特别说明，此些变化例与前述实施例的相同或类似的元件将以相同的元件符号表示，且其形成方法亦可相同或类似于前述实施例的形成方法。

图2绘示出本发明一些实施例的半导体装置20。半导体装置20与半导体装置10的其中一个差异在于半导体装置20的光准直层112的透明柱体106的顶部宽度W3小于底部宽度W4，而可进一步减少或避免透明柱体106发生倒塌的情况。在一些实施例中，由于透明柱体106的顶部宽度W3小于底部宽度W4，因此遮光特征110的顶部宽度W5大于底部宽度W6。举例而言，在此些实施例中，透明柱体106的顶部宽度W3与底部宽度W4的比值可为0.1至0.99而遮光特征110的顶部宽度W5与底部宽度W6的比值可为1.01至2。

图3绘示出本发明一些实施例的半导体装置30。半导体装置30与半导体装置10的其中一个差异在于半导体装置30的光准直层112的透明柱体106的顶部宽度W3大于底部宽度W4。在一些实施例中，由于透明柱体106的顶部宽度W3大于底部宽度W4，因此遮光特征110的顶部宽度W5小于底部宽度W6。举例而言，在此些实施例中，透明柱体106的顶部宽度W3与底部宽度W4的比值可为1.01至2，而遮光特征110的顶部宽度W5与底部宽度W6的比值可为0.1至0.99。

图4绘示出本发明一些实施例的半导体装置40。半导体装置40与半导体装置10的其中一个差异在于半导体装置40的光准直层112更包括设置于基板100的顶表面100T上的多个遮光特征110’，而可进一步增进光准直层112的准直效能。在一些实施例中，如图4所示，透明连接特征104可位于遮光特征110’与遮光特征110之间。在一些实施例中，遮光特征110’直接接触基板100的顶表面100T。在一些实施例中，遮光特征110’未覆盖或仅部分地覆盖像素P。

如图4所示，遮光特征110’可具有高度H3。在一些实施例中，遮光特征110’的高度H3小于遮光特征110的高度H2。举例而言，高度H3与高度H2的比值可为0.001至0.99。

在一些实施例中，可在形成透明连接特征104以及透明柱体106的步骤之前形成遮光特征110’于基板100的顶表面100T之上。举例而言，形成遮光特征110’的步骤可包括光刻工艺(例如:光阻涂布、光罩对准、曝光、曝光后烘烤、显影、其他适当的工艺或上述的组合)、其他适当的工艺或上述的组合。举例而言，遮光特征110’可由相同或类似于前述的遮光材料108的材料所形成。

前述内文概述了许多实施例的特征，使本领域技术人员可以从各个方面更佳地了解本发明实施例。本领域技术人员应可理解，且可轻易地以本发明实施例为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本领域技术人员也应了解这些相等的结构并未背离本发明实施例的发明精神与范围。在不背离本发明实施例的发明精神与范围的前提下，可对本发明实施例进行各种改变、置换或修改。

此外，本发明的每一权利要求可为个别的实施例，且本发明的范围包括本发明的每一权利要求及每一实施例彼此的结合。

Claims (20)

1.一种半导体装置，其特征在于，包括：

一基板，其中所述基板包括多个像素；以及

一光准直层，设置于所述基板上；

其中所述光准直层包括：

一透明连接特征，设置于所述基板之上；

多个透明柱体，设置于所述透明连接特征之上，其中所述透明柱体覆盖所述像素且所述透明连接特征连接所述透明柱体，其中所述透明柱体及所述透明连接特征由一第一材料所形成且所述第一材料包括一透明材料；以及

多个第一遮光特征，设置于所述透明连接特征上，其中所述透明柱体之一的一顶表面与所述第一遮光特征之一的一顶表面齐平。

2.根据权利要求1所述的半导体装置，其特征在于，所述第一遮光特征直接接触所述透明连接特征的一顶表面。

3.根据权利要求1所述的半导体装置，其特征在于，所述透明柱体之一的一高度与所述第一遮光特征之一的一高度相等。

4.根据权利要求1所述的半导体装置，其特征在于，所述第一遮光特征未覆盖所述像素。

5.根据权利要求1所述的半导体装置，其特征在于，所述透明连接特征的一厚度与所述透明柱体之一的一高度的比值大于0且小于或等于10。

6.根据权利要求1所述的半导体装置，其特征在于，所述透明柱体之一具有一顶部宽度以及一底部宽度，其中所述顶部宽度小于所述底部宽度。

7.根据权利要求6所述的半导体装置，其特征在于，所述顶部宽度与所述底部宽度的比值为0.1至0.99。

8.根据权利要求1所述的半导体装置，其特征在于，所述第一遮光特征由光阻、油墨、模制化合物或防焊材料中的一种或多种所形成。

9.根据权利要求1所述的半导体装置，其特征在于，所述第一遮光特征与所述透明柱体交错设置于所述透明连接特征之上。

10.根据权利要求1所述的半导体装置，其特征在于，所述光准直层更包括：

多个第二遮光特征，设置于所述基板之上，其中所述透明连接特征位于所述第一遮光特征以及所述第二遮光特征之间。

11.根据权利要求10所述的半导体装置，其特征在于，所述第一遮光特征与所述第二遮光特征未覆盖所述像素。

12.根据权利要求1所述的半导体装置，其特征在于，所述透明柱体之一的一高度与所述像素之一的一宽度的比值为5至50。

13.一种半导体装置的形成方法，其特征在于，包括：

提供一基板，其中所述基板包括多个像素；

形成一光准直层于所述基板之上；

其中形成所述光准直层于所述基板之上的步骤包括：

将一第一材料设置于所述基板上，其中所述第一材料包括一透明材料；

图案化所述第一材料以于所述基板上形成一透明连接特征及多个透明柱体，其中所述透明连接特征位于所述透明柱体与所述基板之间；以及

形成多个第一遮光特征于所述透明连接特征之上，其中所述透明柱体之一的一顶表面与所述第一遮光特征之一的一顶表面齐平。

14.根据权利要求13所述的半导体装置的形成方法，其特征在于，形成所述第一遮光特征于所述透明连接特征之上的步骤包括：

将一遮光材料设置于所述透明连接特征之上；以及

进行一平坦化工艺平坦化所述遮光材料。

15.根据权利要求14所述的半导体装置的形成方法，其特征在于，所述平坦化工艺包括一化学机械研磨工艺。

16.根据权利要求13所述的半导体装置的形成方法，其特征在于，所述透明连接特征的一厚度与所述透明柱体之一的一高度的比值为大于0且小于或等于10。

17.根据权利要求13所述的半导体装置的形成方法，其特征在于，所述透明柱体之一的一高度与所述第一遮光特征之一的一高度相等。

18.根据权利要求13所述的半导体装置的形成方法，其特征在于，所述第一遮光特征由光阻、油墨、模制化合物或防焊材料中的一种或多种所形成。

19.根据权利要求13所述的半导体装置的形成方法，其特征在于，所述透明柱体之一的一高度与所述像素之一的一宽度的比值为5至50。

20.根据权利要求13所述的半导体装置的形成方法，其特征在于，形成所述光准直层于所述基板之上的步骤更包括：

在形成所述透明连接特征以及所述透明柱体的步骤之前形成多个第二遮光特征于所述基板之上。

Images