TWI703349B - 半導體裝置及其形成方法 - Google Patents

Abstract

本發明實施例關於一種半導體裝置。上述半導體裝置包括基板。上述基板包括複數個畫素。上述半導體裝置亦包括設置於上述基板上之光準直層。上述光準直層包括設置於上述基板上之透明連接特徵以及設置於上述透明連接特徵上之複數個透明柱體。上述複數個透明柱體覆蓋上述複數個畫素且上述透明連接特徵連接上述複數個透明柱體。上述複數個透明柱體以及上述透明連接特徵由包括透明材料之第一材料所形成。上述光準直層亦包括設置於上述透明連接特徵上之複數個第一遮光特徵。上述複數個透明柱體之一者的頂表面與上述複數個第一遮光特徵之一者的頂表面齊平。

Description

半導體裝置及其形成方法

本發明實施例係有關於半導體裝置之形成方法，且特別有關於包括光準直層之半導體裝置之形成方法。

半導體裝置可被使用於各種應用中。舉例而言，半導體裝置可被用來作為指紋辨識裝置(或指紋辨識裝置之至少一部份)。指紋辨識裝置可由大量的光學元件組成。舉例而言，上述光學元件可包括光準直器(light collimator)、分束器、聚焦鏡以及線性感測器。

光準直器的功能在於準直(collimate)光線，以減少因光發散所導致之能量損失。舉例而言，光準直器可被應用於指紋辨識裝置中，以增加指紋辨識裝置的效能。

然而，現有之光準直器及其形成方法並非在各方面皆令人滿意。

根據本發明一些實施例，提供一種半導體裝置。上述半導體裝置包括基板。上述基板包括複數個畫素。上述半導體裝置亦包括設置於上述基板上之光準直層。上述光準直層包括設置於上述基板上之透明連接特徵以及設置於上述透明 連接特徵上之複數個透明柱體。上述複數個透明柱體覆蓋上述複數個畫素且上述透明連接特徵連接上述複數個透明柱體。上述複數個透明柱體以及上述透明連接特徵由包括透明材料之第一材料所形成。上述光準直層亦包括設置於上述透明連接特徵上之複數個第一遮光特徵。上述複數個透明柱體之一者的頂表面與上述複數個第一遮光特徵之一者的頂表面齊平。

根據本發明一些實施例，提供一種半導體裝置之形成方法。上述方法包括提供基板以及形成光準直層於上述基板之上。形成上述光準直層於上述基板之上的步驟包括將第一材料設置於上述基板上、圖案化上述第一材料以於上述基板上形成透明連接特徵及複數個透明柱體。上述第一材料包括透明材料。上述透明連接特徵位於上述複數個透明柱體與上述基板之間。形成上述光準直層於上述基板之上的步驟亦包括形成複數個第一遮光特徵於上述透明連接特徵之上。上述複數個透明柱體之一者的頂表面與上述複數個第一遮光特徵之一者的頂表面齊平。

10、20、30、40‧‧‧半導體裝置

100‧‧‧基板

100T‧‧‧基板之頂表面

100B‧‧‧基板之底表面

102‧‧‧第一材料

104‧‧‧透明連接特徵

104T‧‧‧透明連接特徵之頂表面

106‧‧‧透明柱體

106T‧‧‧透明柱體之頂表面

108‧‧‧遮光材料

110、110’‧‧‧遮光特徵

110T‧‧‧遮光特徵之頂表面

110B‧‧‧遮光特徵之底表面

112‧‧‧光準直層

114‧‧‧蓋板

P‧‧‧畫素

W1、W2、W3、W4、W5、W6‧‧‧寬度

T1、T2‧‧‧厚度

H1、H2、H3‧‧‧高度

O1‧‧‧開口

以下將配合所附圖式詳述本發明實施例。應注意的是，各種特徵並未按照比例繪製且僅用以說明例示。事實上，元件的尺寸可能經放大或縮小，以清楚地表現出本發明實施例的技術特徵。

第1A、1B、1C、1D、1E以及1F圖為一系列的剖面圖，其根據本發明一些實施例繪示出半導體裝置之形成方法。

第2圖根據本發明一些實施例繪示出半導體裝置20的剖面 圖。

第3圖根據本發明一些實施例繪示出半導體裝置30的剖面圖。

第4圖根據本發明一些實施例繪示出半導體裝置40的剖面圖。

以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，若是本發明實施例敘述了一第一特徵形成於一第二特徵之上或上方，即表示其可能包含上述第一特徵與上述第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可能未直接接觸的實施例。另外，以下所揭露之不同範例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。

後文將說明本發明之各種實施例。類似的標號可被用來表示類似的元件。應可理解的是，額外的操作步驟可實施於所述方法之前、之間或之後，且在所述方法的其他實施例中，部分的操作步驟可被取代或省略。

除非另外定義，在此使用的全部用語(包括技術及科學用語)具有與此篇揭露所屬之一般技藝者所通常理解的相同涵義。能理解的是，這些用語，例如在通常使用的字典中定 義的用語，應被解讀成具有與相關技術及本發明的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本發明實施例有特別定義。

本發明一些實施例可配合圖式一併理解，本發明實施例之圖式亦被視為本發明實施例說明之一部分。需了解的是，本發明實施例之圖式並未以實際裝置及元件之比例繪示。在圖式中可能誇大實施例的形狀與厚度以便清楚表現出本發明實施例之特徵。此外，圖式中之結構及裝置係以示意之方式繪示，以便清楚表現出本發明實施例之特徵。

[第一實施例]

本實施例之半導體裝置之光準直層包括複數個覆蓋畫素之透明柱體以及與此些透明柱體連接之透明連接特徵。此些透明柱體可保護畫素，因此可減少或避免畫素於製程中受到損害及/或汙染之情況。此外，由於上述透明連接特徵與上述透明柱體相互連接，因此可增加上述透明柱體之高度與畫素之寬度的比值而增進光準直層的準直效能。

第1A圖繪示出本實施例之半導體裝置之形成方法的起始步驟。如第1A圖所示，提供基板100。基板100可具有頂表面100T以及相對於頂表面100T的底表面100B。

在一些實施例中，基板100可由元素半導體(例如：矽或鍺)、化合物半導體(例如：碳化矽(SiC)、砷化鎵(GaAs)、砷化銦(InAs)或磷化銦(InP))、合金半導體(例如：SiGe、SiGeC、GaAsP或GaInP)、其他適當之半導體或上述之組合所形成。在一些實施例中，基板100可為絕緣層上半導體基板 (semiconductor-on-insulator(SOI)substrate)。上述絕緣層上半導體基板可包括底板、設置於上述底板上的埋藏氧化層以及設置於上述埋藏氧化層上的半導體層。在一些實施例中，基板100可為一半導體晶圓(例如：矽晶圓或其他適當之半導體晶圓)。

在一些實施例中，基板100可包括各種以如離子佈植及/或擴散製程所形成之p型摻雜區及/或n型摻雜區。舉例而言，上述摻雜區可被配置來形成電晶體、光電二極體及/或發光二極體，但本發明實施例並非以此為限。

在一些實施例中，基板100可包括各種隔離特徵，以分隔基板100中不同之裝置區域。舉例而言，隔離特徵可包括淺溝槽隔離(shallow trench isolation，簡稱STI)特徵，但本發明實施例並非以此為限。在一些實施例中，形成淺溝槽隔離之步驟可包括於基板100中蝕刻出一溝槽，並於上述溝槽中填入絕緣材料(例如：氧化矽、氮化矽、或氮氧化矽)。所填充的溝槽可具有多層結構(例如：一熱氧化襯層以及填充於溝槽之氮化矽)。可進行化學機械研磨(Chemical mechanical polishing，簡稱CMP)製程以研磨掉多餘的絕緣材料並平坦化隔離特徵之上表面。

在一些實施例中，基板100可包括各種導電特徵(例如：導線(line)或導孔(via))。舉例而言，上述導電特徵可由鋁(Al)、銅(Cu)、鎢(W)、其各自之合金、其他適當之導電材料或上述之組合所形成。

請繼續參照第1A圖，在一些實施例中，基板100可包括複數個畫素P。在一些實施例中，畫素P可將所接收到的光 訊號轉換成電流訊號。在一些實施例中，基板100之複數個畫素P可排列成一陣列，但本發明實施例並非以此為限。舉例而言，在一些實施例中，基板100之一個畫素P可包括或對應至少一光電二極體及/或其他適當之元件，但本發明實施例並非以此為限。如第1A圖所示，畫素P可具有寬度W1。舉例而言，寬度W1可為5至50微米，但本發明實施例並非以此為限。

接著，如第1B圖所示，將第一材料102設置於基板100之頂表面100T之上。詳細而言，在一些實施例中，可在基板100之頂表面100T之上形成由第一材料102所形成之膜層。舉例而言，第一材料102之膜層的厚度T1可為5至500微米，但本發明實施例並非以此為限。在一些實施例中，第一材料102可包括透明材料(例如：透明光阻、聚亞醯胺、環氧樹脂)、其他適當之材料或上述之組合)。在一些實施例中，第一材料102可包括光固化材料、熱固化材料或上述之組合。舉例而言，可使用旋轉塗佈製程(spin-on coating process)將第一材料102設置於基板100之頂表面100T之上，但本發明實施例並非以此為限。

接著，如第1C圖所示，進行圖案化製程圖案化第一材料102，以形成透明連接特徵104以及複數個透明柱體106。詳細而言，上述圖案化製程移除部分之第一材料102，而殘留在基板100之頂表面100T上之第一材料102則成為透明連接特徵104以及複數個透明柱體106。在一些實施例中，上述圖案化製程可包括光微影製程。舉例而言，光微影製程可包括光罩對準(mask aligning)、曝光(exposure)、曝光後烘烤(post-exposure baking)、顯影(developing photoresist)、其他適當的製程或上 述之組合。

在一些實施例中，如第1C圖所示，透明連接特徵104位於基板100之頂表面100T之上，而透明柱體106則位於透明連接特徵104之頂表面104T之上。進一步而言，在一些實施例中，透明柱體106可突出自透明連接特徵104之頂表面104T。在一些實施例中，透明連接特徵104與透明柱體106係由相同的材料所形成且為一體成型。

如第1C圖所示，在一些實施例中，由於透明連接特徵104與透明柱體106相連，因此可減少或避免透明柱體106發生倒塌之情況，藉此可提高半導體裝置之良率並降低生產成本。

在一些實施例中，透明柱體106係對應於畫素P。換句話說，在此些實施例中，一透明柱體106可完全覆蓋或部分地覆蓋所對應之畫素P。如第1C圖所示，在一些實施例中，透明柱體106可具有大抵上均勻的寬度W2。舉例而言，寬度W2可為5至50微米，但本發明實施例並非以此為限。在一些實施例中，覆蓋畫素P之透明柱體106可保護畫素P並減少或避免畫素P於製程中受到損害及/或汙染之情況。

在一些實施例中，如第1C圖所示，透明柱體106之寬度W2可大抵上相同於畫素P之寬度W1。換句話說，在此些實施例中，一透明柱體106之側壁可與其所對應之畫素P之側壁對齊。在一些其他的實施例中，透明柱體106之寬度W2可大於或小於畫素P之寬度W1。

在一些實施例中，如第1C圖所示，上述圖案化製 程於基板100上形成了複數個暴露出透明連接特徵104的開口O1，於後續的製程中將於此些開口O1中填入適當之遮光材料以形成本實施例之光準直層之遮光特徵，於後文將對此進行詳細說明。

接著，如第1D圖所示，在一些實施例中，將遮光材料108設置於基板100之頂表面100T之上。在一些實施例中，遮光材料108可直接接觸透明連接特徵104的頂表面104T。在一些實施例中，遮光材料108可填充開口O1並覆蓋透明連接特徵104及透明柱體106。舉例而言，遮光材料108可包括光阻(例如：黑光阻或其他適當之非透明的光阻)、油墨(例如：黑色油墨或其他適當之非透明的油墨)、模制化合物(molding compound，例如：黑色模制化合物或其他適當之非透明的模制化合物)、防焊材料(solder mask，例如：黑色防焊材料或其他適當之非透明的防焊材料)、環氧樹脂、其他適當之材料或上述之組合。在一些實施例中，遮光材料108可為光固化材料、熱固化材料或上述之組合。在一些實施例中，可在將遮光材料108設置於基板100之頂表面100T之上的步驟之後進行固化製程以固化遮光材料108。舉例而言，上述固化製程可為光固化製程、熱固化製程或上述組合。

接著，如第1E圖所示，在一些實施例中，進行平坦化製程移除遮光材料108之頂部以暴露出透明柱體106。在一些實施例中，上述平坦化製程亦移除透明柱體106之一部分(例如：透明柱體106之頂部)。在一些實施例中，上述平坦化製程可為化學機械研磨製程、研磨製程、回蝕刻製程、其他適當之製 程或上述之組合。

在一些實施例中，於上述平坦化製程之後殘留於基板100之頂表面100T上之遮光材料108係成為複數個遮光特徵110。在一些實施例中，遮光特徵110未覆蓋或僅部分地覆蓋畫素P。在一些實施例中，如第1E圖所示，透明連接特徵104、透明柱體106以及遮光特徵110可共同充當半導體裝置之光準直層112。在一些實施例中，光準直層112之透明柱體106以及遮光特徵110可交錯設置。

如第1E圖所示，在一些實施例中，遮光特徵110可具有大抵上平坦的底表面110B，但本發明實施例並非以此為限。在一些其他的實施例中，遮光特徵110之底表面110B可為弧形或其他任何適當之形狀。在一些實施例中，遮光特徵110之底表面110B直接接觸透明連接特徵104之頂表面104T。

在一些實施例中，如第1E圖所示，遮光特徵110之頂表面110T可與透明柱體106之頂表面106T齊平。換句話說，在此些實施例中，遮光特徵110之頂表面110T可與透明柱體106之頂表面106T共平面。在一些實施例中，透明柱體106之高度H1與遮光特徵110之高度H2可大抵上相等。舉例而言，透明柱體106之高度H1與遮光特徵110之高度H2各自可為5至500微米，但本發明實施例並不以此為限。

在一些實施例中，透明連接特徵104之厚度T2與透明柱體106之高度H1的比值(亦即，T2/H1)大於10，而可能降低光準直層112的效能。因此，在一些其他的實施例中，透明連接特徵104之厚度T2與透明柱體106之高度H1的比值(亦即， T2/H1)可小於或等於10(例如：0<(T2/H1)≦10)，而可避免前述因厚度T2與高度H1的比值過大所產生之問題。

在一些實施例中，由於透明連接特徵104與透明柱體106相連，因此透明柱體106可具有較大之高度H1而仍不會倒塌。換句話說，在此些實施例中，透明柱體106之高度H1與畫素P之寬度W1可具有較大的比值(例如：5至50)，而可增進光準直層112的準直效能。

在一些實施例中，光準直層112之遮光特徵110為黑色(例如：遮光特徵110由黑光阻、黑色油墨、黑色模制化合物或黑色防焊材料所形成)，因此可增進光準直層112之準直效能。

舉例而言，在一些實施例中，可在光準直層112上設置如發光二極體之光源(未繪示於圖中)、阻擋層(未繪示於圖中)、其他適當之光學元件或上述之組合，並於此些光學元件上設置蓋板114(例如：玻璃蓋板)以形成如指紋辨識裝置之半導體裝置10(如第1F圖所示)。

綜合上述，本實施例之半導體裝置之光準直層包括複數個覆蓋畫素之透明柱體以及與此些透明柱體連接之透明連接特徵。此些透明柱體可減少或避免畫素於製程中受到損害及/或汙染之情況。此外，由於上述透明連接特徵與上述透明柱體相互連接，因此可增加上述透明柱體之高度與畫素之寬度的比值而增進光準直層的準直效能。

以下將提供本實施例之半導體裝置10的一些變化例。應注意的是，除非特別說明，此些變化例與前述實施例之 相同或類似之元件將以相同的元件符號表示，且其形成方法亦可相同或類似於前述實施例之形成方法。

第2圖繪示出本發明一些實施例之半導體裝置20。半導體裝置20與半導體裝置10的其中一個差異在於半導體裝置20之光準直層112之透明柱體106的頂部寬度W3小於底部寬度W4，而可進一步減少或避免透明柱體106發生倒塌之情況。在一些實施例中，由於透明柱體106的頂部寬度W3小於底部寬度W4，因此遮光特徵110的頂部寬度W5大於底部寬度W6。舉例而言，在此些實施例中，透明柱體106的頂部寬度W3與底部寬度W4的比值可為0.1至0.99而遮光特徵110的頂部寬度W5與底部寬度W6的比值可為1.01至2。

第3圖繪示出本發明一些實施例之半導體裝置30。半導體裝置30與半導體裝置10的其中一個差異在於半導體裝置30之光準直層112之透明柱體106的頂部寬度W3大於底部寬度W4。在一些實施例中，由於透明柱體106的頂部寬度W3大於底部寬度W4，因此遮光特徵110的頂部寬度W5小於底部寬度W6。舉例而言，在此些實施例中，透明柱體106的頂部寬度W3與底部寬度W4的比值可為1.01至2，而遮光特徵110的頂部寬度W5與底部寬度W6的比值可為0.1至0.99。

第4圖繪示出本發明一些實施例之半導體裝置40。半導體裝置40與半導體裝置10的其中一個差異在於半導體裝置40之光準直層112更包括設置於基板100之頂表面100T上之複數個遮光特徵110’，而可進一步增進光準直層112的準直效能。在一些實施例中，如第4圖所示，透明連接特徵104可位於 遮光特徵110’與遮光特徵110之間。在一些實施例中，遮光特徵110’直接接觸基板100之頂表面100T。在一些實施例中，遮光特徵110’未覆蓋或僅部分地覆蓋畫素P。

如第4圖所示，遮光特徵110’可具有高度H3。在一些實施例中，遮光特徵110’之高度H3小於遮光特徵110之高度H2。舉例而言，高度H3與高度H2的比值可為0.001至0.99。

在一些實施例中，可在形成透明連接特徵104以及透明柱體106的步驟之前形成遮光特徵110’於基板100之頂表面100T之上。舉例而言，形成遮光特徵110’的步驟可包括光微影製程(例如：光阻塗佈、光罩對準、曝光、曝光後烘烤、顯影、其他適當的製程或上述之組合)、其他適當之製程或上述之組合。舉例而言，遮光特徵110’可由相同或類似於前述之遮光材料108的材料所形成。

前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明實施例的發明精神與範圍。在不背離本發明實施例的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。

此外，本揭露之每一請求項可為個別的實施例，且本揭露之範圍包括本揭露之每一請求項及每一實施例彼此 之結合。

10‧‧‧半導體裝置

100‧‧‧基板

100T‧‧‧基板之頂表面

100B‧‧‧基板之底表面

104‧‧‧透明連接特徵

104T‧‧‧透明連接特徵之頂表面

106‧‧‧透明柱體

106T‧‧‧透明柱體之頂表面

110‧‧‧遮光特徵

110T‧‧‧遮光特徵之頂表面

112‧‧‧光準直層

114‧‧‧蓋板

P‧‧‧畫素

W1、W2‧‧‧寬度

T2‧‧‧厚度

H1、H2‧‧‧高度

O1‧‧‧開口

Claims (20)

1. 一種半導體裝置，包括：一基板，其中該基板包括複數個畫素；以及一光準直層，設置於該基板上；其中該光準直層包括：一透明連接特徵，設置於該基板之上；複數個透明柱體，設置於該透明連接特徵之上，其中該些透明柱體覆蓋該些畫素，且該透明連接特徵連接該些透明柱體並與該些透明柱體一體成型，其中該些透明柱體及該透明連接特徵由一第一材料所形成且該第一材料包括一透明材料；以及複數個第一遮光特徵，設置於該透明連接特徵上，其中該些透明柱體之一者的一頂表面與該些第一遮光特徵之一者的一頂表面齊平。
2. 如申請專利範圍第1項所述之半導體裝置，其中該些第一遮光特徵直接接觸該透明連接特徵的一頂表面。
3. 如申請專利範圍第1項所述之半導體裝置，其中該些透明柱體之一者的一高度與該些第一遮光特徵之一者的一高度相等。
4. 如申請專利範圍第1項所述之半導體裝置，其中該些第一遮光特徵未覆蓋該些畫素。
5. 如申請專利範圍第1項所述之半導體裝置，其中該透明連接特徵的一厚度與該些透明柱體之一者的一高度的比值大於0且小於或等於10。
6. 如申請專利範圍第1項所述之半導體裝置，其中該些透明柱體之一者具有一頂部寬度以及一底部寬度，其中該頂部寬度小於該底部寬度。
7. 如申請專利範圍第6項所述之半導體裝置，其中該頂部寬度與該底部寬度的比值為0.1至0.99。
8. 如申請專利範圍第1項所述之半導體裝置，其中該些第一遮光特徵由光阻、油墨、模制化合物、防焊材料或上述之組合所形成。
9. 如申請專利範圍第1項所述之半導體裝置，其中該些第一遮光特徵與該些透明柱體交錯設置於該透明連接特徵之上。
10. 如申請專利範圍第1項所述之半導體裝置，其中該光準直層更包括：複數個第二遮光特徵，設置於該基板之上，其中該透明連接特徵位於該些第一遮光特徵以及該些第二遮光特徵之間。
11. 如申請專利範圍第10項所述之半導體裝置，其中該些第一遮光特徵與該些第二遮光特徵未覆蓋該些畫素。
12. 如申請專利範圍第1項所述之半導體裝置，其中該些透明柱體之一者的一高度與該些畫素之一者的一寬度的比值為5至50。
13. 一種半導體裝置之形成方法，包括：提供一基板，其中該基板包括複數個畫素；形成一光準直層於該基板之上； 其中形成該光準直層於該基板之上的步驟包括：將一第一材料設置於該基板上，其中該第一材料包括一透明材料；圖案化該第一材料以於該基板上形成一透明連接特徵及複數個透明柱體，其中該透明連接特徵位於該些透明柱體與該基板之間，且該透明連接特徵與該些透明柱體一體成型；以及形成複數個第一遮光特徵於該透明連接特徵之上，其中該些透明柱體之一者的一頂表面與該些第一遮光特徵之一者的一頂表面齊平。
14. 如申請專利範圍第13項所述之半導體裝置之形成方法，其中形成該些第一遮光特徵於該透明連接特徵之上的步驟包括：將一遮光材料設置於該透明連接特徵之上；以及進行一平坦化製程平坦化該遮光材料。
15. 如申請專利範圍第14項所述之半導體裝置之形成方法，其中該平坦化製程包括一化學機械研磨製程。
16. 如申請專利範圍第13項所述之半導體裝置之形成方法，其中該透明連接特徵的一厚度與該些透明柱體之一者的一高度的比值為大於0且小於或等於10。
17. 如申請專利範圍第13項所述之半導體裝置之形成方法，其中該些透明柱體之一者的一高度與該些第一遮光特徵之一者的一高度相等。
18. 如申請專利範圍第13項所述之半導體裝置之形成方法， 其中該些第一遮光特徵由光阻、油墨、模制化合物、防焊材料或上述之組合所形成。
19. 如申請專利範圍第13項所述之半導體裝置之形成方法，其中該些透明柱體之一者的一高度與該些畫素之一者的一寬度的比值為5至50。
20. 如申請專利範圍第13項所述之半導體裝置之形成方法，其中形成該光準直層於該基板之上的步驟更包括：在形成該透明連接特徵以及該些透明柱體的步驟之前形成複數個第二遮光特徵於該基板之上。

Images