JP3997979B2 - 電気光学装置用基板の製造方法及び電気光学装置用基板、、電気光学装置及び電子機器、並びに半導体装置用基板の製造方法及び半導体装置用基板 - Google Patents

Description

本発明は、例えば液晶装置等の電気光学装置に用いられる、基板上に容量を備えた電気光学装置用基板の製造方法及び該電気光学装置用基板、該電気光学装置用基板を備えた電気光学装置及び例えば液晶プロジェクタ等の電子機器、並びに、半導体装置一般に用いられる、基板上に容量を備えた半導体装置用基板の製造方法及び該半導体装置用基板の技術分野に関する。

この種の電気光学装置用基板の製造方法では、容量を基板上に作成する際には、先ず基板上に下部導電層、誘電体膜となる中間層及び上部導電層をこの順に積層する。そして、作成すべき容量の平面形状に一致する一つのマスクを用いてのエッチングで、同一形状を有する下部電極、誘電体膜及び上部電極が積層形成された容量を作成する。

他方、上部電極が下部電極よりも小さい容量や、逆に、下部電極が上部電極よりも小さい容量を基板上に作成する技術も開発されている。この場合には、電極別に、複数のマスクを利用してのエッチングで、相異なる形状を有する下部電極及び上部電極が積層形成された容量を作成する。

特開２００２−１００７４５号公報

しかしながら、上部電極と下部電極との平面形状が相異なるように製造する技術によれば、相異なる平面形状のパターニングのために、複数のマスクを使うので製造工程が複雑高度化してしまう。即ち、一般に一つのマスクを作成するためには、レジストを一面に形成した後に、これをフォトリソグラフィ及びエッチングの手法により、パターニングするので、複数のマスクを用いると、これらの工程を複数回繰り返さなければならなくなる。加えて、別々のマスクを使用する度に、アラインメントずれや寸法ずれ等が発生するので、製造不良の原因が増加する結果となり、装置歩留まりはその性質上低下せざるを得ない。

更に、上部電極と下部電極との平面形状を顕著に異なるように製造したのでは、実際に容量として機能する領域は、上部電極と下部電極とが誘電体膜を介して相互に対向する領域に他ならないので、結局、容量の形成領域を増大させつつ相対的に容量値を低めていることに他ならない。そこで、上部電極と下部電極の大小差を小さくするとしても、２種類の大きさのマスクを使う方法ではパターンの微細化に限界があり、形成面積に見合った容量値を得ることが困難である。即ち、限られた基板上領域に、このような上部電極と下部電極との平面形状が相異なる構造の容量を作成するのは、容量値を高めるのに本質的にそぐわないという技術的問題点がある。

他方で、製造工程は相対的に簡単であるが、上部電極と下部電極との平面形状が相互に同一であるように製造する技術によれば、製造された容量の誘電体膜の端部では、上部電極の縁と下部電極の縁とが、容量値の増大のために極薄く形成される誘電体膜のみを介して対向配置されている。このため、僅かのアラインメントずれや寸法ずれ、或いは成膜異物、エッチングや剥離工程が不完全な為に生じる膜残りや成膜欠陥等の存在により、上部電極の縁と下部電極の縁とが、電界集中を含めて電気的に短絡を起こしてしまいかねないという問題点がある。

本発明は、例えば上記問題点に鑑みなされたものであり、信頼性の高い容量を基板上に簡単に製造可能な電気光学装置用基板の製造方法及び該電気光学装置用基板、並びに該電気光学装置用基板を備えた、例えば液晶装置等の電気光学装置及び例えば液晶プロジェクタ等の電子機器、並びに、半導体装置一般に用いられる、基板上に容量を備えた半導体装置用基板の製造方法及び該半導体装置用基板を提供することを課題とする。

本発明の第１の電気光学装置用基板の製造方法は上記課題を解決するために、基板上に容量を備えた電気光学装置用基板の製造方法であって、前記基板上に、前記容量の下部電極となる下部導電層、前記容量の誘電体膜となる中間層及び前記容量の上部電極となる上部導電層をこの順で積層すると共に、前記下部導電層を前記上部導電層の構成材料に比べて所定種類のエッチング剤に対するエッチングレートが低い材料で形成する層形成工程と、前記上部導電層上に所定平面パターンを有するマスクを形成するマスク形成工程と、少なくとも前記上部導電層及び前記下部導電層については前記エッチング剤を用い、前記マスクを介してのエッチングにより前記上部導電層、前記中間層及び前記下部導電層をパターニングするパターニング工程と、前記マスクを剥離する剥離工程とを備えている。

本発明の第１の電気光学装置用基板の製造方法によれば、基板上に、例えばスパッタリング、蒸着、ＣＶＤ（Chemical Vapor Deposition）等により下部導電層を形成し、その上に、例えば蒸着、熱酸化等により中間層を形成し、その上に、例えばスパッタリング、蒸着、ＣＶＤ等により上部導電層を形成する。ここに、下部導電層は、例えば導電性金属、導電性のポリシリコン、導電性の金属シリサイド等の導電性材料から構成される。中間層は、例えば酸化シリコン、窒化シリコンやＨｆＯ_２、Ｔａ_２Ｏ_５、ＴｉＯ_２、ＭｇＯ等の金属酸化膜、それらのうち少なくとも一つを含む多層膜等の絶縁性材料から構成される。上部導電層は、下部導電層と同じく、例えば導電性金属、導電性のポリシリコン、導電性の金属シリサイド等の導電性材料から構成される。但し、本発明においては、下部導電層の方が上部導電層よりも所定種類のエッチング剤に対するエッチングレートが低くなるように材料が選ばれる。尚、本発明における「エッチング剤」とは、一般にエッチングガスやエッチャントと呼ばれる、ガス状或いは液体状のエッチングを進行させるために用いる材料を意味する。

その後、上部導電層上に所定平面パターンを有するマスクを形成する。ここでは、例えばレジストを上部導電層上の一面に形成した後にフォトリソグラフィ及びエッチングの手法によるパターニングによって、所定平面パターンを有するマスクを形成する。その後、マスクを介してのエッチングにより、上部導電層をマスクの有する所定平面パターンにパターニングし、中間層、下部導電層をやはりマスクの有する所定平面パターンにパターニングする。その際、少なくとも上部導電層及び下部導電層については同一のエッチング剤を用いてエッチングする。下部導電層は、上部導電層よりもエッチングレートが低いため、層面に水平方向のサイドエッチも進行し難い。そのため、このエッチングにより、上部導電層の縁は下部導電層の縁よりも後退し、容量の端部が階段状に形成される。

尚、上部導電層及び下部導電層については、例えば導電性のポリシリコン膜等から構成されていれば、臭素やフッ素を含んだエッチングガス（例えば、ＨＢｒ、ＣＦ_４、Ｃｌ_２、Ｏ_２等を含むガス）を用いて、ドライエッチングすればよい。他方、中間層については、例えば酸化シリコン膜、窒化シリコン膜等から構成されていれば、酸化膜除去用のエッチングガス（例えば、ＣＦ_４、Ｏ_２、ＳＦ_６+ＣＨＦ_３等のガスを含むガス）を用いて、ドライエッチングすればよい。その後、マスクを剥離する。

以上の結果、上部電極の平面形状が下部電極や誘電体膜よりも一回り小さい容量を、簡単に基板上に製造できる。このように製造された容量は、これら下部電極、誘電体膜及び上部電極の三者が同一平面形状を有する容量と比べて、誘電体膜の端面における、上部電極と下部電極との間の距離が顕著に長いことから電界集中が緩和されるので、これら両電極間で電気的な短絡が生じる可能性を顕著に低減できる。即ち、一般に製造誤差或いはアラインメントずれ、寸法のばらつき、膜残り等によって誘電体膜の端面付近で近接しており、よって非常に接触し易い両電極の端面付近が、本発明では３次元的に離間しているので、このような接触の可能性を顕著に低減できる。そのため、両電極の端面が接触して絶縁破壊を起こすことが防止される。また、上部電極の方が下部電極よりも平面形状が小さくなっているために、その上に層間絶縁膜等を被覆性よく形成することができ、この基板に構築されるデバイスの信頼性低下を防止することが可能となる。仮に、下部電極の方が上部電極よりも平面形状が小さいと、容量の端部は、上が出っ張ったオーバーハング形状になってしまう。この容量を覆う層を形成する際、下部電極の端面付近は上部電極に隠れているために被覆され難く、この付近にボイドが発生して、デバイスの信頼性低下を招くおそれがある。

しかも、このような優れた構造の容量を構成する両電極をパターニングするために必要なマスクは、一つでよい。即ち、上部導電層と下部導電層のエッチングレートの差を利用することで、相異なる大きさの両電極を形成できるので、製造工程を効率化する上で非常に有利である。仮にマスク数を増大させたのでは、レジスト成膜の回数及びエッチングの回数及び剥離回数が増大して、製造コストが顕著に増大すると共に、アラインメントずれや異物残り等により、製造歩留まりも低下してしまうのである。更に、上部導電層のエッチングと下部導電層のエッチングには同じエッチング剤を用いるので、中間層用のエッチング剤を導入することにより、このパターニング工程全体を同一チャンバ内で行うことができる。或いは、中間層もまた上部導電層、下部導電層と同じエッチング剤で一括エッチングすることも可能である。これらの場合、製造ライン上のコースが短縮され、製造効率が向上する。

このように、本発明の第１の電気光学装置用基板の製造方法によれば、信頼性の高い容量を基板上に簡単に製造可能となり、製造歩留まりを向上させることも可能である。

本発明の第１の電気光学装置用基板の製造方法の一態様では、前記パターニング工程におけるエッチングは、前記上部導電層、前記中間層及び前記下部導電層の一括エッチングとする。

この態様によれば、同一チャンバ内で上部導電層、中間層及び下部導電層の３層が一度にエッチングされる。そのため、容量をより簡便に製造でき、またその製造効率を向上させることができる。

また、本発明の第１の電気光学装置用基板の製造方法の他の態様では、前記パターニング工程におけるエッチングは、前記中間層をエッチングする際に、前記エッチング剤と異なるエッチング剤を用いて行なう。

即ち、中間層のエッチングの際には、エッチング剤を変えてもよい。一般に、中間層は導電層用のエッチング剤に対してはエッチングレートが桁違いに低い。この部分におけるエッチングがあまりに遅いと工程全体を律速しかねず、エッチング剤を中間層用のものに変える方がむしろ効率的である場合がある。

以上の態様において、前記パターニング工程中に前記エッチングと並行して前記マスクの平面形状が小さくなるように前記マスクを後退させるマスク後退工程を更に備えてもよい。

即ち、パターニング工程と並行してマスクを後退させる。ここに「マスクを後退させる」とは、上部導電層、中間層及び下部導電層のいずれかのエッチング中に、例えばマスクを構成するレジストの表面をエッチング除去したり、酸素プラズマクリーニング（所謂“Ｏ_２クリーニング”）等の洗浄処理を行うことによって、マスクの高さを低くすると共にマスクの平面形状を小さくすることを意味する。このマスク後退工程の後又はこれと並行して、後退されたマスクを介してのエッチングにより、上部導電層を後退されたマスクに対応する平面形状にパターニングする。その結果、上部導電層の端面は、マスクの当初の位置から更に後退し、下部導電層とのずれが拡大される。

尚、前記マスク後退工程は、前記基板上における前記マスクの輪郭をその周囲に渡って等距離に後退させるようにしてもよい。

この態様によれば、マスク後退工程において、マスクの輪郭をその周囲に渡って等距離だけ後退させるので、最終的には、下部容量電極よりも、その周囲に渡って輪郭が等距離だけ小さい上部容量電極を形成できる。しかも、マスクの後退距離を調整することで、このような輪郭差を調整できるので、例えば、下部容量電極よりも僅かに小さい上部容量電極を、一つのマスクを用いて簡単に形成できる。

更に、前記上部導電層と前記下部導電層とは、同一組成の材料からなるようにしてもよい。

本発明における「同一組成の材料」は、組成比までは限定しておらず、構造等の差異に応じて所定のエッチング剤に対するエッチングレートが異なるものが含まれる。この場合の上部導電層と下部導電層とは、例えば、不純物の添加方法を変えることによりエッチングレートを異ならせるとよい。そのような例としては、下部導電層をリン（Ｐ）が成膜後にイオン注入されたポリシリコンで構成し、上部導電層をリン（Ｐ）を添加しながら成膜されたポリシリコンで構成する場合がある。

本発明の第２の電気光学装置用基板の製造方法は上記課題を解決するために、基板上に容量を備えた電気光学装置用基板の製造方法であって、前記基板上に、前記容量の下部電極となる下部導電層、前記容量の誘電体膜となる中間層及び前記容量の上部電極となる上部導電層をこの順に積層すると共に、前記中間層を前記下部導電層及び前記上部導電層の構成材料よりも所定種類のエッチング剤に対するエッチングレートが低い材料で形成する層形成工程と、前記上部導電層上に所定平面パターンを有するマスクを形成するマスク形成工程と、前記マスクを介しての前記エッチング剤を用いたエッチングにより、前記上部導電層、前記中間層及び前記下部導電層を一括してパターニングする一括パターニング工程と、前記マスクを剥離する剥離工程とを備えている。

本発明の第２の電気光学装置用基板の製造方法によれば、下部導電層、中間層、上部導電層を積層する際に、中間層が下部導電層及び上部導電層の構成材料よりも所定種類のエッチング剤に対するエッチングレートが低い材料で形成される。ちなみに、上部導電層と下部導電層とは、同一組成の材料としてもよいし、相互に異なる材料としてもよい。即ち、上部導電層と下部導電層とは、導電性金属、導電性のポリシリコン、導電性の金属シリサイド等から選んだ同一組成の材料又は互いに異なる材料で形成するとよい。例えば、上部導電層、下部導電層を共にリン（Ｐ）をドープしたポリシリコンとする場合や、下部導電層はＷＳｉ、上部導電層はリン（Ｐ）をドープしたポリシリコンのように、全然違う材質からなる場合が含まれる。

そして、これらの３層は、一括エッチングにより同時にパターニングされる。その際、エッチングレートが低い中間層ではサイドエッチの進行も遅く、上部導電層、下部導電層のうち少なくとも誘電体膜よりも上層である上部導電層の端部が中間層の端部よりも後退する。また、エッチングレート以外のエッチング条件によっては、中間層よりエッチングレートが高い下部導電層もまた、このエッチングによって端部が中間層の端部よりも後退する。

その結果、誘電体膜よりも上部電極や下部電極の平面形状が小さい容量を基板上に製造できる。このように製造された容量は、これら下部電極、誘電体膜及び上部電極の三者が同一平面形状を有する容量と比べて、上部電極と下部電極との間が誘電体膜により遮られることから電界集中が緩和されるので、これら両電極間で電気的な短絡が生じる可能性を顕著に低減できる。即ち、一般に製造誤差或いはアラインメントずれ、寸法のばらつき、膜残り等によって誘電体膜の端面付近で近接しており、よって非常に接触し易い両電極の端面が、本発明では誘電体膜によって物理的に遮られているので、このような接触の可能性を顕著に低減できる。そのため、両電極の端面が接触して絶縁破壊を起こすことが防止される。

しかも、このような優れた構造の容量を構成する各層をパターニングするために必要なエッチングは、一度でよい。即ち、本発明におけるパターニング工程は、上部導電層、下部導電層と中間層とのエッチングレートの差を利用することで、同一装置、同一チャンバにて同一エッチング剤で一括して行われるので、製造工程を効率化する上で極めて有利である。同時に、エッチング用のマスクも１つで済むので、製造コストも抑えられる。仮にエッチングを複数回行うようにすると、レジストの成膜回数及び剥離回数までも増大し、製造コストが顕著に増大すると共に、アラインメントずれや異物残り等により、製造歩留まりも低下してしまう。

このように、本発明の第２の電気光学装置用基板の製造方法によれば、信頼性の高い容量を基板上に簡単に製造可能となり、製造歩留まりを向上させることも可能である。

この場合、前記層形成工程において、前記下部導電層を前記上部導電層の構成材料に比べて所定種類のエッチング剤に対するエッチングレートが低い材料で形成するようにしてもよい。

これによれば、下部導電層の端面が、中間層の端面からあまり後退しないようにすることができる。容量の耐圧の観点からは、上部電極と下部電極のどちらか一方の端面が誘電体膜よりも後退していることが重要であり、必ずしも両電極の端面が共に誘電体膜の端面よりもから後退した端面を有する必要はない。しかしながら、仮に、下部電極の方が誘電体膜よりも平面形状が小さいと、容量の端部はオーバーハング形状になってしまう。こうした容量を覆う層を形成する際、下部電極の端面付近は誘電体膜に隠れているために被覆され難いと考えられ、この付近にボイドが発生してデバイスの信頼性低下を招くことが可能性として考えられる。こうした理由で、下部電極は誘電体膜に比べて平面形状をあまり小さくしない（即ち、上部導電層の端面は中間層の端面より後退させるが、下部導電層の端面は中間層の端面よりあまり後退させない）ことが好ましい。

尚、本発明における電気光学装置用基板は、例えばガラス基板、石英基板上に形成されていてもよい。

このように、信頼性の高い蓄積容量を基板上に有する電気光学装置用基板が実現される。

本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置用基板（但し、その各種態様を含む）を含む。

本発明の電気光学装置は、上述した本発明の電気光学装置用基板を備えるので、信頼性が高く且つ容量値に優れた容量を有しており、これにより、高品位の画像表示が可能な液晶装置、有機ＥＬ装置等の電気光学装置として構築される。

本発明の電気光学装置の一態様では、前記下部電極に接続されると共に、前記基板上における画像表示領域に複数配列された画素電極と、前記下部電極の下層側に層間絶縁膜を介して形成されると共に、そのソース又はドレインが前記層間絶縁膜に開口されたコンタクトホールを介して前記下部電極に接続された薄膜トランジスタとを更に備えており、前記容量は、前記画像表示領域内において各画素の非開口領域内に配置されている。

この態様によれば、本発明に係る容量は、画素電極における電位保持特性を高めると共に画像信号に基づく電位を一時的に蓄積する蓄積容量として用いられる。各画素の非開口領域を利用して、このように装置の信頼性が高く且つ容量値に優れた蓄積容量を備え、高品位の画像表示が可能な電気光学装置が実現される。

特に、前記誘電体膜は、窒化膜又は酸窒化膜を含むようにしてもよい。

例えば窒化シリコン（ＳｉＮ）等の窒化物は、誘電体又は絶縁体として汎用されているが、色つきで半透明である。そのため、これを容量の誘電体膜に適用し、画像表示領域の全面に形成する場合には、画素の開口領域での透過率が低下して輝度が下がり、表示色がずれてしまうという問題がある。しかしながら、ここでは、容量は画素の非開口領域内に形成されるので、表示に影響を及ぼすことなく、誘電体膜に窒化物を用いることができる。尚、誘電体膜は、単層又は多層の窒化膜としてよく、更に窒化膜を含む積層膜としてもよい。

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備してなる。

本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、信頼性が高く、高品位の画像表示画が可能な、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置の他に、電子放出素子を利用した表示装置（Field Emission Display及びSurface-Conduction Electron-Emitter Display）等も実現することが可能である。

本発明の第１の半導体装置用基板の製造方法は上記課題を解決するために、基板上に容量を備えた半導体装置用基板の製造方法であって、前記基板上に、前記容量の下部電極となる下部導電層、前記容量の誘電体膜となる中間層及び前記容量の上部電極となる上部導電層をこの順で積層すると共に、前記下部導電層を前記上部導電層の構成材料に比べて所定種類のエッチング剤に対するエッチングレートが低い材料で形成する層形成工程と、前記上部導電層上に所定平面パターンを有するマスクを形成するマスク形成工程と、少なくとも前記上部導電層及び前記下部導電層については前記エッチング剤を用い、前記マスクを介してのエッチングにより前記上部導電層、前記中間層及び前記下部導電層をパターニングするパターニング工程と、前記マスクを剥離する剥離工程とを備えている。

本発明の第１の半導体装置用基板の製造方法によれば、上述した本発明の第１の電気光学装置用基板の製造方法と同様にして容量が形成される。即ち、基板上に、下部導電層、中間層及び上部導電層を順に積層し、これら各層に同一マスクを介してエッチングを施す。本発明では、下部導電層を上部導電層より所定種類のエッチング剤に対するエッチングレートが低い材料で形成し、少なくとも上部導電層及び下部導電層は前記エッチング剤でエッチングする。この工程により、上部導電層の縁は下部導電層の縁よりも後退する。

このように製造された容量は、誘電体膜の端面における、上部電極と下部電極との距離が顕著に長いため、両電極間の電気的短絡や絶縁破壊が防止される。また、上部電極は下部電極よりも平面形状が小さいので、その上に層間絶縁膜等が被覆性よく形成され、デバイスの信頼性低下が防止される。しかも、上部導電層と下部導電層のエッチングレートの差を利用することで、相異なる大きさの両電極を同一マスクでパターニングできるので、製造工程を効率化する上で非常に有利である。

本発明の第２の半導体装置用基板の製造方法は上記課題を解決するために、基板上に容量を備えた半導体装置用基板の製造方法であって、前記基板上に、前記容量の下部電極となる下部導電層、前記容量の誘電体膜となる中間層及び前記容量の上部電極となる上部導電層をこの順に積層すると共に、前記中間層を前記下部導電層及び前記上部導電層の構成材料よりも所定種類のエッチング剤に対するエッチングレートが低い材料で形成する層形成工程と、前記上部導電層上に所定平面パターンを有するマスクを形成するマスク形成工程と、前記マスクを介しての前記エッチング剤を用いたエッチングにより、前記上部導電層、前記中間層及び前記下部導電層を一括してパターニングする一括パターニング工程と、前記マスクを剥離する剥離工程とを備えている。

本発明の第２の半導体装置用基板の製造方法によれば、中間層が下部導電層及び上部導電層の構成材料よりも所定種類のエッチング剤に対するエッチングレートが低い材料で形成され、各層は前記エッチング剤による一括エッチングで同時にパターニングされる。その結果、誘電体膜よりも上部電極や下部電極の平面形状が小さい容量を基板上に製造できる。このように製造された容量は、上部電極と下部電極とが誘電体膜に遮られるので、両電極間の電気的短絡や絶縁破壊が防止される。しかも、パターニング用のエッチングは、上部導電層、下部導電層と中間層とのエッチングレートの差を利用し、同一装置、同一チャンバにて同一マスク及び同一エッチング剤を用いて行われるので、製造工程を効率化する上で極めて有利である。

本発明の半導体装置用基板は上記課題を解決するために、上述した本発明の半導体装置用基板の製造方法によって製造された半導体装置用基板であって、前記基板上に、前記下部電極、前記誘電体膜及び前記上部電極がこの順に積層されており、前記上部電極は、前記誘電体膜と比べて平面形状が小さい。

本発明の半導体装置用基板によれば、誘電体膜の端面における、上部電極と下部電極との距離が顕著に長いことから、両電極間の電気的短絡や絶縁破壊が防止され、信頼性の高い容量を備えることが可能となる。尚、本発明の半導体装置用基板は、例えばウエーハ（半導体基板）上に形成されている。

本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。

［第１実施形態］
以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。

〔電気光学装置の全体構成〕
まず、本発明の電気光学装置に係る実施形態の全体構成について、図１及び図２を参照して説明する。ここに、図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図２は、図１のＨ−Ｈ'断面図である。ここでは、電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。

図１及び図２において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。

シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。あるいは、当該液晶装置が液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置であれば、このようなギャップ材は、液晶層５０中に含まれてよい。

シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。

シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、前記額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、前記額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。

また、対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。

図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。

尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。

〔画素部における構成〕
以下では、本発明の本実施形態における電気光学装置の画素部における構成について、図３から図７を参照して説明する。ここに図３は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図４は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。また、図５は、図４のうち特に蓄積容量の構成例を説明するために、該蓄積容量と一部の構成要素を抜き出して描いた平面図である。更に、図７は、図４のＡ−Ａ´断面図である。尚、図７においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。

（画素部の回路構成）
図３において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。

また、ＴＦＴ３０のゲートにゲート電極３ａが電気的に接続されており、所定のタイミングで、走査線１１ａ及びゲート電極３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。

画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。

ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。この蓄積容量７０は、走査線１１ａに並んで設けられ、固定電位側容量電極が、定電位に固定された容量配線４００に接続されている。

〔画素部の具体的構成〕
以下では、上記データ線６ａ、走査線１１ａ及びゲート電極３ａ、ＴＦＴ３０等による、上述のような回路動作が実現される電気光学装置の、具体的の構成について、図４乃至図６を参照して説明する。

まず、図４において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。データ線６ａは、後述するようにアルミニウム膜等を含む積層構造からなり、走査線１１ａは、例えば導電性のポリシリコン膜等からなる。また、走査線１１ａは、半導体層１ａのうち図中右上がりの斜線領域で示したチャネル領域１ａ´に対向するゲート電極３ａにコンタクトホール１２ｃｖを介して電気的に接続されており、該ゲート電極３ａは該走査線１１ａに含まれる形となっている。すなわち、ゲート電極３ａとデータ線６ａとの交差する箇所にはそれぞれ、チャネル領域１ａ´に、走査線１１ａに含まれるゲート電極３ａが対向配置された画素スイッチング用のＴＦＴ３０が設けられている。これによりＴＦＴ３０（ゲート電極を除く。）は、ゲート電極３ａと走査線１１ａとの間に存在するような形態となっている。

次に、電気光学装置は、図６に示すように、例えば、石英基板、ガラス基板、シリコン基板からなるＴＦＴアレイ基板１０と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板２０とを備えている。

ＴＦＴアレイ基板１０の側には、図６に示すように、前記の画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ膜等の透明導電性膜からなる。他方、対向基板２０の側には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなる。

このように対向配置されたＴＦＴアレイ基板１０及び対向基板２０間には、前述のシール材５２（図１及び図２参照）により囲まれた空間に液晶等の電気光学物質が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。

一方、ＴＦＴアレイ基板１０上には、前記の画素電極９ａ及び配向膜１６の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図７に示すように、下から順に、走査線１１ａを含む第１層、ゲート電極３ａを含むＴＦＴ３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、容量配線４００等を含む第５層、前記の画素電極９ａ及び配向膜１６等を含む第６層（最上層）からなる。また、第１層及び第２層間には下地絶縁膜１２が、第２層及び第３層間には第１層間絶縁膜４１が、第３層及び第４間には第２層間絶縁膜４２が、第４層及び第５層間には第３層間絶縁膜４３が、第５層及び第６層間には第４層間絶縁膜４４が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜１２、４１、４２、４３及び４４には、例えば、ＴＦＴ３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール等もまた設けられている。以下では、これらの各要素について、下から順に説明を行う。

（積層構造・第１層の構成―走査線等―）
まず、第１層には、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線１１ａが設けられている。この走査線１１ａは、平面的にみて、図４のＸ方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、ストライプ状の走査線１１ａは、図４のＸ方向に沿うように延びる本線部と、データ線６ａ或いは容量配線４００が延在する図４のＹ方向に延びる突出部とを備えている。尚、隣接する走査線１１ａから延びる突出部は相互に接続されることはなく、したがって、該走査線１１ａは１本１本分断された形となっている。

（積層構造・第２層の構成―ＴＦＴ等―）
次に、第２層として、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、図７に示すように、ＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素としては、上述したゲート電極３ａ、例えばポリシリコン膜からなりゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ´、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。

また、本実施形態では、この第２層に、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。この中継電極７１９は、平面的に見て、図４に示すように、各画素電極９ａのＸ方向に延びる一辺の略中央に位置するように、島状に形成されている。中継電極７１９とゲート電極３ａとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。

尚、上述のＴＦＴ３０は、好ましくは図７に示したようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極３ａをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。

（積層構造・第１層及び第２層間の構成―下地絶縁膜―）
以上説明した走査線１１ａの上、かつ、ＴＦＴ３０の下には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。下地絶縁膜１２は、走査線１１ａからＴＦＴ３０を層間絶縁する機能のほか、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。

この下地絶縁膜１２には、平面的にみて半導体層１ａの両脇に、後述するデータ線６ａに沿って延びる半導体層１ａのチャネル長の方向に沿った溝状のコンタクトホール１２ｃｖが掘られており、このコンタクトホール１２ｃｖに対応して、その上方に積層されるゲート電極３ａは下側に凹状に形成された部分を含んでいる。また、このコンタクトホール１２ｃｖ全体を埋めるようにして、ゲート電極３ａが形成されていることにより、該ゲート電極３ａには、これと一体的に形成された側壁部３ｂが延設されるようになっている。これにより、ＴＦＴ３０の半導体層１ａは、図４によく示されているように、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。

また、この側壁部３ｂは、前記のコンタクトホール１２ｃｖを埋めるように形成されているとともに、その下端が前記の走査線１１ａと接するようにされている。ここで走査線１１ａは、上述のようにストライプ状に形成されていることから、ある行に存在するゲート電極３ａ及び走査線１１ａは、当該行に着目する限り、常に同電位となる。

（積層構造・第３層の構成―蓄積容量等―）
さて、前述の第２層に続けて第３層には、蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極３００とが、誘電体膜７５を介して対向配置されることにより形成されている。本実施形態に係る蓄積容量７０は、図４及び図５の平面図を見るとわかるように、画素電極９ａの形成領域にほぼ対応する光透過領域には至らないように形成されているため（換言すれば、遮光領域内に収まるように形成されているため）、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能となる。

より詳細には、下部電極７１は、例えば金属又は合金、導電性のポリシリコン、導電性の金属シリサイド（例えばＷＳｉ）等からなる単層膜又は多層膜から構成される。ここでは、一具体例として、下部電極７１は、リン（Ｐ）がイオン注入されたポリシリコンから構成されている。その膜厚は、例えば１５０〜３００ｎｍ程度である。尚、下部電極７１は、画素電位側容量電極としての機能を持つ他、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能を持つ。因みに、ここにいう中継接続は、前記の中継電極７１９を介して行われている。

誘電体膜７５は、膜厚１０〜３０ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）、ＬＴＯ（Low Temperature Oxide）等の酸化シリコン、或いは窒化シリコンなどの絶縁性材料から構成される。窒化シリコン（ＳｉＮ）等からなる窒化膜は、誘電体又は絶縁体として汎用されているが、色つきで半透明である。そのため、仮に該窒化膜を含んでなる誘電体膜を画像表示領域の全面に形成すると、画素の開口領域での透過率が低下して輝度が下がり、また表示色がずれてしまうという問題がある。しかしながら本実施形態では、該窒化膜を含んでなる誘電体膜７５は画素の非開口領域内に形成されるので、表示に影響を及ぼすことない。このように、誘電体膜７５に、緻密性に優れた窒化物を用いることができる。

誘電体膜７５は、具体的には、下層に酸化シリコン膜、上層に窒化シリコン膜というように二層構造を有する。誘電体膜７５は、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような三層構造、或いはそれ以上の積層構造やＨｆＯ_２、Ｔａ_２Ｏ_５、ＴｉＯ_２、ＭｇＯ等の金属酸化膜を少なくとも１つ有するように構成してもよい。むろん、単層構造としてもよい。

容量電極３００は、蓄積容量７０の固定電位側容量電極として機能する。本実施形態において、容量電極３００を固定電位とするために、容量電極３００は、固定電位とされた容量配線４００（後述する）と電気的接続されている。また、容量電極３００は、ＴＦＴ３０に上側から入射しようとする光を遮る機能を有している。この容量電極３００の構成材料は、下部電極７１と同様、金属又は合金、導電性のポリシリコン、導電性の金属シリサイド（例えばＷＳｉ）等から選択され、その膜厚は、例えば１５０〜３００ｎｍ程度である。

更に、本実施形態では、下部電極７１と容量電極３００とは、同じエッチング剤（即ち、エッチングガスやエッチャント）に対し下部電極７１の構成材料の方が容量電極３００の構成材料よりもエッチングレートが低くなるように材料が選択されている。そのような関係を満たす組合せであれば、下部電極７１、容量電極３００は同じ導電性材料から構成されていてもよいし、相異なる導電性材料から構成されていてもよい。ここでは、具体例として、容量電極３００にはリン（Ｐ）を成膜過程においてドープしたポリシリコンを用いている。即ち、下部電極７１は、容量電極３００よりも、塩素（Ｃｌ_２）と臭化水素（ＨＢｒ）の混合ガス等のポリシリコン用エッチングガスに対するエッチングレートが低い材料から構成されている。尚、リン（Ｐ）濃度が高い材料ほどエッチングレートが高いことが知られている。そこで、容量電極３００、下部電極７１の材料構成を、リン（Ｐ）の添加濃度に応じて調整するようにしてもよい。

図５及び図６に示すように、蓄積容量７０において、上部の容量電極３００は誘電体膜７５と比べて平面形状が小さく、下部電極７１は、誘電体膜７５と同一の平面形状を有している。このように、上部電極の平面形状が下部電極や誘電体膜よりも一回り小さい蓄積容量３００は、下部電極、誘電体膜及び上部電極の三者が同一平面形状を有する場合と比べて、誘電体膜７５の端面における、上部電極３００と下部電極７１との間の距離が顕著に長いことから電界集中が緩和されるので、これら両電極間で電気的な短絡が生じる可能性を顕著に低減できると共に、両電極の端面が接触して絶縁破壊を起こすことが防止される。

本実施形態では、下部電極７１、誘電体膜７５、及び容量電極３００は平面形状が相互に相似形となっている。より具体的には、図５に示すように、容量電極３００の平面形状と、下部電極７１又は誘電体膜７５の平面形状とに着目すれば、容量電極３００の輪郭は、その周囲に渡り且つ下部電極７１又は誘電体膜７５の輪郭より該下部電極７１又は誘電体膜７５の内部に向かって、後退距離ｄだけ、等距離に後退している。

後退距離ｄを０に近付けると、下部電極７１、誘電体膜７５、及び容量電極３００がほぼ同一形状となる。よって、限られた画素の非開口領域内における蓄積容量７０の容量を大きくすることができ、電気光学装置の動作時、表示画面上においてフリッカの発生を抑制することが可能となる。但し、下部電極７１、誘電体膜７５、及び容量電極３００をほぼ同一形状とすれば、電気光学装置の動作時、容量電極３００及び下部電極７１間でリーク電流の発生率も高くなり、その結果、これら両電極間で電気的な短絡を生じるおそれがある。また、両電極間で電気的な短絡は、頻発する０．２μｍ以下のゴミの付着によっても生じるおそれがある。そのため、後退距離ｄは、０．２μｍ以上であることが好ましい。

逆に、容量電極３００及び下部電極７１間のリーク電流の発生率を小さくするために後退距離ｄを大きくしすぎると、蓄積容量７０の容量を十分に確保することができなくなる。特に、画素ピッチの微細化により、画素ピッチが１０μｍ程度となると、後退距離ｄが
蓄積容量７０の幅に与える影響が無視できなくなる。このような場合に、後退距離ｄが１μｍ以上あれば、開口率の低下が顕著となる。

よって、本実施形態では、後退距離ｄは、フリッカに対する耐性を確保しつつ、容量電極３００及び下部電極７１間のリーク電流の発生を防止することができる程度の距離、具体的には０．２μｍ以上１μｍ以下の範囲内の長さとしている。これにより、限られた領域内に構築可能な蓄積容量７０の容量値を高めることが可能となる。

（積層構造、第２層及び第３層間の構成―第１層間絶縁膜―）
以上説明したＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、蓄積容量７０の下には、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第１層間絶縁膜４１が形成されている。

そして、この第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が、後記第２層間絶縁膜４２を貫通しつつ開孔されている。また、第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が開孔されている。さらに、この第１層間絶縁膜４１には、蓄積容量７０を構成する画素電位側容量電極としての下部電極７１と中継電極７１９とを電気的に接続するためのコンタクトホール８８１が開孔されている。更に加えて、第１層間絶縁膜４１には、中継電極７１９と後述する第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８８２が、後記第２層間絶縁膜を貫通しつつ開孔されている。

（積層構造・第４層の構成―データ線等―）
さて、前述の第３層に続けて第４層には、データ線６ａが設けられている。このデータ線６ａは、例えば、図６に示すように、下層より順に、アルミニウムからなる層（図６における符号４１Ａ参照）、窒化チタンからなる層（図６における符号４１ＴＮ参照）、窒化シリコン膜からなる層(図６における符号４０１参照)の三層構造を有する膜として形成されている。窒化シリコン膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターニングされている。

また、この第４層には、データ線６ａと同一膜として、容量配線用中継層６ａ１及び第２中継電極６ａ２が形成されている。これらは、図４に示すように、平面的に見ると、データ線６ａと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。

ちなみに、これら容量配線用中継層６ａ１及び第２中継電極６ａ２は、データ線６ａと同一膜として形成されていることから、下層より順に、アルミニウムからなる層、窒化チタンからなる層、プラズマ窒化膜からなる層の三層構造を有する。

（積層構造・第３層及び第４層間の構成―第２層間絶縁膜―）
以上説明した蓄積容量７０の上、かつ、データ線６ａの下には、例えばＮＳＧ、ＰＳＧ，ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第２層間絶縁膜４２が形成されている。この第２層間絶縁膜４２には、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続する、前記のコンタクトホール８１が開孔されているとともに、前記容量配線用中継層６ａ１と蓄積容量７０の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が開孔されている。さらに、第２層間絶縁膜４２には、第２中継電極６ａ２と中継電極７１９とを電気的に接続するための、前記のコンタクトホール８８２が形成されている。

（積層構造・第５層の構成―容量配線等―）
さて、前述の第４層に続けて第５層には、容量配線４００が形成されている。この容量配線４００は、平面的にみると、図４に示すように、図中Ｘ方向及びＹ方向それぞれに延在するように、格子状に形成されている。該容量配線４００のうち図中Ｙ方向に延在する部分については特に、データ線６ａを覆うように、且つ、該データ線６ａよりも幅広に形成されている。また、図中Ｘ方向に延在する部分については、後述の第３中継電極４０２を形成する領域を確保するために、各画素電極９ａの一辺の中央付近に切り欠き部を有している。

さらには、図４中、ＸＹ方向それぞれに延在する容量配線４００の交差部分の隅部においては、該隅部を埋めるようにして、略三角形状の部分が設けられている。容量配線４００に、この略三角形状の部分が設けられていることにより、ＴＦＴ３０の半導体層１ａに対する光の遮蔽を効果的に行うことができる。すなわち、半導体層１ａに対して、斜め上から進入しようとする光は、この三角形状の部分で反射又は吸収されることになり半導体層１ａには至らないことになる。したがって、光リーク電流の発生を抑制し、フリッカ等のない高品質な画像を表示することが可能となる。この容量配線４００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。

また、第４層には、このような容量配線４００と同一膜として、第３中継電極４０２が形成されている。この第３中継電極４０２は、後述のコンタクトホール８０４及び８９を介して、第２中継電極６ａ２及び画素電極９ａ間の電気的接続を中継する機能を有する。尚、これら容量配線４００及び第３中継電極４０２間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。

他方、上述の容量配線４００及び第３中継電極４０２は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。

（積層構造・第４層及び第５層間の構成―第３層間絶縁膜―）
以上説明した前述のデータ線６ａの上、かつ、容量配線４００の下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくは、ＴＥＯＳガスを用いたプラズマＣＶＤ法で形成された第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、前記の容量配線４００と容量配線用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ開孔されている。

（積層構造・第６層並びに第５層及び第６層間の構成―画素電極等―）
最後に、第６層には、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第４層間絶縁膜４４が形成されている。この第４層間絶縁膜４４には、画素電極９ａ及び前記の第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。画素電極９ａとＴＦＴ３０との間は、このコンタクトホール８９及び第３中継層４０２並びに前述したコンタクトホール８０４、第２中継層６ａ２、コンタクトホール８８２、中継電極７１９、コンタクトホール８８１、下部電極７１及びコンタクトホール８３を介して、電気的に接続されることとなる。

以上説明したように、本実施形態の電気光学装置では、限られた領域内において、信頼性が高く、且つ相対的に大きな蓄積容量７０が構築される。よって、高品位の画像表示が可能な液晶装置を実現することができる。

〔電気光学装置の製造方法〕
以下では、上述した実施形態の電気光学装置の製造プロセスについて、図７乃至図１１を参照して説明する。ここに図７乃至図１１は、製造プロセスの各工程における電気光学装置の積層構造を、図６の断面図、及び図５のうち蓄積容量７０を抜き出した平面図に関して、順を追って示す工程図である（前者は図中（ａ）に、後者は図中（ｂ）に示されている。）。尚、以下においては、本実施形態において特徴的な蓄積容量７０の製造工程について特に詳しく説明することとし、それ以前及び蓄積容量７０形成後の製造工程の説明に関しては適宜省略することとする。

（成膜工程）
先ず、図７を参照して成膜工程について説明する。図７の工程においては、ＴＦＴアレイ基板１０上に形成された第１層間絶縁膜４１上に、蓄積容量７０の下部電極７１となる下部導電層７１ａ、蓄積容量７０の誘電体膜７５となる中間層７５ａ及び蓄積容量７０の容量電極３００となる上部導電層３００ａをこの順に積層する。

より具体的には、まず、第１層間絶縁膜４１上に、例えばＣＶＤ、スパッタリング、蒸着等によりポリシリコン膜を形成し、その後、このポリシリコン膜にリン（Ｐ）をイオン注入することにより下部導電層７１ａを形成する。次に、その上に、例えば蒸着、熱酸化等により、下層が酸化シリコン膜及び上層が窒化シリコン膜により形成された、二層構造の中間層７５ａを形成する。更に、中間層７５ａの上に、例えばＣＶＤ、スパッタリング、蒸着等を用いてホスフィン（ＰＨ_３）ガスを添加しながらポリシリコンを成膜することにより、上部導電層３００ａを形成する。

こうして、図７（ａ）及び図７（ｂ）に示すように、第１層間絶縁膜４１の上部表面に、下部導電層７１ａ、中間層７５ａ及び上部導電層３００ａが順次積層される。尚、下部導電層７１ａと上部導電層３００ａとは、下部導電層７１ａの方が塩素（Ｃｌ_２）、臭化水素（ＨＢｒ）の混合ガスに対するエッチングレートが低くなっている。

（マスク形成工程）
図７の成膜工程に続いて、図８のマスク形成工程が行われる。図８の工程においては、例えばレジストを上部導電層３００ａ上の一面に形成した後にフォトリソグラフィ及びエッチングの手法によるパターニングによってマスク３１０を形成する。マスク３１０は、図８（ａ）及び図８（ｂ）に示すように、上部導電層３００ａ上に、上部電極３００の平面形状に対応する平面パターンとして形成される。

（パターニング工程）
図８のマスク形成工程に続いて、図９のパターニング工程が行われる。このパターニング工程においては、上部導電層３００ａ、中間層７５ａ及び下部導電層７１ａにマスク３１０を介しての一括エッチングを施し、容量電極３００、誘電体層７５及び下部電極７１を一度にパターン形成する。エッチングには、ポリシリコン用エッチングガスを用いたドライエッチング、より具他的には、誘導結合プラズマ（Inductively Coupled Plasma etching：ＩＣＰ）エッチングなどを行うとよい。エッチングガスには、ここでは塩素（Ｃｌ_２）と臭化水素（ＨＢｒ）とが混合されたポリシリコン用エッチングガスを用いる。但し、エッチングガス種は、上記具体例以外のものでもよい。また、ドライエッチングだけでなく、ウエットエッチングを用いるようにしても構わない。

このポリシリコン用エッチングガスに対するエッチングレートは、上述のように各層の材質の違いから、上部導電層３００ａが３００μｍ／ｍｉｎ程度、中間層７５ａが２０μｍ／ｍｉｎ程度、下部導電層７１ａが２５０μｍ／ｍｉｎ程度である。そのため、上部導電層３００ａは比較的速やかにエッチングされるが、下層の中間層７５ａ、下部導電層７１ａではエッチングの進行は遅い。ちなみに、中間層７５ａは、その他の層に比べてエッチングレートが極端に遅いが、厚みが１０分の１程度に薄いので、そのエッチング所要時間を実用性のある範囲内に収めることができる。

その結果、上部導電層３００ａでは、中間層７５ａ、下部導電層７１ａに比べてサイドエッチが進行し、図９のように、容量電極３００の輪郭は、誘電体膜７５の輪郭及び下部電極７１の輪郭より後退したものとなる。ここでは、この後退距離を距離ｄとするようにエッチングを施す。こうして、一般に製造誤差或いはアラインメントずれ、寸法のばらつき、膜残り等によって誘電体膜７５の端面付近で非常に接触し易い容量電極３００と下部電極７１の端面付近が、ここでは、一括エッチングによって３次元的に離間するように形成される。

図１０（ａ）は、図９における蓄積容量７０の端部を拡大して表している。以上では、このように誘電体膜７５の端面と下部電極７１の端面がほぼ揃い、容量電極３００のみが後退する場合を例に挙げて説明したが、上述の一括パターニングによれば、所定のエッチング剤に対する上部導電層３００ａ、中間層７５ａ、下部導電層７１ａのエッグレート比、エッチング時間等の条件に応じて、蓄積容量７０の端部形状には一定のバリエーションが生じる。

例えば、下部導電層７１ａをエッチングレートが上部導電層３００ａのそれに近い材料で構成し、パターニング工程中にサイドエッチを進行させると、図１０（ｂ）に示したように、下部電極７１の端面は後退したものとなる。この場合、誘電体膜７５に隔てられた容量電極３００と下部電極７１とは、平面的に見た輪郭の大小差よりも実際には離間したものとなり、電気的な短絡や絶縁破壊を確実に防止することが可能となる。

或いは、下部導電層７１ａをエッチングレートが低い材料で構成し、パターニング工程中のエッチングが他の層に比べて進行し難いものとすると、図１０（ｃ）に示したように、下部電極７１の端面が誘電体膜７５の端面よりも突き出した形状とすることができる。

いずれにしても、一括エッチングにより、容量電極３００の端面と下部電極７１の端面とが３次元的に離間するように蓄積容量７０が形成される。
（マスク剥離工程）
図９のパターニング工程に続いて、図１１のマスク剥離工程が行われる。図１１の工程においてマスク３１０が剥離されると、下部電極７１、誘電体膜７５及び容量電極３００がこの順に積層された蓄積容量７０が完成する。

その後、ＴＦＴアレイ基板１０の全面に（即ち、蓄積容量７０を覆うように）、第２層間絶縁膜４２が形成される。その際、ここでは、下部電極７１の方が容量電極３００よりも平面形状が大きく、蓄積容量７０の端部付近は階段状になっているため、第２層間絶縁膜４２は蓄積容量７０に対する被覆性よく形成することができる。仮に、下部電極７１の方が容量電極３００よりも平面形状が小さいと、蓄積容量７０の端部は、上が出っ張ったオーバーハング形状になってしまう。そして、層間絶縁膜を形成する際、下部電極７１の端面付近は容量電極３００に隠れているために被覆され難く、その付近にボイドが発生し、電気光学装置の信頼性低下を招く可能性があると考えられる。

このように本実施形態では、上部導電層３００ａと下部導電層７１ａの材質によるエッチングレート差を利用することにより、容量電極３００の平面形状が下部電極７１や誘電体膜７５よりも僅かに小さい蓄積容量７０を一括エッチングにより形成できる。この蓄積容量７０では、誘電体膜７５の端面における、容量電極３００と下部電極７１との間の距離が、０．２μｍ〜１μｍと僅少ではあるが確実に設けられることから、容量値を犠牲にすることなく、電界集中が緩和され、これら両電極間で電気的な短絡が生じる可能性を顕著に低減できる。また、これら両電極の接触の可能性が顕著に低減され、蓄積容量７０の絶縁破壊を防止することができる。

また、ここでは、蓄積容量７０を構成する容量電極３００及び下部電極７１をパターニングするために必要なマスクは一つでよい。即ち、上部導電層３００ａと下部導電層７１ａとの材質を違え、これら相互のエッチングレート差を調整することにより、蓄積容量７０を、容量電極３００の端面が下部電極７１の端面よりも後退した形状に一度のエッチングでパターニングすることができる。従って、製造工程を効率化する上で非常に有利である。仮にマスク数を増大させたのでは、レジスト成膜の回数及びエッチングの回数が増大して、製造コストが顕著に増大すると共に、アラインメントずれ等により、製造歩留まりも低下してしまうのである。

更に、上部導電層３００ａ、中間層７５ａ及び下部導電層７１ａのエッチングを一括して行うので、パターニング工程全体が同一チャンバ内で行われ、製造ライン上のコース短縮や、製造効率の向上が達成される。

従って、本実施形態によれば、信頼性が高く、かつ容量値が高い蓄積容量７０を簡単に形成することができる。特に、この液晶装置では、蓄積容量は各画素の非開口領域という限られた領域内に配置されるが、それにも関わらず、蓄積容量７０を適用することによって容量値を高めることができる。また、蓄積容量７０を非開口領域内に配置すると共に誘電体膜７５を層間絶縁膜４１の表面全域に形成しないことで、表示品質を低下させずに誘電体膜７５に窒化膜を用いることができる。その結果、高品位の画像表示が可能な液晶装置を構築することが可能となる。また、このように蓄積容量を形成することにより、製造歩留まりを向上させることも可能である。

［変形例］
ここで、第１実施形態の変形例について説明する。以下の変形例では、第１実施形態と同様の構成要素については同一の符号を付し、その説明を適宜省略する。

（変形例１）
この変形例では、蓄積容量７０のパターニング工程中に、エッチングと平行してマスク３１０の平面形状が小さくなるようにマスク３１０を後退させるマスク後退工程を行う。より具体的には、酸素プラズマによるクリーニング処理（所謂“Ｏ２クリーニング”）によって、図９に示すマスク３１０の輪郭をその周囲に渡って等距離に後退させ、マスク３１１とする。これにより、マスク３１１の輪郭は、上部導電層３０１ａの輪郭より後退したものとなる。

尚、マスク後退工程を行うタイミングは任意でよく、例えば、上部導電層３００ａ〜下部導電層７１ａにおける、層毎の深さ方向のエッチング終了後や、上部導電層３００ａのエッチング中に行われる。

図１２（ａ）及び図１２（ｂ）に、中間層７５ａの深さ方向のエッチング終了後、かつ下部導電層７１ａのエッチング前に、マスク後退工程を行った例を示す。同図において、マスク３１１は、マスク３１０の周縁を後退させたものである。また、第１実施形態では、この段階では既に、上部導電層３００ａが容量電極３００にパターニングされているところであるが、本変形例では、上部導電層３００ａのパターニングによって、平面形状がマスク３１０に従う上部導電層３０１ａが得られる。誘電体層７５は、エッチングレートが低いため、輪郭が上部導電層３１０ａの輪郭からはみ出るように形成されている。

ここでは、図１２のマスク後退工程の後、図１３のようにパターニング工程が続行される。図１３の工程においては、マスク３１１を介して上部導電層３０１ａがエッチングされる。同時に、ここでは、誘電体膜７５を介して下部導電層７１ａがエッチングされる。

その結果、図１３（ａ）及び図１３（ｂ）に示すように、上部導電層３０１ａがマスク３１１に対応する平面形状にパターニングされ、容量電極３０１が形成される。この容量電極３０１は、実施形態における容量電極３００よりも更に端面が後退し、下部電極７１の端面との距離がより大きくなる。

このように本変形例では、マスク後退工程を“Ｏ２クリーニング”で行うようにしたので、マスク３１０を比較的容易且つ一様に後退させることが可能となる。従って、容量電極３０１が、その周囲に渡って下部電極７１より均一に小さく構成された蓄積容量を比較的簡単に製造できる。

しかも、マスク３１０の後退距離を調整することで、容量電極３０１の輪郭形状を調整できるので、下部電極７１よりも僅かに小さい輪郭差を有する容量電極３０１を、一つのマスクを用いて簡単に形成できる。即ち、容量電極３０１のパターニング精度を安定して高めることが可能となり、０．２μｍ〜１μｍといった僅かな輪郭差を高精度で実現した蓄積容量を比較的容易に製造できる。

尚、マスク３１０の後退を、上部導電層３０１ａのパターニングと平行して行うようにすれば、製造工程を短時間化及び簡略化できる。例えば、Ｏ２クリーニング用の酸素プラズマを、エッチングガスに混入することで、このような処理を行えばよい。尚、この結果として、容量電極３０１の端面にテーパが形成される。この場合、第２層間絶縁膜４２は、蓄積容量の端部における被覆性を良好なものとして蓄積容量上を覆うことができるので、ボイド等の発生が抑えられる。

（変形例２）
第１実施形態では、蓄積容量７０のパターニング工程を一括エッチングにより行うものとしたが、中間層７５ａのエッチングガス種のみ変えるようにしてもよい。一般に、中間層７５ａのエッチングレートは、導電層用の（例えば、第１実施形態ではポリシリコン用の）エッチングガスに対しては導電層と比べて桁違いに低い。そこで、いくら中間層７５ａの膜厚が薄くとも、この部分におけるエッチング過程の進行が遅くなるようであれば、一括エッチングではなく、中間層７５ａ用のエッチングガスを用いてエッチングする方がむしろ効率がよい。また、エッチングガスを複数種導入することができるチャンバを用いるようにすれば、こうした場合でも、パターニング工程の全体を同一装置、同一チャンバにて行うことができる。

その際、中間層７５ａのエッチングには、例えば、ＣＨＦ_３、ＣＦ_４、Ａｒの混合ガスを用いるとよい。このエッチングガスに対する中間層７５ａのエッチングレートは、窒化シリコン、酸化シリコンの夫々の場合において２００μｍ／ｍｉｎ、４８０μｍ／ｍｉｎ程度である。逆に、このエッチングガスに対するポリシリコンのエッチングレートは、４０〜６０μｍ／ｍｉｎ程度と低いので、中間層７５ａを集中的にエッチングすることができ、蓄積容量７０を、端部形状の制御性良く形成することができる。

［第２実施形態］
次に、本発明の第２実施形態について説明する。尚、本実施形態については、第１実施形態と異なる部分について主に説明することとし、同様の構成要素には同一の符号を付してその説明を適宜省略する。

本実施形態の電気光学装置では、第１実施形態の蓄積容量７０に代わり、下部電極７２、誘電体膜７６、及び容量電極３０２がこの順に積層されてなる蓄積容量７０Ａが設けられている。このうち、誘電体膜７６は、容量電極３０２、下部電極７２の構成材料に比べて所定のエッチング剤に対するエッチングレートが遅い材料で構成されている。例えば、容量電極３０２、下部電極７２を導電性金属、導電性のポリシリコン、導電性の金属シリサイド等から選んだ同一組成の材料、又は互いに異なる材料で構成する一方で、誘電体膜７６を窒化シリコン、又は酸化シリコンで構成している。

この蓄積容量７０Ａは、以下のようにして形成することができる。

まず下部導電層、中間層、上部導電層をこの順に積層する。各層は、上記下部電極７２、誘電体膜７６、容量電極３０２の構成材料を用いて成膜される。次に、この積層体を、マスク３１２を介しての一括エッチングにより、同時一括してパターニングする。その後、マスク３１２を剥離する。

図１４（ａ）、（ｂ）は、このエッチング時の蓄積容量７０Ａの端部を拡大して表す、第１実施形態の図１０に対応した部分構成図である。本実施形態では、例えば図１４のようにエッチングが進行する。即ち、図１４（ａ）は、上下の導電層のエッチングレートが中間層のエッチングレートに対して同程度に高い場合である。この場合、誘電体膜７６に隔てられた容量電極３０２と下部電極７２とは、平面的に見た場合の輪郭の大小差よりも実際には離間したものとなり、電気的な短絡や絶縁破壊を確実に防止することが可能となる。

また、図１４（ｂ）は、上下の導電層のエッチングレートが中間層のエッチングレートよりも高く、かつ、上部導電層が下部導電層よりもエッチングレートが高い場合である。この場合には、下部電極７２の端面が誘電体膜７６の端面からあまり後退しないように形成することができる。

いずれにしても、以上の結果、図１５に示したように、誘電体膜７６よりも容量電極３０２及び下部電極７２の平面形状が小さい蓄積容量７０Ａが形成される。

但し、蓄積容量７０Ａの耐圧の観点からは、容量電極３０２、下部電極７２のどちらか一方の端面が誘電体膜７６よりも後退していることが最低限必要な事項であり、必ずしも両端面が誘電体膜７６の端面よりも後退している必要はない。図１４（ａ）のように、下部電極７２の方が誘電体膜７６よりも平面形状が小さいと、蓄積容量７０Ａの端部はオーバーハング形状となる。そのため、第２層間絶縁膜４２を蓄積容量７０Ａの直上に形成する際、下部電極７２の端面付近は被覆され難く、この付近にボイドが発生してデバイスの信頼性低下を招く可能性が考えられる。そのため、図１４（ｂ）のように、下部電極７２は誘電体膜７６に比べて平面形状があまり小さくない（即ち、下部導電層の端面を中間層の端面よりあまり後退させない）ことが好ましい。

このように本実施形態では、上部導電層、下部導電層と中間層との材質によるエッチングレート差を利用することにより、容量電極３０２及び下部電極７２の平面形状が誘電体膜７６よりも僅かに小さい蓄積容量７０Ａを一括エッチングにより形成できる。この蓄積容量７０Ａでは、誘電体膜７５の端面における、容量電極３００と下部電極７１との間の距離が僅少ではあるが確実に設けられることから、容量値を犠牲にすることなく電界集中が緩和され、これら両電極間で電気的な短絡が生じる可能性を顕著に低減できる。また、これら両電極の接触の可能性が顕著に低減され、蓄積容量７０Ａの絶縁破壊を防止することができる。

また、ここでは、蓄積容量７０Ａを構成する容量電極３０２、誘電体膜７６及び下部電極７２を一括パターニングするようにしたので、パターニング工程全体が同一チャンバ内で行われ、製造ライン上のコース短縮や、製造効率の向上が達成される。同時に、この場合のパターニングに必要なマスクは一つでよいので、レジスト成膜の回数及びエッチングの回数が抑えられ、製造コストの低減、アラインメントずれ等による製造歩留まり低下の阻止を図ることができる。

従って、本実施形態によれば、信頼性が高く、かつ容量値が高い蓄積容量７０Ａを簡単に形成することができる。特に、この液晶装置では、蓄積容量は各画素の非開口領域という限られた領域内に配置されるが、それにも関わらず、蓄積容量７０Ａを適用することによって容量値を高めることができる。また、蓄積容量７０Ａを非開口領域内に配置すると共に誘電体膜７５を層間絶縁膜４１の表面全域に形成しないことで、表示品質を低下させずに誘電体膜７５に窒化膜を用いることができる。その結果、高品位の画像表示が可能な液晶装置を構築することが可能となる。また、このように蓄積容量を形成することにより、製造歩留まりを向上させることも可能である。

尚、本実施形態においても、上記第１実施形態の変形例１と同様、マスク３１２を後退させることによって端面がより後退した、或いは端面にテーパ角を有する容量電極３０２を形成することができる。

〔電子機器〕
次に、以上詳細に説明した電気光学装置を各種の電子機器に適用される場合について説明する。

（プロジェクタ）
まず、この電気光学装置たる液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１６は、プロジェクタの構成例を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶装置１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。液晶装置１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した電気光学装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶装置によって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。

（モバイル型コンピュータ）
次に、この電気光学装置たる液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１７は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた電気光学装置にバックライトを付加することにより構成されている。

（携帯電話）
さらに、この電気光学装置たる液晶装置を、携帯電話に適用した例について説明する。図１８は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。

この電気光学装置たる液晶装置は、これら図１６〜図１８を参照して説明した電子機器の他にも、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル、例えば電子ペーパなどの電気泳動装置、電子放出素子を利用した表示装置（Field Emission Display及びSurface-Conduction Electron-Emitter Display）等の各種電子機器に適用可能である。

尚、本発明の電気光学装置用基板及び半導体装置用基板は、本発明に係る容量を備えたものであって、上記液晶装置以外の各種の装置ないしその部分に適用することができる。また、本発明の電気光学装置は、本発明の電気光学装置用基板を備えたものであればよく、以上に説明した液晶装置以外の構成を有する液晶装置や、有機ＥＬ装置等も含まれている。

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用基板の製造方法及び電気光学装置用基板、並びにこれを備えた電気光学装置及び電子機器、並びに半導体装置用基板の製造方法及び半導体装置用基板もまた本発明の技術的範囲に含まれるものである。

電気光学装置の全体構成を示す平面図である。 図１のＨ−Ｈ'断面図である。 電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素部における各種素子、配線等の等価回路である。 データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。 図４のうち、蓄積容量の構成を示すため、一部の構成要素を抜き出して描いた平面図である。 図４のＡ−Ａ´断面図である。 第１実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程図（その１）である。 第１実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程図（その２）である。 第１実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程図（その３）である。 図９に示した工程において形成される蓄積容量の端部形状を説明するための部分拡大図である。 第１実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程図（その４）である。 第１実施形態に係る電気光学装置の製造方法の変形例を示す製造工程図である。 図１２に続く製造工程図である。 第２実施形態に係る電気光学装置の製造過程において形成される蓄積容量の端部形状を説明するための部分拡大図である。 第２実施形態に係る電気光学装置の製造過程において、図１５に示した蓄積容量が形成された様子を表す製造工程図である。 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。 電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す断面図である。 電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す断面図である。

符号の説明

１０…ＴＦＴアレイ基板、７０、７０Ａ…蓄積容量、７１、７２…下部電極、７５、７６…誘電体膜、３００、３０２…容量電極。

Claims (16)

1. 基板上に容量を備えた電気光学装置用基板の製造方法であって、
   前記基板上に、前記容量の下部電極となる下部導電層、前記容量の誘電体膜となる中間層及び前記容量の上部電極となる上部導電層をこの順で積層すると共に、前記下部導電層を前記上部導電層の構成材料に比べて所定種類のエッチング剤に対するエッチングレートが低い材料で形成する層形成工程と、
   前記上部導電層上に所定平面パターンを有するマスクを形成するマスク形成工程と、
   少なくとも前記上部導電層及び前記下部導電層については前記エッチング剤を用い、前記マスクを介してのエッチングにより前記上部導電層、前記中間層及び前記下部導電層をパターニングするパターニング工程と、
   前記マスクを剥離する剥離工程と
   を備えたことを特徴とする電気光学装置用基板の製造方法。
2. 前記パターニング工程におけるエッチングは、前記上部導電層、前記中間層及び前記下部導電層の一括エッチングであることを特徴とする請求項１に記載の電気光学装置用基板の製造方法。
3. 前記パターニング工程におけるエッチングは、前記中間層をエッチングする際に、前記エッチング剤と異なるエッチング剤を用いて行なわれることを特徴とする請求項１に記載の電気光学装置用基板の製造方法。
4. 前記パターニング工程中に、前記エッチングと並行して前記マスクの平面形状が小さくなるように前記マスクを後退させるマスク後退工程を更に備えたことを特徴とする請求項１から３のいずれか一項に記載の電気光学装置用基板の製造方法。
5. 前記マスク後退工程は、前記基板上における前記マスクの輪郭をその周囲に渡って等距離に後退させることを特徴とする請求項４に記載の電気光学装置用基板の製造方法。
6. 前記上部導電層と前記下部導電層とは、同一組成の材料からなる、ことを特徴とする請求項１から請求項５のいずれか一項に記載の電気光学装置用基板の製造方法。
7. 基板上に容量を備えた電気光学装置用基板の製造方法であって、
   前記基板上に、前記容量の下部電極となる下部導電層、前記容量の誘電体膜となる中間層及び前記容量の上部電極となる上部導電層をこの順に積層すると共に、前記中間層を前記下部導電層及び前記上部導電層の構成材料よりも所定種類のエッチング剤に対するエッチングレートが低い材料で形成する層形成工程と、
   前記上部導電層上に所定平面パターンを有するマスクを形成するマスク形成工程と、
   前記マスクを介しての前記エッチング剤を用いたエッチングにより、前記上部導電層、前記中間層及び前記下部導電層を一括してパターニングする一括パターニング工程と、
   前記マスクを剥離する剥離工程と
   を備えたことを特徴とする電気光学装置用基板の製造方法。
8. 更に、前記層形成工程において、前記下部導電層を前記上部導電層の構成材料に比べて所定種類のエッチング剤に対するエッチングレートが低い材料で形成する
   ことを特徴とする請求項７に記載の電気光学装置用基板の製造方法。
9. 基板上に容量を備えた電気光学装置用基板であって、
   前記基板上に、下から順に積層された、
   前記容量の下部電極となる下部導電層と、
   前記容量の誘電体膜となり所定種類のエッチング剤に対するエッチングレートが前記下部導電層の構成材料より低い材料の中間層と、
   前記容量の上部電極となり前記所定種類のエッチング剤に対するエッチングレートが前記下部導電層の構成材料より高い材料の上部導電層と、が設けられ、
   前記下部導電層、前記中間層及び前記上部導電層は、前記エッチング剤によるエッチングにより一括してパターニングされて形成されていることを特徴とする電気光学装置用基板。
10. 請求項９に記載の電気光学装置用基板を備えたことを特徴とする電気光学装置。
11. 前記下部電極に接続されると共に、前記基板上における画像表示領域に複数配列された画素電極と、前記下部電極の下層側に層間絶縁膜を介して形成されると共に、そのソース又はドレインが前記層間絶縁膜に開口されたコンタクトホールを介して前記下部電極に接続された薄膜トランジスタとを更に備えており、
    前記容量は、前記画像表示領域内において各画素の非開口領域内に配置されていることを特徴とする請求項１０に記載の電気光学装置。
12. 前記誘電体膜は、窒化膜又は酸窒化膜を含むことを特徴とする請求項１１に記載の電気光学装置。
13. 請求項１０から１２のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
14. 基板上に容量を備えた半導体装置用基板の製造方法であって、
    前記基板上に、前記容量の下部電極となる下部導電層、前記容量の誘電体膜となる中間層及び前記容量の上部電極となる上部導電層をこの順で積層すると共に、前記下部導電層を前記上部導電層の構成材料に比べて所定種類のエッチング剤に対するエッチングレートが低い材料で形成する層形成工程と、
    前記上部導電層上に所定平面パターンを有するマスクを形成するマスク形成工程と、
    少なくとも前記上部導電層及び前記下部導電層については前記エッチング剤を用い、前記マスクを介してのエッチングにより前記上部導電層、前記中間層及び前記下部導電層をパターニングするパターニング工程と、
    前記マスクを剥離する剥離工程と
    を備えたことを特徴とする半導体装置用基板の製造方法。
15. 基板上に容量を備えた半導体装置用基板の製造方法であって、
    前記基板上に、前記容量の下部電極となる下部導電層、前記容量の誘電体膜となる中間層及び前記容量の上部電極となる上部導電層をこの順に積層すると共に、前記中間層を前記下部導電層及び前記上部導電層の構成材料よりも所定種類のエッチング剤に対するエッチングレートが低い材料で形成する層形成工程と、
    前記上部導電層上に所定平面パターンを有するマスクを形成するマスク形成工程と、
    前記マスクを介しての前記エッチング剤を用いたエッチングにより、前記上部導電層、前記中間層及び前記下部導電層を一括してパターニングする一括パターニング工程と、
    前記マスクを剥離する剥離工程と
    を備えたことを特徴とする半導体装置用基板の製造方法。
16. 請求項１４又は請求項１５に記載の半導体装置用基板の製造方法によって製造された半導体装置用基板であって、
    前記基板上に、前記下部電極、前記誘電体膜及び前記上部電極がこの順に積層されており、
    前記上部電極は、前記誘電体膜と比べて平面形状が小さいことを特徴とする半導体装置用基板。

Images