JP2954039B2 - ＳｉＧｅ薄膜の成膜方法 - Google Patents
ＳｉＧｅ薄膜の成膜方法Info
- Publication number
- JP2954039B2 JP2954039B2 JP8271262A JP27126296A JP2954039B2 JP 2954039 B2 JP2954039 B2 JP 2954039B2 JP 8271262 A JP8271262 A JP 8271262A JP 27126296 A JP27126296 A JP 27126296A JP 2954039 B2 JP2954039 B2 JP 2954039B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- thin film
- gas
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims description 44
- 239000010409 thin film Substances 0.000 title claims description 38
- 238000000034 method Methods 0.000 title claims description 34
- 239000010408 film Substances 0.000 claims description 91
- 239000000758 substrate Substances 0.000 claims description 75
- 239000000203 mixture Substances 0.000 claims description 35
- 239000011521 glass Substances 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 239000003085 diluting agent Substances 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000005979 thermal decomposition reaction Methods 0.000 claims description 4
- 239000012895 dilution Substances 0.000 claims description 2
- 238000010790 dilution Methods 0.000 claims description 2
- 238000005259 measurement Methods 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 55
- 230000015572 biosynthetic process Effects 0.000 description 23
- 238000000151 deposition Methods 0.000 description 14
- 230000008021 deposition Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 239000002994 raw material Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000000354 decomposition reaction Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000001069 Raman spectroscopy Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000006722 reduction reaction Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- 229910006160 GeF4 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- PPMWWXLUCOODDK-UHFFFAOYSA-N tetrafluorogermane Chemical compound F[Ge](F)(F)F PPMWWXLUCOODDK-UHFFFAOYSA-N 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/935—Gas flow control
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/967—Semiconductor on specified insulator
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/98—Utilizing process equivalents or options
Description
【０００１】
【発明の属する技術分野】本発明は、ＳｉＧｅ薄膜の成
膜方法に関し、特に大面積の平面ディスプレイの製造に
用いるのに好適な低温ＣＶＤ法による多結晶ＳｉＧｅ薄
膜の成膜方法に関するものである。
膜方法に関し、特に大面積の平面ディスプレイの製造に
用いるのに好適な低温ＣＶＤ法による多結晶ＳｉＧｅ薄
膜の成膜方法に関するものである。
【０００２】
【従来の技術】低温のＣＶＤ法により多結晶ＳｉＧｅ薄
膜を成膜する例が特開平５−３１５２６９に開示されて
いる。すなわち、Ｓｉ単結晶基板を４２０℃に加熱し、
ＧｅＦ４を２．７ｓｃｃｍ、シランガス（Ｓｉ２Ｈ６）
を３０ｓｃｃｍ供給し、希釈ガスとしてＨｅを供給して
全圧を６００ｍＴｏｒｒになるようにしてＳｉＧｅ多結
晶薄膜を堆積させる技術が記載されている。
膜を成膜する例が特開平５−３１５２６９に開示されて
いる。すなわち、Ｓｉ単結晶基板を４２０℃に加熱し、
ＧｅＦ４を２．７ｓｃｃｍ、シランガス（Ｓｉ２Ｈ６）
を３０ｓｃｃｍ供給し、希釈ガスとしてＨｅを供給して
全圧を６００ｍＴｏｒｒになるようにしてＳｉＧｅ多結
晶薄膜を堆積させる技術が記載されている。
【０００３】
【発明が解決しようとする課題】上記ＳｉＧｅ薄膜の成
膜方法についての問題点は、堆積した多結晶ＳｉＧｅ薄
膜が高濃度のｐ型になるということである。高濃度のｐ
型（キャリア密度＝〜１０１８ｃｍ−３）であるため、
この成膜方法で作成した薄膜を用いた薄膜トランジスタ
（以下、ＴＦＴという）の電界効果移動度（Ｆｉｅ１ｄ
ＥｆｆｅｃｔＭｏｂｉｌｉｔｙ）は一般的な多結晶Ｓ
ｉ薄膜を用いたＴＦＴのそれと比較して大変低い値を示
す。
膜方法についての問題点は、堆積した多結晶ＳｉＧｅ薄
膜が高濃度のｐ型になるということである。高濃度のｐ
型（キャリア密度＝〜１０１８ｃｍ−３）であるため、
この成膜方法で作成した薄膜を用いた薄膜トランジスタ
（以下、ＴＦＴという）の電界効果移動度（Ｆｉｅ１ｄ
ＥｆｆｅｃｔＭｏｂｉｌｉｔｙ）は一般的な多結晶Ｓ
ｉ薄膜を用いたＴＦＴのそれと比較して大変低い値を示
す。
【０００４】その理由は、薄膜中のＧｅ組成比が９０％
と高いことにある。Ｓｉ膜中にＧｅが混入するとｐ型を
示し、その混入率が高い程高濃度のｐ型を示すようにな
る。
と高いことにある。Ｓｉ膜中にＧｅが混入するとｐ型を
示し、その混入率が高い程高濃度のｐ型を示すようにな
る。
【０００５】第２の問題点は、堆積した多結晶ＳｉＧｅ
薄膜の耐圧が多結晶Ｓｉに比べて低いということであ
る。従って、従来の成膜方法で堆積した多結晶ＳｉＧｅ
の薄膜で作ったＴＦＴの耐圧特性も悪くなる。
薄膜の耐圧が多結晶Ｓｉに比べて低いということであ
る。従って、従来の成膜方法で堆積した多結晶ＳｉＧｅ
の薄膜で作ったＴＦＴの耐圧特性も悪くなる。
【０００６】その理由は、薄膜中のＧｅ組成比が高いこ
とにある。一般的にＧｅの耐圧はＳｉに比べて低いた
め、この課題はＧｅ組成比が高い限りは不可避である。
とにある。一般的にＧｅの耐圧はＳｉに比べて低いた
め、この課題はＧｅ組成比が高い限りは不可避である。
【０００７】本発明の目的は、動作速度が速く耐圧特性
が良好なＴＦＴを実現するために、Ｇｅ組成比を少なく
し、Ｓｉ組成比が高い多結晶ＳｉＧｅ薄膜の成膜方法を
提供することにある。
が良好なＴＦＴを実現するために、Ｇｅ組成比を少なく
し、Ｓｉ組成比が高い多結晶ＳｉＧｅ薄膜の成膜方法を
提供することにある。
【０００８】本発明の他の目的は、ガラス基板上に液晶
駆動回路を形成することが可能な程度に高移動度な、多
結晶ＳｉＧｅ薄膜の成膜方法を提供することにある。
駆動回路を形成することが可能な程度に高移動度な、多
結晶ＳｉＧｅ薄膜の成膜方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、Ｓｉ２Ｈ６と
ＧｅＦ４を流量比をＳｉ２Ｈ６：ＧｅＦ４＝２０：０．
９〜４０：０．９の範囲で混合した原料ガスに、基板を
３５０〜４５０℃の温度範囲で加熱することにより基板
表面上を含む基板近傍に存在する原料分子に熱エネルギ
ーを与えることで、基板表面近傍で化学反応を誘起し、
基板表面にＳｉ組成比が８０％以上の多結晶ＳｉＧｅ薄
膜を成膜することを特徴とする多結晶ＳｉＧｅ薄膜の成
膜方法である。
ＧｅＦ４を流量比をＳｉ２Ｈ６：ＧｅＦ４＝２０：０．
９〜４０：０．９の範囲で混合した原料ガスに、基板を
３５０〜４５０℃の温度範囲で加熱することにより基板
表面上を含む基板近傍に存在する原料分子に熱エネルギ
ーを与えることで、基板表面近傍で化学反応を誘起し、
基板表面にＳｉ組成比が８０％以上の多結晶ＳｉＧｅ薄
膜を成膜することを特徴とする多結晶ＳｉＧｅ薄膜の成
膜方法である。
【００１０】その際の化学反応が原料分子の分解を促
し、原料ガスであるＳｉ２Ｈ６の熱分解温度である６０
０℃以下での成膜を可能とする。この化学反応は、Ｓｉ
２Ｈ６の単なる熱分解による基板上への堆積ではなく、
これに加えてＧｅＦ４が介在することによって、Ｓｉ２
Ｈ６ガスの分解が容易に進行するという効果と、基板上
に堆積する際の結晶性が向上するという効果が得られ
る。
し、原料ガスであるＳｉ２Ｈ６の熱分解温度である６０
０℃以下での成膜を可能とする。この化学反応は、Ｓｉ
２Ｈ６の単なる熱分解による基板上への堆積ではなく、
これに加えてＧｅＦ４が介在することによって、Ｓｉ２
Ｈ６ガスの分解が容易に進行するという効果と、基板上
に堆積する際の結晶性が向上するという効果が得られ
る。
【００１１】この条件範囲内で成膜すると、成膜した膜
のＳｉ組成比は８０％以上にすることができ、膜の電気
物性が良好な値を示すことも重要である。また、ＳｉＯ
２やガラス等の非晶質基板上においても成長初期から良
好な結晶性を有する多結晶ＳｉＧｅ膜が成長可能であ
る。
のＳｉ組成比は８０％以上にすることができ、膜の電気
物性が良好な値を示すことも重要である。また、ＳｉＯ
２やガラス等の非晶質基板上においても成長初期から良
好な結晶性を有する多結晶ＳｉＧｅ膜が成長可能であ
る。
【００１２】なお、膜中にＧｅが含まれることが、多結
晶膜が成長する本質的な原因ではない。なぜなら、他の
反応系において、原料ガスにＳｉ２Ｈ６，ＧｅＨ４を用
いた場合の例があるが、この場合においては５００℃に
おいても多結晶ＳｉＧｅ膜は成長しないからである。
晶膜が成長する本質的な原因ではない。なぜなら、他の
反応系において、原料ガスにＳｉ２Ｈ６，ＧｅＨ４を用
いた場合の例があるが、この場合においては５００℃に
おいても多結晶ＳｉＧｅ膜は成長しないからである。
【００１３】本発明の成膜方法によると、Ｇｅの組成比
を十分に下げることができ、Ｓｉ組成比が８０％以上の
多結晶ＳｉＧｅ薄膜の成膜を実現している。よってこの
成膜方法によって得られた膜の電気的特性は真性半導体
を用いた場合に近い特性を示すため、この膜を用いて作
成したＴＦＴの電界効果移動度や耐圧特性及び温度特性
は、良好な結果を示し、ガラス基板上に液晶の駆動回路
を形成することが可能である。
を十分に下げることができ、Ｓｉ組成比が８０％以上の
多結晶ＳｉＧｅ薄膜の成膜を実現している。よってこの
成膜方法によって得られた膜の電気的特性は真性半導体
を用いた場合に近い特性を示すため、この膜を用いて作
成したＴＦＴの電界効果移動度や耐圧特性及び温度特性
は、良好な結果を示し、ガラス基板上に液晶の駆動回路
を形成することが可能である。
【００１４】また、４５０℃以下の成膜温度で多結晶Ｓ
ｉＧｅ薄膜を成膜できるので、耐熱性に乏しい安価なガ
ラス基板上への成膜が可能となり、ガラス基板上での駆
動回路の形成が可能である。この結果、液晶を封入する
基板と同一の基板上に駆動回路を構成することができる
ので、従来の液晶ディスプレイ装置のように、外付けの
駆動素子を用いる必要はなくなり構成を簡易化できる。
ｉＧｅ薄膜を成膜できるので、耐熱性に乏しい安価なガ
ラス基板上への成膜が可能となり、ガラス基板上での駆
動回路の形成が可能である。この結果、液晶を封入する
基板と同一の基板上に駆動回路を構成することができる
ので、従来の液晶ディスプレイ装置のように、外付けの
駆動素子を用いる必要はなくなり構成を簡易化できる。
【００１５】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１６】図１は本発明の内容を示す概念図である。
図１を参照すると、多結晶ＳｉＧｅ薄膜の成膜方法は、
成膜エリア内に原料ガスであるＳｉ２Ｈ６とＧｅＦ４及
び希釈ガスであるＨｅ等の希釈ガスが供給される。成膜
基板は加熱されている。基板表面から与えられる熱エネ
ルギーの助けを借りて、原料ガスのＳｉ２Ｈ６は、もう
一方の原料ガスであるＧｅＦ４と化学反応を起こし、Ｓ
ｉ２Ｈ６単独による膜成長条件に比べて、より低温下で
あるいはより低圧下で膜成長が実現され、基板表面に結
晶質の薄膜として堆積する。基板表面に堆積して結晶質
の膜になる際にも、化学反応プロセスと熱エネルギーの
２種類のエネルギーを利用する。
図１を参照すると、多結晶ＳｉＧｅ薄膜の成膜方法は、
成膜エリア内に原料ガスであるＳｉ２Ｈ６とＧｅＦ４及
び希釈ガスであるＨｅ等の希釈ガスが供給される。成膜
基板は加熱されている。基板表面から与えられる熱エネ
ルギーの助けを借りて、原料ガスのＳｉ２Ｈ６は、もう
一方の原料ガスであるＧｅＦ４と化学反応を起こし、Ｓ
ｉ２Ｈ６単独による膜成長条件に比べて、より低温下で
あるいはより低圧下で膜成長が実現され、基板表面に結
晶質の薄膜として堆積する。基板表面に堆積して結晶質
の膜になる際にも、化学反応プロセスと熱エネルギーの
２種類のエネルギーを利用する。
【００１７】図２は本発明の反応系における成膜基板温
度範囲を説明するための略図である。図２を参照する
と、本発明の最良の実施の形態は、成膜条件が以下のよ
うな場合である。
度範囲を説明するための略図である。図２を参照する
と、本発明の最良の実施の形態は、成膜条件が以下のよ
うな場合である。
【００１８】まず成膜時の基板表面温度は、図２に示す
ように、３５０〜４５０℃が好ましい。図３はＳｉ２Ｈ
６の流量を２０ｓｃｃｍ、ＧｅＦ４の流量を０．９ｓｃ
ｃｍとしたときの基板温度とＳｉ組成比の関係を示した
図である。この図より、希釈ガスがＨｅの場合には、基
板表面温度が４００℃以上で、膜中のＳｉ含有率が８０
％以上になり、希釈ガスがＡｒの場合には、基板表面温
度が３５０℃以上で、膜中のＳｉ含有率が８０％以上に
なることがわかる。しかし、これらの温度以下ではＳｉ
組成比が急激に低下し、Ｓｉ組成比の制御自体が困難と
なる。また、これらの温度以下ではＳｉ２Ｈ６の流量を
増加させてもＳｉ含有量は８０％以上とはならないこと
を確認した。
ように、３５０〜４５０℃が好ましい。図３はＳｉ２Ｈ
６の流量を２０ｓｃｃｍ、ＧｅＦ４の流量を０．９ｓｃ
ｃｍとしたときの基板温度とＳｉ組成比の関係を示した
図である。この図より、希釈ガスがＨｅの場合には、基
板表面温度が４００℃以上で、膜中のＳｉ含有率が８０
％以上になり、希釈ガスがＡｒの場合には、基板表面温
度が３５０℃以上で、膜中のＳｉ含有率が８０％以上に
なることがわかる。しかし、これらの温度以下ではＳｉ
組成比が急激に低下し、Ｓｉ組成比の制御自体が困難と
なる。また、これらの温度以下ではＳｉ２Ｈ６の流量を
増加させてもＳｉ含有量は８０％以上とはならないこと
を確認した。
【００１９】また本発明は主にガラス基板上に成膜する
ためのものであり、成膜温度はガラス基板の液晶表示装
置に利用する上での製造上の上限の温度以下でなければ
ならない。図１０に液晶表示装置に利用される代表的な
ガラス基板の組成を示す。このガラス基板の上限の温度
は４５０℃であり、この温度以上では液晶表示装置用と
しての性能及び品質が保証できない。
ためのものであり、成膜温度はガラス基板の液晶表示装
置に利用する上での製造上の上限の温度以下でなければ
ならない。図１０に液晶表示装置に利用される代表的な
ガラス基板の組成を示す。このガラス基板の上限の温度
は４５０℃であり、この温度以上では液晶表示装置用と
しての性能及び品質が保証できない。
【００２０】すなわち、この温度以上になると、ガラス
が湾曲しＴＦＴを制作する際の他の工程、例えば露光・
現像工程で焦点に面内ばらつきが生じるといった不都合
が生じる。以上の理由から、本発明における基板表面温
度は、３５０℃から４５０℃の間が好ましい。
が湾曲しＴＦＴを制作する際の他の工程、例えば露光・
現像工程で焦点に面内ばらつきが生じるといった不都合
が生じる。以上の理由から、本発明における基板表面温
度は、３５０℃から４５０℃の間が好ましい。
【００２１】次に、図４は本発明における基板表面温度
４００℃、ＧｅＦ４流量０．９ｓｃｃｍとしたときのＳ
ｉ２Ｈ６ガス流量と成膜後の多結晶ＳｉＧｅ薄膜のＳｉ
組成比の関係を示す特性図である。図４を参照すると、
原料ガスであるＳｉ２Ｈ６のガス流量がＳｉ２Ｈ６＝７
〜１３ｓｃｃｍの範囲ではＳｉ組成比は２割以下と大変
低くなっているが、ガス流量がＳｉ２Ｈ６＝１５ｓｃｃ
ｍの条件を境目にして、それ以上にＳｉ２Ｈ６の流量が
多くなると薄膜中のＳｉ組成比は８０％以上になる。こ
の結果は、Ｓｉ２Ｈ６のガス流量がＳｉ２Ｈ６＝１５ｓ
ｃｃｍの条件の前後で、原料ガスの反応の内容が大きく
変化しており、新しい膜成長プロセスが実現しているこ
とを示している。つまり、Ｓｉ２Ｈ６のガス流量がＳｉ
２Ｈ６＝７〜１３の範囲では、２種類の原料ガスが酸化
・還元反応を起こすことによって成膜が進行するが、Ｓ
ｉ２Ｈ６＝２０〜４０ｓｃｃｍの範囲では、基本的には
Ｓｉ２Ｈ６ガスの熱分解を主体としたプロセスにより基
板上への膜の堆積が進むというプロセスで成膜が行われ
る。そしてこの時にＧｅＦ４が介在することによって、
Ｓｉ２Ｈ６ガスの分解によるＳｉ膜の堆積が通常よりも
促進された成長条件で進行し、さらに基板上に堆積する
際の結晶性が向上するという２つの効果が得られる。以
上のことから、原料ガスであるＳｉ２Ｈ６のガス流量は
ＧｅＦ４＝０．９ｓｃｃｍの場合Ｓｉ２Ｈ６＝２０〜４
０ｓｃｃｍの範囲内であることが好ましい。
４００℃、ＧｅＦ４流量０．９ｓｃｃｍとしたときのＳ
ｉ２Ｈ６ガス流量と成膜後の多結晶ＳｉＧｅ薄膜のＳｉ
組成比の関係を示す特性図である。図４を参照すると、
原料ガスであるＳｉ２Ｈ６のガス流量がＳｉ２Ｈ６＝７
〜１３ｓｃｃｍの範囲ではＳｉ組成比は２割以下と大変
低くなっているが、ガス流量がＳｉ２Ｈ６＝１５ｓｃｃ
ｍの条件を境目にして、それ以上にＳｉ２Ｈ６の流量が
多くなると薄膜中のＳｉ組成比は８０％以上になる。こ
の結果は、Ｓｉ２Ｈ６のガス流量がＳｉ２Ｈ６＝１５ｓ
ｃｃｍの条件の前後で、原料ガスの反応の内容が大きく
変化しており、新しい膜成長プロセスが実現しているこ
とを示している。つまり、Ｓｉ２Ｈ６のガス流量がＳｉ
２Ｈ６＝７〜１３の範囲では、２種類の原料ガスが酸化
・還元反応を起こすことによって成膜が進行するが、Ｓ
ｉ２Ｈ６＝２０〜４０ｓｃｃｍの範囲では、基本的には
Ｓｉ２Ｈ６ガスの熱分解を主体としたプロセスにより基
板上への膜の堆積が進むというプロセスで成膜が行われ
る。そしてこの時にＧｅＦ４が介在することによって、
Ｓｉ２Ｈ６ガスの分解によるＳｉ膜の堆積が通常よりも
促進された成長条件で進行し、さらに基板上に堆積する
際の結晶性が向上するという２つの効果が得られる。以
上のことから、原料ガスであるＳｉ２Ｈ６のガス流量は
ＧｅＦ４＝０．９ｓｃｃｍの場合Ｓｉ２Ｈ６＝２０〜４
０ｓｃｃｍの範囲内であることが好ましい。
【００２２】尚、図示はしないが、Ｓｉ２Ｈ６流量を２
０ｓｃｃｍとしてＧｅＦ４流量を変化させたときは、Ｇ
ｅＦ４流量２．７ｓｃｃｍの時Ｇｅ組成比は９５％以上
あり、ＧｅＦ４流量１．５ｓｃｃｍ付近を境としてＧｅ
組成比は急激に減少し、ＧｅＦ４流量が０．９ｓｃｃｍ
ではＧｅ組成比が２０％程度となる。この事からも上述
の範囲内が好ましい。
０ｓｃｃｍとしてＧｅＦ４流量を変化させたときは、Ｇ
ｅＦ４流量２．７ｓｃｃｍの時Ｇｅ組成比は９５％以上
あり、ＧｅＦ４流量１．５ｓｃｃｍ付近を境としてＧｅ
組成比は急激に減少し、ＧｅＦ４流量が０．９ｓｃｃｍ
ではＧｅ組成比が２０％程度となる。この事からも上述
の範囲内が好ましい。
【００２３】ところで、図４においてＳｉ２Ｈ６流量を
４０ｓｃｃｍより多く増加させると多結晶ＳｉＧｅ膜の
Ｓｉの組成比がさらに増加することが推測されるが、Ｓ
ｉ２Ｈ６流量が４０ｓｃｃｍを大きく越えた範囲では、
ＧｅＦ４が介在することによるＳｉ２Ｈ６の分解が進ま
なくなり、結晶性が悪くなる領域があると考えられるの
で、Ｓｉ２Ｈ６流量は４０ｓｃｃｍを上限とすることが
望ましい。また、Ｓｉ２Ｈ６流量が２０ｓｃｃｍより少
くないと、Ｓｉ組成比の変化がＳｉ２Ｈ６流量の変化に
対して大きく、Ｓｉ組成比の制御が困難となる。２０ｓ
ｃｃｍ以上であれば、Ｓｉ組成比が８０％以上の多結晶
ＳｉＧｅが制御性良く得られる。
４０ｓｃｃｍより多く増加させると多結晶ＳｉＧｅ膜の
Ｓｉの組成比がさらに増加することが推測されるが、Ｓ
ｉ２Ｈ６流量が４０ｓｃｃｍを大きく越えた範囲では、
ＧｅＦ４が介在することによるＳｉ２Ｈ６の分解が進ま
なくなり、結晶性が悪くなる領域があると考えられるの
で、Ｓｉ２Ｈ６流量は４０ｓｃｃｍを上限とすることが
望ましい。また、Ｓｉ２Ｈ６流量が２０ｓｃｃｍより少
くないと、Ｓｉ組成比の変化がＳｉ２Ｈ６流量の変化に
対して大きく、Ｓｉ組成比の制御が困難となる。２０ｓ
ｃｃｍ以上であれば、Ｓｉ組成比が８０％以上の多結晶
ＳｉＧｅが制御性良く得られる。
【００２４】次に図５は本発明における成膜時間と膜厚
および膜表面の粒径サイズの関係を示す特性図である。
膜厚は成膜時間に比例して増加し、成膜レートは０．１
５ｎｍ／ｓｅｃ程度である。成膜時間２０ｍｉｎの時点
での結晶粒径は約１００ｎｍである。この時の膜表面を
エッチング（ここではＤａｓｈエッチング液を使用）し
て、粒界を顕在化した表面の２０万倍率のＳＥＭ写真を
図６に示す。粒径サイズのばらつきが少ない結晶が成長
していることがわかる。
および膜表面の粒径サイズの関係を示す特性図である。
膜厚は成膜時間に比例して増加し、成膜レートは０．１
５ｎｍ／ｓｅｃ程度である。成膜時間２０ｍｉｎの時点
での結晶粒径は約１００ｎｍである。この時の膜表面を
エッチング（ここではＤａｓｈエッチング液を使用）し
て、粒界を顕在化した表面の２０万倍率のＳＥＭ写真を
図６に示す。粒径サイズのばらつきが少ない結晶が成長
していることがわかる。
【００２５】また、本発明の成膜方法により作成した多
結晶ＳｉＧｅ膜の電気特性を４端子法（ｖａｎ ｄｅｒ
Ｐａｕｗ法）により評価した結果、従来のＧｅの組成
比が多いものと比較して、ｐ型から真正半導体に近付
き、ホール測定により求めた移動度は１０（ｃｍ２／Ｖ
・ｓ）以上の値を示し、キャリア密度は５×１０
１５（ｃｍ−３）となっていることがわかった。この移
動度の値は従来のＧｅの組成比が多い膜では得られな
い。
結晶ＳｉＧｅ膜の電気特性を４端子法（ｖａｎ ｄｅｒ
Ｐａｕｗ法）により評価した結果、従来のＧｅの組成
比が多いものと比較して、ｐ型から真正半導体に近付
き、ホール測定により求めた移動度は１０（ｃｍ２／Ｖ
・ｓ）以上の値を示し、キャリア密度は５×１０
１５（ｃｍ−３）となっていることがわかった。この移
動度の値は従来のＧｅの組成比が多い膜では得られな
い。
【００２６】
【実施例】次に、本発明の第１の実施例について図面を
参照して詳細に説明する。
参照して詳細に説明する。
【００２７】図７を参照して説明する。本発明である多
結晶ＳｉＧｅ薄膜の成膜方法は、成膜室を外界から遮断
し高真空を実現する成膜室１、成膜室内に原料ガスであ
るＳｉ２Ｈ６とＧｅＦ４及び希釈ガスであるＨｅを供給
するガス供給系２、成膜基板を固定し基板を加熱するた
めの基板ホルダー３、基板ホルダーを出し入れする成膜
準備室４、成膜室と成膜準備室を遮断するゲートバルブ
５、反応容器内を高真空（〜１０−６Ｔｏｒｒ台以下）
にするためのターボモレキュラポンプ６，ロータリポン
プ７、ターボモレキュラポンプ６と成膜室を遮断するた
めのゲートバルブ８、成膜時の成膜室内の圧力を一定に
保つためのオートプレッシャコントローラ９とメカニカ
ルブースタポンプ１０，ロータリポンプ１１、そしてメ
カニカルブースタポンプ１０，ロータリポンプ１１と成
膜室を遮断するゲートバルブ１２を有している。ガス供
給系の最後、つまり成膜基板表面に相対する部分には、
シャワーヘッド型ガス供給ノズル１３が付いている。シ
ャワーヘッド型ガス供給ノズル１３には、図８に示すよ
うにＳｉ２Ｈ６を供給する穴２４（図で黒丸で表わす）
と、ＧｅＦ４＋Ｈｅを供給する穴２５（図で白丸で表わ
す）とが別々に設けられ、成膜室内に供給された原料ガ
ス及び希釈ガスが基板表面に均一に到達するようになっ
ている。
結晶ＳｉＧｅ薄膜の成膜方法は、成膜室を外界から遮断
し高真空を実現する成膜室１、成膜室内に原料ガスであ
るＳｉ２Ｈ６とＧｅＦ４及び希釈ガスであるＨｅを供給
するガス供給系２、成膜基板を固定し基板を加熱するた
めの基板ホルダー３、基板ホルダーを出し入れする成膜
準備室４、成膜室と成膜準備室を遮断するゲートバルブ
５、反応容器内を高真空（〜１０−６Ｔｏｒｒ台以下）
にするためのターボモレキュラポンプ６，ロータリポン
プ７、ターボモレキュラポンプ６と成膜室を遮断するた
めのゲートバルブ８、成膜時の成膜室内の圧力を一定に
保つためのオートプレッシャコントローラ９とメカニカ
ルブースタポンプ１０，ロータリポンプ１１、そしてメ
カニカルブースタポンプ１０，ロータリポンプ１１と成
膜室を遮断するゲートバルブ１２を有している。ガス供
給系の最後、つまり成膜基板表面に相対する部分には、
シャワーヘッド型ガス供給ノズル１３が付いている。シ
ャワーヘッド型ガス供給ノズル１３には、図８に示すよ
うにＳｉ２Ｈ６を供給する穴２４（図で黒丸で表わす）
と、ＧｅＦ４＋Ｈｅを供給する穴２５（図で白丸で表わ
す）とが別々に設けられ、成膜室内に供給された原料ガ
ス及び希釈ガスが基板表面に均一に到達するようになっ
ている。
【００２８】まず成膜基板を固定した基板ホルダー３を
成膜準備室４内に固定し、ゲートバルブ５を開けた後に
基板ホルダー３を成膜室１内に固定する。基板ホルダー
３を固定後、ゲートバルブ５を閉じてターボモレキュラ
ポンプ６及びロータリポンプ７によって成膜室１内を真
空引きする。成膜室１内を真空引きしている間に基板を
加熱し、基板表面温度を４５０℃に固定する。成膜室１
内の圧力が２×１０−６Ｔｏｒｒ程度になったらゲート
バルブ８を遮断して、希釈ガスであるＨｅを３００ｓｃ
ｃｍ供給し、オートプレッシャコントローラ９とメカニ
カルブースタポンプ１０及びロータリポンプ１１を使っ
て成膜室内の圧力を０．４５Ｔｏｒｒに調節する。成膜
室圧力及び基板表面温度が安定後、原料ガスであるＳｉ
２Ｈ６とＧｅＦ４をそれぞれ２０ｓｃｃｍ，０．９ｓｃ
ｃｍ供給する。原料ガスは、シャワーヘッド型ガス供給
ノズル１３から出た瞬間に混合するが、そのままでは反
応せず、基板表面近傍に到達した瞬間に、基板表面から
熱エネルギーを与えられて、初めて反応する。この時の
基板温度である４５０℃は、Ｓｉ２Ｈ６を原料ガスとし
て熱ＣＶＤで多結晶Ｓｉ薄膜を成膜する場合に必要な温
度である６００℃と比較して、非常に低温である。本発
明では原料ガスの分解及び堆積時の再組織化を行う為
に、基板表面から与えられる熱エネルギーと、原料ガス
同士の化学反応の効果を利用する。このために、４５０
℃を越えた高温には耐えられないような安価なガラス基
板の使用が可能となる。
成膜準備室４内に固定し、ゲートバルブ５を開けた後に
基板ホルダー３を成膜室１内に固定する。基板ホルダー
３を固定後、ゲートバルブ５を閉じてターボモレキュラ
ポンプ６及びロータリポンプ７によって成膜室１内を真
空引きする。成膜室１内を真空引きしている間に基板を
加熱し、基板表面温度を４５０℃に固定する。成膜室１
内の圧力が２×１０−６Ｔｏｒｒ程度になったらゲート
バルブ８を遮断して、希釈ガスであるＨｅを３００ｓｃ
ｃｍ供給し、オートプレッシャコントローラ９とメカニ
カルブースタポンプ１０及びロータリポンプ１１を使っ
て成膜室内の圧力を０．４５Ｔｏｒｒに調節する。成膜
室圧力及び基板表面温度が安定後、原料ガスであるＳｉ
２Ｈ６とＧｅＦ４をそれぞれ２０ｓｃｃｍ，０．９ｓｃ
ｃｍ供給する。原料ガスは、シャワーヘッド型ガス供給
ノズル１３から出た瞬間に混合するが、そのままでは反
応せず、基板表面近傍に到達した瞬間に、基板表面から
熱エネルギーを与えられて、初めて反応する。この時の
基板温度である４５０℃は、Ｓｉ２Ｈ６を原料ガスとし
て熱ＣＶＤで多結晶Ｓｉ薄膜を成膜する場合に必要な温
度である６００℃と比較して、非常に低温である。本発
明では原料ガスの分解及び堆積時の再組織化を行う為
に、基板表面から与えられる熱エネルギーと、原料ガス
同士の化学反応の効果を利用する。このために、４５０
℃を越えた高温には耐えられないような安価なガラス基
板の使用が可能となる。
【００２９】ここで、この成膜方法により成膜した多結
晶ＳｉＧｅ薄膜のラマン（Ｒａｍａｎ）分光分析結果を
図８に示す。このようにＳｉ組成比の高い良好な結晶性
を示している。
晶ＳｉＧｅ薄膜のラマン（Ｒａｍａｎ）分光分析結果を
図８に示す。このようにＳｉ組成比の高い良好な結晶性
を示している。
【００３０】以上の説明では希釈ガスとしてＨｅを用い
ているが、Ｈｅの代わりにＡｒを用いることもできる。
ＡｒもＨｅと同様に不活性ガスであると同時に、Ａｒは
Ｈｅと比較して熱拡散係数が小さい為、Ｈｅを用いた場
合よりもＡｒを用いた場合の方が基板近傍での原料ガス
間の反応を促進できるという効果がある。このため、成
膜に要する基板温度を希釈ガスにＨｅを使用した場合よ
りも低くできる。よって、図３に示すように同一温度下
ではＳｉＧｅ薄膜のＳｉ組成比をＨｅを用いた場合より
も高くできる。
ているが、Ｈｅの代わりにＡｒを用いることもできる。
ＡｒもＨｅと同様に不活性ガスであると同時に、Ａｒは
Ｈｅと比較して熱拡散係数が小さい為、Ｈｅを用いた場
合よりもＡｒを用いた場合の方が基板近傍での原料ガス
間の反応を促進できるという効果がある。このため、成
膜に要する基板温度を希釈ガスにＨｅを使用した場合よ
りも低くできる。よって、図３に示すように同一温度下
ではＳｉＧｅ薄膜のＳｉ組成比をＨｅを用いた場合より
も高くできる。
【００３１】また、希釈ガスとしてＮ２を用いることも
できる。Ｎ２もＡｒと同様に不活性ガスであると同時
に、Ｎ２はＡｒと同程度の熱拡散係数を持つ為、Ａｒを
用いた場合と同様に成膜温度をＨｅと比較して低温化が
可能である。
できる。Ｎ２もＡｒと同様に不活性ガスであると同時
に、Ｎ２はＡｒと同程度の熱拡散係数を持つ為、Ａｒを
用いた場合と同様に成膜温度をＨｅと比較して低温化が
可能である。
【００３２】また、希釈ガスとしてＨ２を用いることも
できる。希釈ガスとしてＨ２を用いた場合、膜が堆積す
る際に発生する（特に結晶粒界中に集中して発生する）
膜中の欠陥を補うので、欠陥密度の低い良好な膜質の多
結晶薄膜が得られるという効果がある。
できる。希釈ガスとしてＨ２を用いた場合、膜が堆積す
る際に発生する（特に結晶粒界中に集中して発生する）
膜中の欠陥を補うので、欠陥密度の低い良好な膜質の多
結晶薄膜が得られるという効果がある。
【００３３】次に、本発明をＴＦＴに応用した例を示
す。例えば液晶表示装置は一般にガラス基板を用いる
が、同一基板上の表示部分でない位置に駆動回路を形成
するためのＴＦＴ形成に本発明の成膜方法が有効であ
る。図１１は本発明により成膜された多結晶ＳｉをＴＦ
Ｔに用いた場合の一実施の形態であるＴＦＴの断面図で
ある。ガラス基板１７上に第１のシリコン酸化膜ＳｉＯ
ｘ１８（例えばＳｉＯ２）を有し、その上に本発明によ
り成膜された多結晶ＳｉＧｅ膜を有する。
す。例えば液晶表示装置は一般にガラス基板を用いる
が、同一基板上の表示部分でない位置に駆動回路を形成
するためのＴＦＴ形成に本発明の成膜方法が有効であ
る。図１１は本発明により成膜された多結晶ＳｉをＴＦ
Ｔに用いた場合の一実施の形態であるＴＦＴの断面図で
ある。ガラス基板１７上に第１のシリコン酸化膜ＳｉＯ
ｘ１８（例えばＳｉＯ２）を有し、その上に本発明によ
り成膜された多結晶ＳｉＧｅ膜を有する。
【００３４】すなわち、ガラス基板に第１のＳｉＯｘを
成膜した後に、３５０〜４５０℃の間でその基板を加熱
し、Ｓｉ２Ｈ６とＧｅＦ４の流量比をＳｉ２Ｈ６：Ｇｅ
Ｆ４＝２０：０．９〜４０：０．９の範囲で供給するこ
とによりＳｉ組成比が８０％以上の多結晶Ｓｉを成膜す
るものである。
成膜した後に、３５０〜４５０℃の間でその基板を加熱
し、Ｓｉ２Ｈ６とＧｅＦ４の流量比をＳｉ２Ｈ６：Ｇｅ
Ｆ４＝２０：０．９〜４０：０．９の範囲で供給するこ
とによりＳｉ組成比が８０％以上の多結晶Ｓｉを成膜す
るものである。
【００３５】その多結晶ＳｉＧｅは、チャネルが形成さ
れる領域の多結晶ＳｉＧｅ１４と、ソース電極２２又は
ドレイン電極２３とオーミック接触させるために不純物
が注入された多結晶ＳｉＧｅ（ソース領域）１５と多結
晶ＳｉＧｅ（ドレイン領域）１６の領域に利用される。
多結晶ＳｉＧｅの上には酸化シリコン膜や窒化シリコン
膜等で形成されたゲート絶縁膜２０を有し、その上にゲ
ート電極２１を有す。また、ソース電極２２とドレイン
電極２３は、第２のシリコン酸化膜ＳｉＯｘ１９に一部
を隔てられ、それぞれ多結晶ＳｉＧｅ（ソース領域）１
５と多結晶ＳｉＧｅ（ドレイン領域）１６と接触してい
る。このＴＦＴはＭＯＳ型に似たトランジスタ動作を
し、Ｇｅの組成比が高い多結晶ＳｉＧｅを用いた場合と
比較して高速の動作をする。
れる領域の多結晶ＳｉＧｅ１４と、ソース電極２２又は
ドレイン電極２３とオーミック接触させるために不純物
が注入された多結晶ＳｉＧｅ（ソース領域）１５と多結
晶ＳｉＧｅ（ドレイン領域）１６の領域に利用される。
多結晶ＳｉＧｅの上には酸化シリコン膜や窒化シリコン
膜等で形成されたゲート絶縁膜２０を有し、その上にゲ
ート電極２１を有す。また、ソース電極２２とドレイン
電極２３は、第２のシリコン酸化膜ＳｉＯｘ１９に一部
を隔てられ、それぞれ多結晶ＳｉＧｅ（ソース領域）１
５と多結晶ＳｉＧｅ（ドレイン領域）１６と接触してい
る。このＴＦＴはＭＯＳ型に似たトランジスタ動作を
し、Ｇｅの組成比が高い多結晶ＳｉＧｅを用いた場合と
比較して高速の動作をする。
【００３６】
【発明の効果】第１の効果は、加熱したガラス基板上に
Ｓｉ２Ｈ６及びＧｅＦ４のガスを導入するだけで、電界
効果移動度の高いＴＦＴが作成可能な多結晶半導体薄膜
が得られるということである。
Ｓｉ２Ｈ６及びＧｅＦ４のガスを導入するだけで、電界
効果移動度の高いＴＦＴが作成可能な多結晶半導体薄膜
が得られるということである。
【００３７】その理由は、本発明によれば、基板から与
えられる熱エネルギーの助けを借りて、原料ガスのＳｉ
２Ｈ６が、もう一方のＧｅＦ４のガスと化学反応を起こ
し、Ｓｉ２Ｈ６単独による膜成長条件に比べて、より低
温下で膜成長が実現されるので、４５０℃以下の基板温
度で、Ｓｉ組成比が８０％以上の多結晶ＳｉＧｅ薄膜の
成膜が可能だからである。
えられる熱エネルギーの助けを借りて、原料ガスのＳｉ
２Ｈ６が、もう一方のＧｅＦ４のガスと化学反応を起こ
し、Ｓｉ２Ｈ６単独による膜成長条件に比べて、より低
温下で膜成長が実現されるので、４５０℃以下の基板温
度で、Ｓｉ組成比が８０％以上の多結晶ＳｉＧｅ薄膜の
成膜が可能だからである。
【００３８】第２の効果は、大面積基板上に多結晶半導
体薄膜を成膜する場合に、基板全面に均質な膜が成膜で
きるということである。
体薄膜を成膜する場合に、基板全面に均質な膜が成膜で
きるということである。
【００３９】その理由は、膜質のばらつきを決定する主
な要因が基板温度と原料ガスの流量比であることから、
成膜する際の温度ばらつきと原料ガスの流量比のばらつ
きを最小限度に押さえることによって膜質の面内ばらつ
きを押さえることができるからである。
な要因が基板温度と原料ガスの流量比であることから、
成膜する際の温度ばらつきと原料ガスの流量比のばらつ
きを最小限度に押さえることによって膜質の面内ばらつ
きを押さえることができるからである。
【図１】本発明の実施の形態を説明する概念図。
【図２】本発明の成膜基板温度範囲を説明する略図。
【図３】本発明の成膜基板温度と膜中のＳｉ組成比の関
係を示す特性図。
係を示す特性図。
【図４】本発明のＳｉ２Ｈ６ガス流量とＳｉ組成比の関
係を示す特性図。
係を示す特性図。
【図５】本発明における成膜時間と膜厚及び膜表面の粒
径サイズの関係を示す特性図。
径サイズの関係を示す特性図。
【図６】本発明による（成膜時間２０ｍｉｎ）ＳｉＧｅ
表面の２０万倍率のＳＥＭ写真。
表面の２０万倍率のＳＥＭ写真。
【図７】本発明に用いられる成膜装置を示す概念図。
【図８】本発明に使用されるシャワー型ガス供給ノズル
の形態を示す平面図。
の形態を示す平面図。
【図９】本発明の方法により成膜された多結晶ＳｉＧｅ
薄膜のＲａｍａｎ分光分析結果を示す特性図。
薄膜のＲａｍａｎ分光分析結果を示す特性図。
【図１０】液晶表示装置に利用される代表的なガラス基
板の組成を示す組成表。
板の組成を示す組成表。
【図１１】本発明の方法による成膜された多結晶ＳｉＧ
ｅ薄膜をＴＦＴに用いた実施の形態を示すＴＦＴ断面
図。
ｅ薄膜をＴＦＴに用いた実施の形態を示すＴＦＴ断面
図。
１ 成膜室 ２ ガス供給系 ３ 基板ホルダー ４ 成膜準備室 ５ ゲートバルブ ６ ターボモレキュラポンプ ７ ロータリポンプ ８ ゲートバルブ ９ オートプレッシャコントローラ １０ メカニカルブースタポンプ １１ ロータリポンプ １２ ゲートバルブ １３ シャワーヘッド型ガス供給ノズル １４ 多結晶ＳｉＧｅ １５ 多結晶ＳｉＧｅ（ソース領域） １６ 多結晶ＳｉＧｅ（ドレイン領域） １７ ガラス基板 １８ 第１のＳｉＯｘ １９ 第２のＳｉＯｘ ２０ ゲート絶縁膜 ２１ ゲート電極 ２２ ソース電極 ２３ ドレイン電極 ２４ Ｓｉ２Ｈ６を供給する穴 ２５ ＧｅＦ４を供給する穴
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/205 C23C 16/42 H01L 21/336 H01L 29/786
Claims (9)
- 【請求項１】 Ｓｉ２Ｈ６とＧｅＦ４の流量比をＳｉ２
Ｈ６：ＧｅＦ４＝２０：０．９〜４０：０．９の範囲で
供給し、成膜基板を３５０〜４５０℃の間で加熱するこ
とにより、基板表面にＳｉ組成比が８０％以上の多結晶
ＳｉＧｅ薄膜を成膜することを特徴とするＳｉＧｅ薄膜
の成膜方法。 - 【請求項２】 前記基板表面近傍でのＧｅＦ４とＳｉ２
Ｈ６との化学反応が前記Ｓｉ２Ｈ６ガスの熱分解を主体
とすることを特徴とする請求項１記載のＳｉＧｅ薄膜の
成膜方法。 - 【請求項３】 前記化学反応が希釈ガスの介在によって
進行することを特徴とする請求項２記載のＳｉＧｅ薄膜
の成膜方法。 - 【請求項４】 前記希釈ガスがＡｒであることを特徴と
する請求項１記載のＳｉＧｅ薄膜の成膜方法。 - 【請求項５】 前記多結晶ＳｉＧｅ膜のホール測定によ
り求めた移動度が１０（ｃｍ２／Ｖ・ｓ）以上であるこ
とを特徴とする請求項１記載の薄膜の成膜方法。 - 【請求項６】 前記希釈ガスがＨｅであり、かつ前記基
板を４００〜４５０℃の間で加熱することを特徴とする
請求項１記載のＳｉＧｅ薄膜の成膜方法。 - 【請求項７】 前記希釈ガスがＮ２またはＨ２であるこ
とを特徴とする請求項１記載のＳｉＧｅ薄膜の成膜方
法。 - 【請求項８】 前記基板がガラス基板であることを特徴
とする請求項１記載のＳｉＧｅ薄膜の成膜方法。 - 【請求項９】 前記基板が平面ディスプレイ用基板であ
ることを特徴とする請求項１記載のＳｉＧｅ薄膜の成膜
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8271262A JP2954039B2 (ja) | 1996-09-05 | 1996-09-05 | ＳｉＧｅ薄膜の成膜方法 |
| US08/922,577 US5879970A (en) | 1996-09-05 | 1997-09-03 | Process of growing polycrystalline silicon-germanium alloy having large silicon content |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8271262A JP2954039B2 (ja) | 1996-09-05 | 1996-09-05 | ＳｉＧｅ薄膜の成膜方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1083964A JPH1083964A (ja) | 1998-03-31 |
| JP2954039B2 true JP2954039B2 (ja) | 1999-09-27 |
Family
ID=17497637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8271262A Expired - Lifetime JP2954039B2 (ja) | 1996-09-05 | 1996-09-05 | ＳｉＧｅ薄膜の成膜方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5879970A (ja) |
| JP (1) | JP2954039B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9726511D0 (en) * | 1997-12-13 | 1998-02-11 | Philips Electronics Nv | Thin film transistors and electronic devices comprising such |
| EP1421607A2 (en) * | 2001-02-12 | 2004-05-26 | ASM America, Inc. | Improved process for deposition of semiconductor films |
| US7026219B2 (en) * | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
| WO2003069431A2 (en) * | 2002-02-14 | 2003-08-21 | Medavante, Inc. | System and method for facilitating candidate and subject participation in clinical trial studies |
| US7186630B2 (en) * | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| KR20050061511A (ko) * | 2002-10-03 | 2005-06-22 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 에피택셜층을 형성하는 방법 및 장치 |
| US7682947B2 (en) * | 2003-03-13 | 2010-03-23 | Asm America, Inc. | Epitaxial semiconductor deposition methods and structures |
| US7238595B2 (en) * | 2003-03-13 | 2007-07-03 | Asm America, Inc. | Epitaxial semiconductor deposition methods and structures |
| US6913649B2 (en) * | 2003-06-23 | 2005-07-05 | Sharp Laboratories Of America, Inc. | System and method for forming single-crystal domains using crystal seeds |
| CN100474084C (zh) * | 2003-07-14 | 2009-04-01 | 株式会社半导体能源研究所 | 液晶显示器件 |
| US7071022B2 (en) * | 2003-07-18 | 2006-07-04 | Corning Incorporated | Silicon crystallization using self-assembled monolayers |
| US7282738B2 (en) * | 2003-07-18 | 2007-10-16 | Corning Incorporated | Fabrication of crystalline materials over substrates |
| WO2005084231A2 (en) * | 2004-02-27 | 2005-09-15 | Asm Aemrica, Inc. | Germanium deposition |
| JP2006156921A (ja) * | 2004-11-30 | 2006-06-15 | Rikogaku Shinkokai | 半導体装置およびその製造方法 |
| US7648853B2 (en) | 2006-07-11 | 2010-01-19 | Asm America, Inc. | Dual channel heterostructure |
| JP5152827B2 (ja) | 2007-03-22 | 2013-02-27 | 株式会社日立製作所 | 薄膜トランジスタ及びそれを用いた有機ｅｌ表示装置 |
| JP5452318B2 (ja) | 2010-03-31 | 2014-03-26 | 日立コンシューマエレクトロニクス株式会社 | レーザープロジェクタ |
| US9127345B2 (en) | 2012-03-06 | 2015-09-08 | Asm America, Inc. | Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent |
| US9171715B2 (en) | 2012-09-05 | 2015-10-27 | Asm Ip Holding B.V. | Atomic layer deposition of GeO2 |
| US9218963B2 (en) | 2013-12-19 | 2015-12-22 | Asm Ip Holding B.V. | Cyclical deposition of germanium |
| CN114959638A (zh) * | 2022-06-13 | 2022-08-30 | 安徽光智科技有限公司 | 一种碳化锗薄膜的制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2579825B1 (fr) * | 1985-03-28 | 1991-05-24 | Sumitomo Electric Industries | Element semi-conducteur, procede pour le realiser et articles dans lesquels cet element est utilise |
| US5232868A (en) * | 1988-10-04 | 1993-08-03 | Agency Of Industrial Science And Technology | Method for forming a thin semiconductor film |
| JPH02225399A (ja) * | 1988-11-11 | 1990-09-07 | Fujitsu Ltd | エピタキシャル成長方法および成長装置 |
| US5194398A (en) * | 1989-06-28 | 1993-03-16 | Mitsui Toatsu Chemicals, Inc. | Semiconductor film and process for its production |
| JPH05315269A (ja) * | 1992-03-11 | 1993-11-26 | Central Glass Co Ltd | 薄膜の製膜方法 |
| JPH07211653A (ja) * | 1994-01-26 | 1995-08-11 | Central Glass Co Ltd | Ｇｅ薄膜の成膜方法 |
-
1996
- 1996-09-05 JP JP8271262A patent/JP2954039B2/ja not_active Expired - Lifetime
-
1997
- 1997-09-03 US US08/922,577 patent/US5879970A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1083964A (ja) | 1998-03-31 |
| US5879970A (en) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2954039B2 (ja) | ＳｉＧｅ薄膜の成膜方法 | |
| KR100327086B1 (ko) | 박막 반도체 장치의 제조방법, 박막 반도체 장치,액정표시장치 및 전자기기 | |
| KR100382023B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| US7368367B2 (en) | Method for forming a semiconductor | |
| US7768036B2 (en) | Integrated circuitry | |
| JPH0620122B2 (ja) | 半導体素子 | |
| JP3281431B2 (ja) | 薄膜トランジスタ | |
| JPH04286336A (ja) | 半導体装置の製造方法 | |
| JP3221129B2 (ja) | 半導体装置の製法 | |
| JP2751420B2 (ja) | 半導体装置の製造方法 | |
| US6500256B2 (en) | Single crystal silicon layer, its epitaxial growth method and semiconductor device | |
| KR100341059B1 (ko) | 다결정실리콘박막형성방법 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| JPH04318973A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH06314661A (ja) | 半導体薄膜の形成方法 | |
| JPH0888172A (ja) | 多結晶シリコン膜の作製方法 | |
| JPH04180617A (ja) | 大結晶粒径の多結晶シリコンを製造する方法およびそれを使用した薄膜半導体 | |
| JP2004022772A (ja) | 成膜方法、半導体装置およびその製造方法 | |
| KR19980068689A (ko) | 다결성 규소박막의 제조방법 | |
| JP2010153911A (ja) | 多結晶シリコンの製造方法 | |
| JPH02191319A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH03280474A (ja) | 半導体装置及びその製造方法 | |
| JPH04286366A (ja) | 半導体装置の製造方法 | |
| JPH08274337A (ja) | 半導体装置、およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |