JPH04286366A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04286366A JPH04286366A JP5124591A JP5124591A JPH04286366A JP H04286366 A JPH04286366 A JP H04286366A JP 5124591 A JP5124591 A JP 5124591A JP 5124591 A JP5124591 A JP 5124591A JP H04286366 A JPH04286366 A JP H04286366A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- poly
- film
- annealing
- phase growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010409 thin film Substances 0.000 claims abstract description 56
- 238000000137 annealing Methods 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000010408 film Substances 0.000 claims abstract description 26
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 11
- 230000005669 field effect Effects 0.000 claims abstract description 6
- 239000013078 crystal Substances 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 21
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 13
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 3
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 3
- 239000007787 solid Substances 0.000 abstract 3
- 239000007790 solid phase Substances 0.000 description 30
- 239000012298 atmosphere Substances 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- -1 silicon ions Chemical class 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関する。
関する。
【0002】
【従来の技術】多結晶シリコン薄膜トランジスタ(po
ly−SiTFT)は、密着型イメージセンサ・液晶ビ
ューファインダー等の、ドライバ内蔵型のデバイスに使
用されている。
ly−SiTFT)は、密着型イメージセンサ・液晶ビ
ューファインダー等の、ドライバ内蔵型のデバイスに使
用されている。
【0003】poly−SiTFTの主要部であるチャ
ネルpoly−Si薄膜の作成方法には■減圧CVD法
で580℃〜650℃程度の温度で成膜する、■プラズ
マCVD等でa−Si薄膜を成膜して600℃程度の温
度で固相成長アニールを行い多結晶化する、■減圧CV
D法などでpoly−Si薄膜作成後、シリコンイオン
注入により非晶質化した後、固相成長アニールを行って
再結晶化する、等の方法がある。
ネルpoly−Si薄膜の作成方法には■減圧CVD法
で580℃〜650℃程度の温度で成膜する、■プラズ
マCVD等でa−Si薄膜を成膜して600℃程度の温
度で固相成長アニールを行い多結晶化する、■減圧CV
D法などでpoly−Si薄膜作成後、シリコンイオン
注入により非晶質化した後、固相成長アニールを行って
再結晶化する、等の方法がある。
【0004】このうち、プラズマCVD法成膜のa−S
i薄膜を固相成長させる方法は、■プラズマCVD法で
は、大面積に亘り均一な膜が比較的容易に得られる、■
固相成長法では、多数枚の基板を同時に処理できる、不
活性ガス中でアニールするという比較的簡単な方法で大
粒径のpoly−Si薄膜が得られる、という点で優れ
ている。
i薄膜を固相成長させる方法は、■プラズマCVD法で
は、大面積に亘り均一な膜が比較的容易に得られる、■
固相成長法では、多数枚の基板を同時に処理できる、不
活性ガス中でアニールするという比較的簡単な方法で大
粒径のpoly−Si薄膜が得られる、という点で優れ
ている。
【0005】固相成長アニールの方法としては、不活性
ガスとして窒素雰囲気中でのアニールが行われている。 アニール温度は600℃程度で、1時間〜100時間程
度行うことによりa−Si薄膜中に結晶核が現れ、成長
していく。
ガスとして窒素雰囲気中でのアニールが行われている。 アニール温度は600℃程度で、1時間〜100時間程
度行うことによりa−Si薄膜中に結晶核が現れ、成長
していく。
【0006】しかし、固相成長アニールの雰囲気のガス
に窒素を使用した場合には固相成長アニールの最中に該
薄膜中に窒素が拡散している。窒素などがa−Si薄膜
中に存在すると■固相成長によって得られるpoly−
Si薄膜の欠陥準位が多くなる、■固相成長後の膜をチ
ャネル領域として作成したpoly−SiTFTの特性
が悪くなる、等の欠点がある。
に窒素を使用した場合には固相成長アニールの最中に該
薄膜中に窒素が拡散している。窒素などがa−Si薄膜
中に存在すると■固相成長によって得られるpoly−
Si薄膜の欠陥準位が多くなる、■固相成長後の膜をチ
ャネル領域として作成したpoly−SiTFTの特性
が悪くなる、等の欠点がある。
【0007】
【発明が解決しようとする課題】本発明は固相成長の際
のa−Si薄膜中への窒素の拡散を防止するものであり
、その目的とするところは、良好な特性を持つ半導体装
置の製造方法を提供するところにある。
のa−Si薄膜中への窒素の拡散を防止するものであり
、その目的とするところは、良好な特性を持つ半導体装
置の製造方法を提供するところにある。
【0008】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、次のことを特徴とする。
造方法は、次のことを特徴とする。
【0009】(1)絶縁ゲート型電界効果トランジスタ
のチャネル領域の少なくとも一部が非単結晶半導体より
なる半導体装置の製造方法に於いて、非晶質半導体薄膜
を形成する工程と、該非晶質半導体薄膜を真空中でアニ
ールして多結晶化する工程とを少なくとも含むことを特
徴とする。
のチャネル領域の少なくとも一部が非単結晶半導体より
なる半導体装置の製造方法に於いて、非晶質半導体薄膜
を形成する工程と、該非晶質半導体薄膜を真空中でアニ
ールして多結晶化する工程とを少なくとも含むことを特
徴とする。
【0010】(2)前記非晶質半導体薄膜がプラズマC
VD法にて成膜された珪素であることを特徴とする。
VD法にて成膜された珪素であることを特徴とする。
【0011】
【実施例】(実施例1)本発明の実施例を、図1の本発
明に於ける薄膜トランジスタの工程図に従って説明する
。
明に於ける薄膜トランジスタの工程図に従って説明する
。
【0012】図1(a)は、ガラス、石英などの絶縁性
非晶質基板若しくはSiO2等の絶縁性非晶質材料層な
どの絶縁性非晶質材料からなる支持層100表面上に、
プラズマCVD法などによりa−Si薄膜101を積層
し、その後ホトリソグラフィー法により該a−Si薄膜
をパタニングする工程である。該a−Si薄膜の成膜方
法としては、■減圧CVD法で520℃〜580℃程度
でa−Si薄膜を成膜する、■EB蒸着法、スパッタ法
、プラズマCVD法等でa−Si薄膜を成膜する、■減
圧CVD法等でpoly−Si薄膜を堆積後、イオンイ
ンプランテーション法によりSi等を打ち込み、該po
ly−Si薄膜を非晶質化する、等の方法がある。本実
施例ではプラズマCVD法成膜のa−Si薄膜の場合に
ついて説明する。該a−Si薄膜の成膜ガスはSiH4
及びH2ガスであり、該a−Si薄膜の成膜条件は、到
達真空度5×10−12〜1×10−5Torr(1×
10−9Torr以下では成膜時にチャネルa−Si薄
膜中に不純物を含みにくいことから特に望ましい)、基
板温度100〜300℃、真空槽内圧0.8Torrで
、周波数13.56MHzのRF電源を用いた。但し、
成膜条件はこれに限定されるものではない。また本実施
例では、プラズマCVD法成膜のa−Si薄膜を用いた
が、成膜方法はこれに限定されるものではない。続いて
真空状態にして該a−Si薄膜の固相成長アニールを行
い多結晶化(poly−Si化)する。固相成長アニー
ルは通常、不活性ガス特に窒素雰囲気中で行われている
が、この場合は固相成長アニールの最中に該a−Si薄
膜中に窒素が拡散してしまい固相成長アニールによる結
晶成長を阻害している。該薄膜中への窒素の拡散は、固
相成長後のpoly−Si薄膜にSIMS分析を試みた
結果、表面付近には窒素が多数存在し、500〜100
0Åの深さまでなだらかに減少していることから明らか
になった。この分析では窒素量は表面付近では約102
0〜1021個/cm3、表面から1000Åの付近で
は2×1018〜3×1018個/cm3(測定限界以
下)であった。 該薄膜中に拡散した窒素は、チャネルpoly−Si薄
膜の結晶体積比を低下させ、欠陥準位の増加を招き、最
終的にはpoly−SiTFTの電界効果易動度を低下
させON電流の減少、OFF電流の増大を招く原因とな
る。しかし、この固相成長アニールを真空中で行うこと
により上述の窒素の拡散の問題は解決される。真空での
固相成長アニールは、550℃〜650℃で1時間〜7
2時間行った。また、真空は2×10−10Torr〜
1×10−6Torrの範囲であった。本発明の固相成
長アニールによるpoly−Si薄膜にSIMS分析を
試みると、該薄膜の表面から深部まで3×1018個/
cm3程度以下の窒素量となっていた。またX線回折測
定を行って結晶性を比較すると従来の窒素ガス雰囲気中
での固相成長アニールの場合と比較して、本発明の水素
ガス雰囲気中での固相成長アニールの場合には、結晶性
の目安となるX線回折積分強度が1.3〜1.6倍に増
加していた。また、ラマン散乱測定により求めた結晶体
積比は、従来の窒素雰囲気中での固相成長アニールの場
合には80%程度であったが、本発明の水素雰囲気中で
の固相成長アニールの場合には90%以上にもなってい
た。これらは、本発明の真空中での固相成長アニールが
Si薄膜の結晶性を向上させたことを意味する。前記a
−Si薄膜の成膜後の固相成長アニールは連続工程則ち
基板の取り出しを行わずに真空に引きそのまま熱処理す
る工程であると、表面に自然酸化膜が形成されないとい
う点で特に望ましい。固相成長アニールによってSi薄
膜中の水素の脱離と結晶成長が起こり、結晶粒径1μm
〜数μm(40時間以上で2μm〜数μm)の大粒径の
poly−Si薄膜が形成される。また結晶体積比は9
0%以上になる。尚、固相成長アニールではアニール前
の温度から設定アニール温度に達するまでの昇温速度を
毎分20deg.よりも遅くして行う(毎分5deg.
よりも遅くすると特に望ましい)。その理由とするとこ
ろは、前記昇温速度よりも速く所定のアニール温度まで
昇温すると、特に300℃を越えてから顕著な現象であ
るが、前記a−Si薄膜中の水素の脱離にともなって該
薄膜中に欠陥を生じ易くなり、延いては該薄膜の剥離を
来す事もあるからである。また、該薄膜のパタニングは
固相成長アニールの前に行っても良い。次に図1(b)
に示すように熱酸化法等によりゲート酸化膜102を形
成する。 ドライ酸化法を用いれば酸素雰囲気中で約1150℃の
熱処理を行なうことによって、絶縁耐圧の高いゲート酸
化膜を得ることが出来る。ウェット酸化法を用いれば9
00℃程度の低温の熱処理でもゲート酸化膜が形成され
るが、ドライ酸化法で形成されたゲート酸化膜に比べれ
ば絶縁耐圧は低く、膜質は劣る。この熱酸化工程で固相
成長アニールによって多結晶化した前記a−Si薄膜の
結晶成長が進み、対体積結晶化率が向上し、結晶粒径が
拡大する。尚、前記ゲート酸化膜の形成方法としては上
述の熱酸化法に限らず、CVD法、プラズマCVD法、
ECRプラズマCVD法、光CVD法、スパッタ法等で
SiO2膜を形成する方法、プラズマ酸化法等で低温酸
化する方法等もある。これらの方法は、工程の温度を6
00℃程度以下の低温に出来るため、基板として安価な
ガラス基板を用いることも可能となる点で優れている。 次に図1(c)に示すようにゲート電極103を形成し
、該ゲート電極をマスクとして不純物元素をイオン注入
して、ソース領域104及びドレイン領域105を形成
する(この工程に伴って、チャネル領域106も自動的
に形成される)。続いて図1(d)に示すように層間絶
縁膜107を積層する。そしてソース領域及びドレイン
領域のコンタクト電極108を形成すれば薄膜トランジ
スタが完成する(図1(e))。本発明により形成した
poly−SiTFTの電界効果移動度はNchで60
〜130cm2/V・sとなり、窒素ガス雰囲気中で固
相成長アニールした場合(50〜100cm2/V・s
)と比べて大幅な特性向上が為された。また、本発明に
より形成したpoly−SiTFTのOFF電流はNc
hで約1×10−13〜2×10−12Aであり(トラ
ンジスタサイズはチャネル長5μmチャネル幅12μm
)、窒素ガス雰囲気中で固相成長アニールした場合(5
×10−12〜6×10−11A)と比べて大幅な特性
向上が為された。
非晶質基板若しくはSiO2等の絶縁性非晶質材料層な
どの絶縁性非晶質材料からなる支持層100表面上に、
プラズマCVD法などによりa−Si薄膜101を積層
し、その後ホトリソグラフィー法により該a−Si薄膜
をパタニングする工程である。該a−Si薄膜の成膜方
法としては、■減圧CVD法で520℃〜580℃程度
でa−Si薄膜を成膜する、■EB蒸着法、スパッタ法
、プラズマCVD法等でa−Si薄膜を成膜する、■減
圧CVD法等でpoly−Si薄膜を堆積後、イオンイ
ンプランテーション法によりSi等を打ち込み、該po
ly−Si薄膜を非晶質化する、等の方法がある。本実
施例ではプラズマCVD法成膜のa−Si薄膜の場合に
ついて説明する。該a−Si薄膜の成膜ガスはSiH4
及びH2ガスであり、該a−Si薄膜の成膜条件は、到
達真空度5×10−12〜1×10−5Torr(1×
10−9Torr以下では成膜時にチャネルa−Si薄
膜中に不純物を含みにくいことから特に望ましい)、基
板温度100〜300℃、真空槽内圧0.8Torrで
、周波数13.56MHzのRF電源を用いた。但し、
成膜条件はこれに限定されるものではない。また本実施
例では、プラズマCVD法成膜のa−Si薄膜を用いた
が、成膜方法はこれに限定されるものではない。続いて
真空状態にして該a−Si薄膜の固相成長アニールを行
い多結晶化(poly−Si化)する。固相成長アニー
ルは通常、不活性ガス特に窒素雰囲気中で行われている
が、この場合は固相成長アニールの最中に該a−Si薄
膜中に窒素が拡散してしまい固相成長アニールによる結
晶成長を阻害している。該薄膜中への窒素の拡散は、固
相成長後のpoly−Si薄膜にSIMS分析を試みた
結果、表面付近には窒素が多数存在し、500〜100
0Åの深さまでなだらかに減少していることから明らか
になった。この分析では窒素量は表面付近では約102
0〜1021個/cm3、表面から1000Åの付近で
は2×1018〜3×1018個/cm3(測定限界以
下)であった。 該薄膜中に拡散した窒素は、チャネルpoly−Si薄
膜の結晶体積比を低下させ、欠陥準位の増加を招き、最
終的にはpoly−SiTFTの電界効果易動度を低下
させON電流の減少、OFF電流の増大を招く原因とな
る。しかし、この固相成長アニールを真空中で行うこと
により上述の窒素の拡散の問題は解決される。真空での
固相成長アニールは、550℃〜650℃で1時間〜7
2時間行った。また、真空は2×10−10Torr〜
1×10−6Torrの範囲であった。本発明の固相成
長アニールによるpoly−Si薄膜にSIMS分析を
試みると、該薄膜の表面から深部まで3×1018個/
cm3程度以下の窒素量となっていた。またX線回折測
定を行って結晶性を比較すると従来の窒素ガス雰囲気中
での固相成長アニールの場合と比較して、本発明の水素
ガス雰囲気中での固相成長アニールの場合には、結晶性
の目安となるX線回折積分強度が1.3〜1.6倍に増
加していた。また、ラマン散乱測定により求めた結晶体
積比は、従来の窒素雰囲気中での固相成長アニールの場
合には80%程度であったが、本発明の水素雰囲気中で
の固相成長アニールの場合には90%以上にもなってい
た。これらは、本発明の真空中での固相成長アニールが
Si薄膜の結晶性を向上させたことを意味する。前記a
−Si薄膜の成膜後の固相成長アニールは連続工程則ち
基板の取り出しを行わずに真空に引きそのまま熱処理す
る工程であると、表面に自然酸化膜が形成されないとい
う点で特に望ましい。固相成長アニールによってSi薄
膜中の水素の脱離と結晶成長が起こり、結晶粒径1μm
〜数μm(40時間以上で2μm〜数μm)の大粒径の
poly−Si薄膜が形成される。また結晶体積比は9
0%以上になる。尚、固相成長アニールではアニール前
の温度から設定アニール温度に達するまでの昇温速度を
毎分20deg.よりも遅くして行う(毎分5deg.
よりも遅くすると特に望ましい)。その理由とするとこ
ろは、前記昇温速度よりも速く所定のアニール温度まで
昇温すると、特に300℃を越えてから顕著な現象であ
るが、前記a−Si薄膜中の水素の脱離にともなって該
薄膜中に欠陥を生じ易くなり、延いては該薄膜の剥離を
来す事もあるからである。また、該薄膜のパタニングは
固相成長アニールの前に行っても良い。次に図1(b)
に示すように熱酸化法等によりゲート酸化膜102を形
成する。 ドライ酸化法を用いれば酸素雰囲気中で約1150℃の
熱処理を行なうことによって、絶縁耐圧の高いゲート酸
化膜を得ることが出来る。ウェット酸化法を用いれば9
00℃程度の低温の熱処理でもゲート酸化膜が形成され
るが、ドライ酸化法で形成されたゲート酸化膜に比べれ
ば絶縁耐圧は低く、膜質は劣る。この熱酸化工程で固相
成長アニールによって多結晶化した前記a−Si薄膜の
結晶成長が進み、対体積結晶化率が向上し、結晶粒径が
拡大する。尚、前記ゲート酸化膜の形成方法としては上
述の熱酸化法に限らず、CVD法、プラズマCVD法、
ECRプラズマCVD法、光CVD法、スパッタ法等で
SiO2膜を形成する方法、プラズマ酸化法等で低温酸
化する方法等もある。これらの方法は、工程の温度を6
00℃程度以下の低温に出来るため、基板として安価な
ガラス基板を用いることも可能となる点で優れている。 次に図1(c)に示すようにゲート電極103を形成し
、該ゲート電極をマスクとして不純物元素をイオン注入
して、ソース領域104及びドレイン領域105を形成
する(この工程に伴って、チャネル領域106も自動的
に形成される)。続いて図1(d)に示すように層間絶
縁膜107を積層する。そしてソース領域及びドレイン
領域のコンタクト電極108を形成すれば薄膜トランジ
スタが完成する(図1(e))。本発明により形成した
poly−SiTFTの電界効果移動度はNchで60
〜130cm2/V・sとなり、窒素ガス雰囲気中で固
相成長アニールした場合(50〜100cm2/V・s
)と比べて大幅な特性向上が為された。また、本発明に
より形成したpoly−SiTFTのOFF電流はNc
hで約1×10−13〜2×10−12Aであり(トラ
ンジスタサイズはチャネル長5μmチャネル幅12μm
)、窒素ガス雰囲気中で固相成長アニールした場合(5
×10−12〜6×10−11A)と比べて大幅な特性
向上が為された。
【0013】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法を用いることにより不純物をほとんど含まな
い固相成長poly−Si薄膜と電界効果易動度の大き
いpoly−SiTFTを得ることができる。
の製造方法を用いることにより不純物をほとんど含まな
い固相成長poly−Si薄膜と電界効果易動度の大き
いpoly−SiTFTを得ることができる。
【0014】また、本発明の薄膜半導体装置の製造方法
を応用することにより、3次元IC、4メガSRAM等
にも使用が可能である。
を応用することにより、3次元IC、4メガSRAM等
にも使用が可能である。
【図1】(a)〜(e)は本発明の実施例に於ける半導
体装置の製造工程の一例を示す工程断面図である。
体装置の製造工程の一例を示す工程断面図である。
100 絶縁性支持層
101 a−Si薄膜
102 ゲート酸化膜
103 ゲート電極
104 ソース領域
105 ドレイン領域
106 チャネル領域
107 層間絶縁膜
108 コンタクト電極
Claims (2)
- 【請求項1】 絶縁ゲート型電界効果トランジスタの
チャネル領域の少なくとも一部が非単結晶半導体よりな
る半導体装置の製造方法に於いて、非晶質半導体薄膜を
形成する工程と、該非晶質半導体薄膜を真空中でアニー
ルして多結晶化する工程とを少なくとも含むことを特徴
とする半導体装置の製造方法。 - 【請求項2】 前記非晶質半導体薄膜がプラズマCV
D法にて成膜された珪素であることを特徴とする請求項
1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5124591A JPH04286366A (ja) | 1991-03-15 | 1991-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5124591A JPH04286366A (ja) | 1991-03-15 | 1991-03-15 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04286366A true JPH04286366A (ja) | 1992-10-12 |
Family
ID=12881570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5124591A Pending JPH04286366A (ja) | 1991-03-15 | 1991-03-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04286366A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07231095A (ja) * | 1994-02-01 | 1995-08-29 | Lg Semicon Co Ltd | 薄膜トランジスタの製造方法 |
-
1991
- 1991-03-15 JP JP5124591A patent/JPH04286366A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07231095A (ja) * | 1994-02-01 | 1995-08-29 | Lg Semicon Co Ltd | 薄膜トランジスタの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0608503B1 (en) | A semiconductor device and its manufacturing method | |
US5534445A (en) | Method of fabricating a polysilicon thin film transistor | |
FR2573916A1 (fr) | Procede de fabrication d'un film semi-conducteur mince et film ainsi obtenu | |
US6391747B1 (en) | Method for forming polycrystalline silicon film | |
JP3220864B2 (ja) | 半導体装置の製造方法 | |
JPH03280435A (ja) | 薄膜半導体装置の製造方法 | |
JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
JPH06283422A (ja) | 多結晶半導体膜およびこれを用いた薄膜トランジスタ並びに多結晶半導体膜の製造方法 | |
JPH04286366A (ja) | 半導体装置の製造方法 | |
JP3186182B2 (ja) | 薄膜半導体装置及びその製造方法 | |
JPH07162002A (ja) | 半導体膜の製造方法及び薄膜トランジスタの製造方法 | |
JPH04286365A (ja) | 半導体装置の製造方法 | |
JP2874271B2 (ja) | 半導体装置の製造方法 | |
JP3333187B2 (ja) | 薄膜半導体装置の製造方法 | |
JP2864623B2 (ja) | 半導体装置の製造方法 | |
JP2811763B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
JPH06232117A (ja) | 絶縁膜の形成方法とこれによる半導体装置の製法 | |
JPH04335535A (ja) | 半導体装置の製造方法 | |
JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
JPH03120871A (ja) | 薄膜トランジスタの製造方法 | |
JPH03219643A (ja) | 半導体装置の製造方法 | |
JPH04150036A (ja) | 半導体装置の製造方法 | |
JPH0547660A (ja) | 半導体薄膜の固相成長方法 | |
JPH0855995A (ja) | 半導体装置およびその作製方法 |