JP2018121006A - 半導体装置の製造方法、基板処理装置、およびプログラム - Google Patents

半導体装置の製造方法、基板処理装置、およびプログラム Download PDF

Info

Publication number
JP2018121006A
JP2018121006A JP2017012823A JP2017012823A JP2018121006A JP 2018121006 A JP2018121006 A JP 2018121006A JP 2017012823 A JP2017012823 A JP 2017012823A JP 2017012823 A JP2017012823 A JP 2017012823A JP 2018121006 A JP2018121006 A JP 2018121006A
Authority
JP
Japan
Prior art keywords
gas
substrate
layer
film
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017012823A
Other languages
English (en)
Other versions
JP6814057B2 (ja
Inventor
貴史 新田
Takashi Nitta
貴史 新田
高澤　裕真
Hiromasa Takazawa
裕真 高澤
島本　聡
Satoshi Shimamoto
聡 島本
広樹 山下
Hiroki Yamashita
広樹 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2017012823A priority Critical patent/JP6814057B2/ja
Priority to US15/877,087 priority patent/US10720325B2/en
Publication of JP2018121006A publication Critical patent/JP2018121006A/ja
Application granted granted Critical
Publication of JP6814057B2 publication Critical patent/JP6814057B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD

Abstract

【課題】基板上に形成される酸化膜のドーパント濃度を高める半導体装置の製造方法、基板処理装置、およびプログラムを提供する。【解決手段】基板に対してドーパントとしての硼素またはリンを含み塩素非含有の第１ガスを供給する工程と、基板に対してシリコンまたは金属元素を含む第２ガスを供給する工程と、基板に対して酸素を含む第３ガスを供給する工程と、をこの順に非同時に行うサイクルを所定回数行うことで、基板上に、シリコンおよび金属元素のうち少なくともいずれかを含みドーパントが添加された酸化膜を形成する。【選択図】図４

Description

本発明は、半導体装置の製造方法、基板処理装置、およびプログラムに関する。
半導体装置の製造工程の一工程として、基板上に、硼素（Ｂ）やリン（Ｐ）等のドーパントが添加された酸化膜を形成する処理が行われることがある（例えば特許文献１参照）。
特開２０１１−０２３５７６号公報
本発明の目的は、基板上に形成される酸化膜のドーパント濃度を高めることが可能な技術を提供することにある。
本発明の一態様によれば、
（ａ）基板に対してドーパントとしての硼素またはリンを含み塩素非含有の第１ガスを供給する工程と、
（ｂ）前記基板に対してシリコンまたは金属元素を含む第２ガスを供給する工程と、
（ｃ）前記基板に対して酸素を含む第３ガスを供給する工程と、
をこの順に非同時に行うサイクルを所定回数行うことで、前記基板上に、シリコンおよび前記金属元素のうち少なくともいずれかを含み前記ドーパントが添加された酸化膜を形成する技術が提供される。
本発明によれば、基板上に形成される酸化膜のドーパント濃度を高めることが可能となる。
本発明の実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を縦断面図で示す図である。 本発明の実施形態で好適に用いられる基板処理装置の縦型処理炉の一部の概略構成図であり、処理炉の一部を図１のＡ−Ａ線断面図で示す図である。 本発明の実施形態で好適に用いられる基板処理装置のコントローラの概略構成図であり、コントローラの制御系をブロック図で示す図である。 （ａ）本発明の一実施形態の成膜シーケンスを示す図であり、（ｂ）は本発明の一実施形態の成膜シーケンスの変形例を示す図である。 （ａ）〜（ｃ）は、それぞれ、本発明の一実施形態の成膜シーケンスの変形例を示す図である。 ウエハ上に形成されたＳｉＯ膜のＢ濃度の測定結果を示す図である。
＜本発明の一実施形態＞
以下、本発明の一実施形態について図１〜図３を参照しながら説明する。
（１）基板処理装置の構成
図１に示すように、処理炉２０２は加熱機構（温度調整部）としてのヒータ２０７を有する。ヒータ２０７は円筒形状であり、保持板に支持されることにより垂直に据え付けられている。ヒータ２０７は、ガスを熱で活性化（励起）させる活性化機構（励起部）としても機能する。
ヒータ２０７の内側には、ヒータ２０７と同心円状に反応管２０３が配設されている。反応管２０３は、例えば石英（ＳｉＯ２）または炭化シリコン（ＳｉＣ）等の耐熱性材料からなり、上端が閉塞し下端が開口した円筒形状に形成されている。反応管２０３の下方には、反応管２０３と同心円状に、マニホールド２０９が配設されている。マニホールド２０９は、例えばステンレス（ＳＵＳ）等の金属からなり、上端および下端が開口した円筒形状に形成されている。マニホールド２０９の上端部は、反応管２０３の下端部に係合しており、反応管２０３を支持するように構成されている。マニホールド２０９と反応管２０３との間には、シール部材としてのＯリング２２０ａが設けられている。反応管２０３はヒータ２０７と同様に垂直に据え付けられている。主に、反応管２０３とマニホールド２０９とにより処理容器（反応容器）が構成される。処理容器の筒中空部には処理室２０１が形成されている。処理室２０１は、複数枚の基板としてのウエハ２００を収容可能に構成されている。
処理室２０１内には、ノズル２４９ａ〜２４９ｃが、マニホールド２０９の側壁を貫通するように設けられている。ノズル２４９ａ〜２４９ｃには、ガス供給管２３２ａ〜２３２ｃが、それぞれ接続されている。
ガス供給管２３２ａ〜２３２ｃには、上流側から順に、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４１ａ〜２４１ｃおよび開閉弁であるバルブ２４３ａ〜２４３ｃがそれぞれ設けられている。ガス供給管２３２ａ〜２３２ｃのバルブ２４３ａ〜２４３ｃよりも下流側には、不活性ガスを供給するガス供給管２３２ｄ〜２３２ｆがそれぞれ接続されている。ガス供給管２３２ｄ〜２３２ｆには、上流側から順に、ＭＦＣ２４１ｄ〜２４１ｆおよびバルブ２４３ｄ〜２４３ｆがそれぞれ設けられている。
ノズル２４９ａ〜２４９ｃは、図２に示すように、反応管２０３の内壁とウエハ２００との間における平面視において円環状の空間に、反応管２０３の内壁の下部より上部に沿って、ウエハ２００の積載方向上方に向かって立ち上がるようにそれぞれ設けられている。すなわち、ノズル２４９ａ〜２４９ｃは、ウエハ２００が配列されるウエハ配列領域の側方の、ウエハ配列領域を水平に取り囲む領域に、ウエハ配列領域に沿うようにそれぞれ設けられている。ノズル２４９ａ〜２４９ｃの側面には、ガスを供給するガス供給孔２５０ａ〜２５０ｃがそれぞれ設けられている。ガス供給孔２５０ａ〜２５０ｃは、反応管２０３の中心を向くようにそれぞれ開口しており、ウエハ２００に向けてガスを供給することが可能となっている。ガス供給孔２５０ａ〜２５０ｃは、反応管２０３の下部から上部にわたって複数設けられている。
ガス供給管２３２ａからは、原料（原料ガス）として、ドーパントとしての硼素（Ｂ）またはリン（Ｐ）を含み塩素（Ｃｌ）非含有の第１ガス（Ｂ含有ガスまたはＰ含有ガス）が、ＭＦＣ２４１ａ、バルブ２４３ａ、ノズル２４９ａを介して処理室２０１内へ供給される。原料ガスとは、気体状態の原料、例えば、常温常圧下で液体状態である原料を気化することで得られるガスや、常温常圧下で気体状態である原料等のことである。Ｂ含有ガスとしては、例えば、アルキルボランの一種であるトリエチルボラン（（ＣＨ３ＣＨ２）３Ｂ、略称：ＴＥＢ）ガスを用いることができる。Ｐ含有ガスとしては、例えば、水素化リンの一種であるホスフィン（ＰＨ３、略称：ＰＨ）ガスを用いることができる。Ｂ含有ガスやＰ含有ガスをドーパントガスとも称する。
ガス供給管２３２ｂからは、原料（原料ガス）として、所定元素（主元素）としてのシリコン（Ｓｉ）を含む第２ガス（Ｓｉ含有ガス）が、ＭＦＣ２４１ｂ、バルブ２４３ｂ、ノズル２４９ｂを介して処理室２０１内へ供給される。Ｓｉ含有ガスとしては、例えば、アミノ基（アミノリガンド）を含むアミノシランの一種であるビスターシャリーブチルアミノシラン（ＳｉＨ２［ＮＨ（Ｃ４Ｈ９）］２、略称：ＢＴＢＡＳ）ガスを用いることができる。
ガス供給管２３２ｃからは、反応体（反応ガス）として、酸素（Ｏ）を含む第３ガス（Ｏ含有ガス）が、ＭＦＣ２４１ｃ、バルブ２４３ｃ、ノズル２４９ｃを介して処理室２０１内へ供給される。Ｏ含有ガスとしては、例えば、オゾン（Ｏ３）ガスを用いることができる。
ガス供給管２３２ｄ〜２３２ｆからは、不活性ガスとして、例えば、窒素（Ｎ２）ガスが、それぞれＭＦＣ２４１ｄ〜２４１ｆ、バルブ２４３ｄ〜２４３ｆ、ガス供給管２３２ａ〜２３２ｃ、ノズル２４９ａ〜２４９ｃを介して処理室２０１内へ供給される。Ｎ２ガスは、パージガス、キャリアガスとして作用する。
主に、ガス供給管２３２ａ、ＭＦＣ２４１ａ、バルブ２４３ａにより、第１供給系が構成される。主に、ガス供給管２３２ｂ、ＭＦＣ２４１ｂ、バルブ２４３ｂにより、第２供給系が構成される。主に、ガス供給管２３２ｃ、ＭＦＣ２４１ｃ、バルブ２４３ｃにより、第３供給系が構成される。主に、ガス供給管２３２ｄ〜２３２ｆ、ＭＦＣ２４１ｄ〜２４１ｆ、バルブ２４３ｄ〜２４３ｆにより、不活性ガス供給系が構成される。
上述の各種供給系のうち、いずれか、或いは、全ての供給系は、バルブ２４３ａ〜２４３ｆやＭＦＣ２４１ａ〜２４１ｆ等が集積されてなる集積型供給システム２４８として構成されていてもよい。集積型供給システム２４８は、ガス供給管２３２ａ〜２３２ｆのそれぞれに対して接続され、ガス供給管２３２ａ〜２３２ｆ内への各種ガスの供給動作、すなわち、バルブ２４３ａ〜２４３ｆの開閉動作やＭＦＣ２４１ａ〜２４１ｆによる流量調整動作等が、後述するコントローラ１２１によって制御されるように構成されている。集積型供給システム２４８は、一体型、或いは、分割型の集積ユニットとして構成されており、ガス供給管２３２ａ〜２３２ｆ等に対して集積ユニット単位で着脱を行うことができ、集積型供給システム２４８のメンテナンス、交換、増設等を、集積ユニット単位で行うことが可能なように構成されている。
反応管２０３の側壁下方には、処理室２０１内の雰囲気を排気する排気管２３１が接続されている。排気管２３１には、処理室２０１内の圧力を検出する圧力検出器（圧力検出部）としての圧力センサ２４５および圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４４を介して、真空排気装置としての真空ポンプ２４６が接続されている。ＡＰＣバルブ２４４は、真空ポンプ２４６を作動させた状態で弁を開閉することで、処理室２０１内の真空排気および真空排気停止を行うことができ、更に、真空ポンプ２４６を作動させた状態で、圧力センサ２４５により検出された圧力情報に基づいて弁開度を調節することで、処理室２０１内の圧力を調整することができるように構成されている。主に、排気管２３１、ＡＰＣバルブ２４４、圧力センサ２４５により、排気系が構成される。真空ポンプ２４６を排気系に含めて考えてもよい。
マニホールド２０９の下方には、マニホールド２０９の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ２１９が設けられている。シールキャップ２１９は、例えばＳＵＳ等の金属からなり、円盤状に形成されている。シールキャップ２１９の上面には、マニホールド２０９の下端と当接するシール部材としてのＯリング２２０ｂが設けられている。シールキャップ２１９の下方には、後述するボート２１７を回転させる回転機構２６７が設置されている。回転機構２６７の回転軸２５５は、シールキャップ２１９を貫通してボート２１７に接続されている。回転機構２６７は、ボート２１７を回転させることでウエハ２００を回転させるように構成されている。シールキャップ２１９は、反応管２０３の外部に設置された昇降機構としてのボートエレベータ１１５によって垂直方向に昇降されるように構成されている。ボートエレベータ１１５は、シールキャップ２１９を昇降させることで、ウエハ２００を処理室２０１内外に搬入および搬出（搬送）する搬送装置（搬送機構）として構成されている。また、マニホールド２０９の下方には、シールキャップ２１９を降下させボート２１７を処理室２０１内から搬出した状態で、マニホールド２０９の下端開口を気密に閉塞可能な炉口蓋体としてのシャッタ２１９ｓが設けられている。シャッタ２１９ｓは、例えばＳＵＳ等の金属からなり、円盤状に形成されている。シャッタ２１９ｓの上面には、マニホールド２０９の下端と当接するシール部材としてのＯリング２２０ｃが設けられている。シャッタ２１９ｓの開閉動作（昇降動作や回動動作等）は、シャッタ開閉機構１１５ｓにより制御される。
基板支持具としてのボート２１７は、複数枚、例えば２５〜２００枚のウエハ２００を、水平姿勢で、かつ、互いに中心を揃えた状態で垂直方向に整列させて多段に支持するように、すなわち、間隔を空けて配列させるように構成されている。ボート２１７は、例えば石英やＳｉＣ等の耐熱性材料からなる。ボート２１７の下部には、例えば石英やＳｉＣ等の耐熱性材料からなる断熱板２１８が多段に支持されている。
反応管２０３内には、温度検出器としての温度センサ２６３が設置されている。温度センサ２６３により検出された温度情報に基づきヒータ２０７への通電具合を調整することで、処理室２０１内の温度が所望の温度分布となる。温度センサ２６３は、反応管２０３の内壁に沿って設けられている。
図３に示すように、制御部（制御手段）であるコントローラ１２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄは、内部バス１２１ｅを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ１２１には、例えばタッチパネル等として構成された入出力装置１２２が接続されている。
記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置１２１ｃ内には、基板処理装置の動作を制御する制御プログラムや、後述する成膜処理の手順や条件等が記載されたプロセスレシピ等が、読み出し可能に格納されている。プロセスレシピは、後述する成膜処理における各手順をコントローラ１２１に実行させ、所定の結果を得ることができるように組み合わされたものであり、プログラムとして機能する。以下、プロセスレシピや制御プログラム等を総称して、単に、プログラムともいう。また、プロセスレシピを、単に、レシピともいう。本明細書においてプログラムという言葉を用いた場合は、レシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、それらの両方を含む場合がある。ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄは、上述のＭＦＣ２４１ａ〜２４１ｆ、バルブ２４３ａ〜２４３ｆ、圧力センサ２４５、ＡＰＣバルブ２４４、真空ポンプ２４６、温度センサ２６３、ヒータ２０７、回転機構２６７、ボートエレベータ１１５、シャッタ開閉機構１１５ｓ等に接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃから制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからレシピを読み出すように構成されている。ＣＰＵ１２１ａは、読み出したレシピの内容に沿うように、ＭＦＣ２４１ａ〜２４１ｆによる各種ガスの流量調整動作、バルブ２４３ａ〜２４３ｆの開閉動作、ＡＰＣバルブ２４４の開閉動作および圧力センサ２４５に基づくＡＰＣバルブ２４４による圧力調整動作、真空ポンプ２４６の起動および停止、温度センサ２６３に基づくヒータ２０７の温度調整動作、回転機構２６７によるボート２１７の回転および回転速度調節動作、ボートエレベータ１１５によるボート２１７の昇降動作、シャッタ開閉機構１１５ｓによるシャッタ２１９ｓの開閉動作等を制御するように構成されている。
コントローラ１２１は、外部記憶装置（例えば、ハードディスク等の磁気ディスク、ＣＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリ等の半導体メモリ）１２３に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。記憶装置１２１ｃや外部記憶装置１２３は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体という言葉を用いた場合は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置１２３単体のみを含む場合、または、それらの両方を含む場合がある。なお、コンピュータへのプログラムの提供は、外部記憶装置１２３を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
（２）成膜処理
上述の基板処理装置を用い、半導体装置の製造工程の一工程として、基板としてのウエハ２００上に膜を形成するシーケンス例について、図４（ａ）を用いて説明する。以下の説明において、基板処理装置を構成する各部の動作はコントローラ１２１により制御される。
図４（ａ）に示す成膜シーケンスは、
ウエハ２００に対してＴＥＢガスを供給するステップ１と、
ウエハ２００に対してＢＴＢＡＳガスを供給するステップ２と、
ウエハ２００に対してＯ３ガスを供給するステップ３と、
をこの順に非同時に行うサイクルを所定回数行うことで、ウエハ２００上に、Ｂが添加されたＳｉおよびＯを含む膜、すなわち、ＢドープＳｉＯ膜を形成する。
本明細書では、図４（ａ）に示す成膜シーケンスを、便宜上、以下のように示すこともある。以下の変形例の説明においても、同様の表記を用いることとする。また、本明細書では、ＢドープＳｉＯ膜（層）を、ＳｉＢＯ膜（層）、或いは、単にＳｉＯ膜（層）と称する場合もある。
（ＴＥＢ→ＢＴＢＡＳ→Ｏ３）×ｎ ⇒ ＢドープＳｉＯ
本明細書において「ウエハ」という言葉を用いた場合は、ウエハそのものを意味する場合や、ウエハとその表面に形成された所定の層や膜との積層体を意味する場合がある。本明細書において「ウエハの表面」という言葉を用いた場合は、ウエハそのものの表面を意味する場合や、ウエハ上に形成された所定の層等の表面を意味する場合がある。本明細書において「ウエハ上に所定の層を形成する」と記載した場合は、ウエハそのものの表面上に所定の層を直接形成することを意味する場合や、ウエハ上に形成されている層等の上に所定の層を形成することを意味する場合がある。本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
（ウエハチャージおよびボートロード）
複数枚のウエハ２００がボート２１７に装填（ウエハチャージ）されると、シャッタ開閉機構１１５ｓによりシャッタ２１９ｓが移動させられて、マニホールド２０９の下端開口が開放される（シャッタオープン）。その後、図１に示すように、複数枚のウエハ２００を支持したボート２１７は、ボートエレベータ１１５によって持ち上げられて処理室２０１内へ搬入（ボートロード）される。この状態で、シールキャップ２１９は、Ｏリング２２０ｂを介してマニホールド２０９の下端をシールした状態となる。
（圧力調整および温度調整）
処理室２０１内、すなわち、ウエハ２００が存在する空間が所望の圧力（真空度）となるように、真空ポンプ２４６によって処理室２０１内が真空排気（減圧排気）される。この際、処理室２０１内の圧力は圧力センサ２４５で測定され、この測定された圧力情報に基づきＡＰＣバルブ２４４がフィードバック制御される。また、処理室２０１内のウエハ２００が所望の処理温度となるように、ヒータ２０７によって加熱される。この際、処理室２０１内が所望の温度分布となるように、温度センサ２６３が検出した温度情報に基づきヒータ２０７への通電具合がフィードバック制御される。また、回転機構２６７によるウエハ２００の回転を開始する。処理室２０１内の排気、加熱、ウエハ２００の回転は、いずれも、少なくともウエハ２００に対する処理が終了するまでの間は継続して行われる。
（成膜ステップ）
その後、次のステップ１〜３を順次実行する。
［ステップ１］
このステップでは、処理室２０１内のウエハ２００に対してＴＥＢガスを供給する。
具体的には、バルブ２４３ａを開き、ガス供給管２３２ａ内へＴＥＢガスを流す。ＴＥＢガスは、ＭＦＣ２４１ａにより流量調整され、ノズル２４９ａを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＴＥＢガスが供給される。このとき同時にバルブ２４３ｄ〜２４３ｆを開き、ガス供給管２３２ｄ〜２３２ｆ内へＮ２ガスを流す。Ｎ２ガスは、ＭＦＣ２４１ｄ〜２４１ｆにより流量調整され、ノズル２４９ａ〜２４９ｃを介して処理室２０１内へ供給され、排気管２３１から排気される。
本ステップの処理条件としては、
ＴＥＢガス供給流量：１０〜１０００ｓｃｃｍ
ＴＥＢガス供給時間：１〜１２０秒、好ましくは５〜６０秒
Ｎ２ガス供給流量：５０〜１００００ｓｃｃｍ
処理温度：２００〜４００℃、好ましくは３００〜３５０℃
処理圧力：０．５〜５Ｔｏｒｒ（６６．５〜６６５Ｐａ）
が例示される。
処理温度が２００℃未満となったり、処理圧力が６６．５Ｐａ未満となったりすると、後述するＢ含有層がウエハ２００上に形成されにくくなり、ウエハ２００上に形成される膜中へＢを添加することが難しくなる。また、ウエハ２００上に形成されるＳｉＯ膜の成膜レートが低くなる場合がある。処理温度を２００℃以上の温度としたり、処理圧力を６６．５Ｐａ以上の圧力としたりすることで、ウエハ２００上へＢ含有層を形成することができ、ウエハ２００上に形成されるＳｉＯ膜中にＢを添加することが可能となる。また、ＳｉＯ膜の成膜レートを実用的な大きさとすることが可能となる。処理温度を３００℃以上の温度とすることで、ウエハ２００上へのＢ含有層の形成を促進させ、また、成膜レートを高めることが可能となる。
処理温度が４００℃を超えたり、処理圧力が６６５Ｐａを超えたりすると、ＴＥＢが激しく分解することで処理室２０１内にて気相反応が過剰に進行し、ウエハ２００上に形成されるＳｉＯ膜のウエハ面内膜厚均一性（以下、面内膜厚均一性とも称する）が悪化する場合がある。処理温度を４００℃以下の温度としたり、処理圧力を６６５Ｐａ以下の圧力としたりすることで、過剰な気相反応を適正に抑制することができ、ウエハ２００上に形成されるＳｉＯ膜の面内膜厚均一性を向上させることが可能となる。処理温度を３５０℃以下の温度とすることで、過剰な気相反応をより適正に抑制し、ウエハ２００上に形成されるＳｉＯ膜の面内膜厚均一性をより向上させることが可能となる。
上述の条件下でウエハ２００に対してＴＥＢガスを供給することにより、ウエハ２００の最表面上に、第１層（初期層）として、例えば１原子層未満から数原子層（１分子層未満から数分子層）程度の厚さのＢ含有層が形成される。Ｂ含有層は、Ｂ層であってもよいし、ＴＥＢの吸着層であってもよいし、それらの両方を含んでいてもよい。第１層は連続層であってもよいし、不連続層であってもよい。なお、第１層は、ＴＥＢに含まれていたＣ成分を含む場合がある。
第１層の形成が完了したら、バルブ２４３ａを閉じ、ＴＥＢガスの供給を停止する。このとき、ＡＰＣバルブ２４４は開いたままとして、真空ポンプ２４６により処理室２０１内を真空排気し、処理室２０１内に残留する未反応もしくは上述の反応に寄与した後のガスを処理室２０１内から排除する。このとき、バルブ２４３ｄ〜２４３ｆは開いたままとして、Ｎ２ガスの処理室２０１内への供給を維持する。Ｎ２ガスはパージガスとして作用する。
［ステップ２］
ステップ１が終了した後、処理室２０１内のウエハ２００、すなわち、ウエハ２００上に形成された第１層に対してＢＴＢＡＳガスを供給する。
このステップでは、バルブ２４３ｂ，２４３ｄ〜２４３ｆの開閉制御を、ステップ１におけるバルブ２４３ａ，２４３ｄ〜２４３ｆの開閉制御と同様の手順で行う。ＢＴＢＡＳガスは、ＭＦＣ２４１ｂにより流量調整され、ノズル２４９ｂを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＢＴＢＡＳガスが供給される。
本ステップの処理条件としては、
ＢＴＢＡＳガス供給流量：１０〜１０００ｓｃｃｍ
ＢＴＢＡＳガス供給時間：１〜１２０秒、好ましくは５〜６０秒
Ｎ２ガス供給流量：５０〜１００００ｓｃｃｍ
処理温度：２００〜４００℃、好ましくは３００〜３５０℃
処理圧力：１〜２０Ｔｏｒｒ（１３３〜２６６０Ｐａ）
が例示される。
上述の条件下でウエハ２００に対してＢＴＢＡＳガスを供給することにより、ウエハ２００の最表面上に、すなわち、ウエハ２００上に形成された第１層上に、第２層として、例えば１原子層未満から数原子層（１分子層未満から数分子層）程度の厚さのＳｉ含有層が形成される。これにより、ウエハ２００上には、第１層上に第２層が積層されてなる層（以下、第２層／第１層）が形成されることとなる。Ｓｉ含有層は、Ｓｉ層であってもよいし、ＢＴＢＡＳの吸着層であってもよいし、それらの両方を含んでいてもよい。後述する酸化ブロック層としての作用を確実に発揮させるには、第２層を、第１層の表面を連続的に覆うように、すなわち、第１層の表面全体を保護するように形成するのが好ましい。すなわち、第２層を、１原子層以上（１分子層以上）の厚さを有する連続的な層とするのが好ましい。なお、第２層は、ＢＴＢＡＳに含まれていたＣ成分やＮ成分を含む場合がある。
第２層の形成が完了したら、バルブ２４３ｂを閉じ、ＢＴＢＡＳガスの供給を停止する。そして、ステップ１と同様の手順により、処理室２０１内に残留する未反応もしくは上述の反応に寄与した後のガスを処理室２０１内から排除する。
［ステップ３］
ステップ２が終了した後、処理室２０１内のウエハ２００に対して、すなわち、ウエハ２００上に形成された第２層／第１層に対してＯ３ガスを供給する。
このステップでは、バルブ２４３ｃ，２４３ｄ〜２４３ｆの開閉制御を、ステップ１におけるバルブ２４３ａ，２４３ｄ〜２４３ｆの開閉制御と同様の手順で行う。Ｏ３ガスは、ＭＦＣ２４１ｃにより流量調整され、ノズル２４９ｃを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＯ３ガスが供給される。
本ステップの処理条件としては、
Ｏ３ガス供給流量：１０００〜１００００ｓｃｃｍ
Ｏ３ガス供給時間：１〜１２０秒、好ましくは５〜６０秒
Ｎ２ガス供給流量：５０〜１００００ｓｃｃｍ
処理温度：２００〜４００℃、好ましくは３００〜３５０℃
処理圧力：０．５〜１０Ｔｏｒｒ（６６．５〜１３３０Ｐａ）
が例示される。
上述の条件下でウエハ２００に対してＯ３ガスを供給することにより、第２層／第１層の少なくとも一部を改質（酸化）させることができる。すなわち、Ｏ３ガスに含まれていたＯ成分の少なくとも一部を第２層／第１層の少なくとも一部、例えば、最表面の第２層に添加させ、第２層中にＳｉ−Ｏ結合を形成することができる。第２層／第１層の少なくとも一部が改質されることで、第３層として、Ｓｉ，ＢおよびＯを含む層、すなわち、ＢドープＳｉＯ層（ＳｉＢＯ層）が形成される。第３層を形成する際、第１層に含まれるＢ成分の大部分、または、そのほとんどは、酸化されることなく維持される。これは、第２層が、第１層へのＯ３の供給（到達）を妨げる（ブロックする）ように作用するためである。第２層は、ステップ３において、自らが酸化することで第１層の酸化を抑制する酸化ブロック層（酸化バリア層）として作用し、第１層を保護する。この保護作用により、第１層の酸化を抑制することができ、また、第１層に含まれるＢ成分のこの層からの脱離を抑制することができるようになる。結果として、ウエハ２００上に形成されるＳｉＯ膜を、Ｂ濃度の高い膜とすることが可能となる。
なお、第３層を形成する際、第２層／第１層に含まれていたＮ成分やＣ成分は、Ｏ３ガスによる改質反応の過程において、第２層／第１層から脱離して処理室２０１内から排出される。この脱離量は、ステップ３の処理条件（Ｏ３ガスの供給流量や供給時間等）、すなわち、ステップ３におけるＯ３ガスによる酸化力の強さに応じて適宜調整することが可能である。Ｎ成分やＣ成分の脱離量を調整することにより、第３層を、ＮやＣを含まないＢドープＳｉＯ層とすることもでき、また、ＮおよびＣのうち少なくともいずれかを含むＢドープＳｉＯ層とすることもできる。なお、発明者等の鋭意研究によれば、Ｎ成分の方が、Ｃ成分に比べて脱離しやすい傾向があることが判明した。例えば、ステップ３の処理条件を上述の処理条件範囲内のある条件に設定した場合、Ｃ成分については、膜中に２ａｔｏｍｉｃ％の濃度で残すことができ、Ｎ成分については、膜中に１ａｔｏｍｉｃ％の濃度で残すことができることを確認した。
第３層の形成が完了したら、バルブ２４３ｃを閉じ、Ｏ３ガスの供給を停止する。そして、ステップ１と同様の手順により、処理室２０１内に残留する未反応もしくは上述の反応に寄与した後のガスを処理室２０１内から排除する。
［所定回数実施］
ステップ１〜３を非同時に、すなわち、同期させることなく行うサイクルを所定回数（ｎ回（ｎは１以上の整数））行うことにより、ウエハ２００上に、所定組成および所定膜厚のＢドープＳｉＯ膜を形成することが可能となる。上述のサイクルは、複数回繰り返すのが好ましい。すなわち、１サイクルあたりに形成される第３層の厚さを所望の膜厚よりも薄くし、第３層を積層することで形成される膜の膜厚が所望の膜厚になるまで、上述のサイクルを複数回繰り返すのが好ましい。なお、上述したように、ステップ３の処理条件を調整することにより、この膜中に、Ｎ成分やＣ成分を残すことも可能である。すなわち、ウエハ２００上に、ＮおよびＣのうち少なくともいずれかを含むＢドープＳｉＯ膜（ＳｉＢＯＮ膜、ＳｉＢＯＣ膜、ＳｉＢＯＣＮ膜）を形成することが可能である。
Ｂ含有ガス（第１ガス）としては、ＴＥＢガスの他、メチルボラン（ＣＨ３ＢＨ２）ガス、エチルボラン（Ｃ２Ｈ５ＢＨ２）ガス、ブチルボラン（Ｃ４Ｈ９ＢＨ２）ガス、ジメチルボラン（（ＣＨ３）２ＢＨ）ガス、ジエチルボラン（（Ｃ２Ｈ５）２ＢＨ）ガス、トリエチルボラン（（Ｃ２Ｈ５）３Ｂ）ガス、トリプロピルボラン（（Ｃ３Ｈ７）３Ｂ）ガス、トリイソプロピルボラン（［（ＣＨ３）２ＣＨ］３Ｂ）ガス、トリブチルボラン（（Ｃ４Ｈ９）３Ｂ）ガス、トリイソブチルボラン（［（ＣＨ３）２ＣＨＣＨ２］３Ｂ）ガス等のアルキルボラン系ガスを用いることができる。Ｂ含有ガスとしては、オクテット則を満たさない分子構造のガスを用いるのが好ましい。オクテット則とは、原子の最外殻電子の数が８個あると化合物やイオンが安定に存在するという経験則、すなわち、閉殻構造を有することにより化合物やイオンの反応性が安定するという経験則のことである。ＴＥＢガスのようなオクテット則を満たさないガスは、オクテット則を満たすように反応する力が強く、不安定であることから、処理室２０１内へ供給された際に、ウエハ２００の表面への吸着力が強くなる傾向、すなわち、ウエハ２００の表面へ吸着しやすい傾向がある。Ｂ含有ガスとしてオクテット則を満たさないガスを用いることで、第１層の形成を促進させ、ＳｉＯ膜のＢ濃度を高めることが可能となる。
Ｓｉ含有ガス（第２ガス）としては、ＢＴＢＡＳガスの他、テトラキスジメチルアミノシラン（Ｓｉ［Ｎ（ＣＨ３）２］４、略称：４ＤＭＡＳ）ガス、トリスジメチルアミノシラン（Ｓｉ［Ｎ（ＣＨ３）２］３Ｈ、略称：３ＤＭＡＳ）ガス、ビスジエチルアミノシラン（Ｓｉ［Ｎ（Ｃ２Ｈ５）２］２Ｈ２、略称：ＢＤＥＡＳ）ガス、ジイソプロピルアミノシラン（ＳｉＨ３Ｎ［ＣＨ（ＣＨ３）２］２、略称：ＤＩＰＡＳ）ガス等のアミノシラン系ガスを用いることができる。また、Ｓｉ含有ガスとしては、モノシラン（ＳｉＨ４、略称：ＭＳ）ガス、ジシラン（Ｓｉ２Ｈ６、略称：ＤＳ）ガス、トリシラン（Ｓｉ３Ｈ８、略称：ＴＳ）ガス等のＳｉ−Ｈ結合を含む水素化ケイ素ガスを用いることもできる。また、Ｓｉ含有ガスとしては、ヘキサメチルジシロキサン（［（ＣＨ３）３Ｓｉ］２Ｏ、略称：ＨＭＤＳＯ）ガス、テトラメチルジシロキサン（［Ｈ（ＣＨ３）２Ｓｉ］２Ｏ）ガス、ヘキサクロロジシロキサン（（Ｃｌ３Ｓｉ）２Ｏ）ガス、テトラクロロジシロキサン（（ＨＣｌ２Ｓｉ）２Ｏ）ガス等のシロキサン系ガスを用いることもできる。また、Ｓｉ含有ガスとしては、モノクロロシラン（ＳｉＨ３Ｃｌ、略称：ＭＣＳ）ガス、ジクロロシラン（ＳｉＨ２Ｃｌ２、略称：ＤＣＳ）ガス、トリクロロシラン（ＳｉＨＣｌ３、略称：ＴＣＳ）ガス、テトラクロロシラン（ＳｉＣｌ４、略称：ＳＴＣ）ガス、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６、略称：ＨＣＤＳ）ガス、オクタクロロトリシラン（Ｓｉ３Ｃｌ８、略称：ＯＣＴＳ）ガス等のクロロシラン系ガスを用いることもできる。
Ｏ含有ガス（第３ガス）としては、Ｏ３ガスの他、水蒸気（Ｈ２Ｏガス）、一酸化窒素（ＮＯ）ガス、亜酸化窒素（Ｎ２Ｏ）ガス、二酸化窒素（ＮＯ２）ガス、一酸化炭素（ＣＯ）ガス、二酸化炭素（ＣＯ２）ガス、酸素（Ｏ２）ガス、プラズマ励起させたＯ２ガス（Ｏ２ ＊）、水素（Ｈ２）ガス＋Ｏ２ガス、Ｈ２ガス＋Ｏ３ガス等を用いることができる。Ｏ３ガス、Ｏ２ ＊、Ｈ２ガス＋Ｏ２ガスは非常に高い酸化力を有するが、Ｏ含有ガスとしてこれらのガスを用いる場合であっても、ステップ３の前にステップ２を行い、第２層を酸化ブロック層として作用させることで、第１層を保護すること、すなわち、第１層からのＢの脱離を抑制することが可能となる。
不活性ガスとしては、Ｎ２ガスの他、Ａｒガス、Ｈｅガス、Ｎｅガス、Ｘｅガス等の希ガスを用いることができる。
（アフターパージ及び大気圧復帰）
ウエハ２００上に所望組成、所望膜厚の膜が形成されたら、ガス供給管２３２ｄ〜２３２ｆのそれぞれからパージガスとしてのＮ２ガスを処理室２０１内へ供給し、排気管２３１から排気する。これにより、処理室２０１内がパージされ、処理室２０１内に残留するガスや反応副生成物が処理室２０１内から除去される（アフターパージ）。その後、処理室２０１内の雰囲気が不活性ガスに置換され（不活性ガス置換）、処理室２０１内の圧力が常圧に復帰される（大気圧復帰）。
（ボートアンロード及びウエハディスチャージ）
その後、ボートエレベータ１１５によりシールキャップ２１９が下降され、マニホールド２０９の下端が開口されるとともに、処理済のウエハ２００が、ボート２１７に支持された状態でマニホールド２０９の下端から反応管２０３の外部に搬出（ボートアンロード）される。ボートアンロードの後は、シャッタ２１９ｓが移動させられ、マニホールド２０９の下端開口がＯリング２２０ｃを介してシャッタ２１９ｓによりシールされる（シャッタクローズ）。処理済のウエハ２００は、反応管２０３の外部に搬出された後、ボート２１７より取り出される（ウエハディスチャージ）。
（３）本実施形態による効果
本実施形態によれば、以下に示す１つ又は複数の効果が得られる。
（ａ）ステップ３の前にステップ２を行うことで、ステップ２で形成した第２層を、第１層へのＯ３ガスの供給を防げる酸化ブロック層として作用させることが可能となる。これにより、第１層からのＢの脱離を抑制することができ、ウエハ２００上に形成されるＳｉＯ膜を、Ｂ濃度の高い膜とすることが可能となる。本実施形態で形成されるＳｉＯ膜は、Ｂを高い濃度で含むことから、例えば、膜中に含まれるＢを下地の一部へ熱拡散させてチャネルを形成するためのドーピングフィルム等として好適に用いることが可能である。微細化が進むＦｉｎＦＥＴ等の３Ｄ構造を有する半導体デバイスを作製する際、従来のイオン注入法によっては、Ｂのドーピングを均一かつ精密に行ってチャネルを形成することは困難となる。本実施形態で形成されるＢドープＳｉＯ膜をドーピングフィルムとして用いれば、このような課題を解消することが可能となる。
（ｂ）ステップ１，２の後にステップ３を行うことで、成膜処理の下地、すなわち、ウエハ２００の表面へのＯの拡散を抑制することが可能となる。このことは、微細化が進む３Ｄ構造の半導体デバイス等を作製する際等において、非常に有益となる。
（ｃ）第２層を第１層の表面全体を連続的に覆うように形成することで、上述の第２層の酸化ブロック層としての作用を、ウエハ２００の面内全域にわたり確実に発揮させることが可能となる。これにより、ウエハ２００上に形成されるＳｉＯ膜を、ウエハ面内全域にわたりＢ濃度の高い膜とすることが可能となる。また、下地の酸化を、ウエハ面内全域にわたり確実に回避することが可能となる。
（ｄ）Ｂ含有ガスとしてＣｌ非含有のＴＥＢガスを用いることで、トリクロロボラン（ＢＣｌ３）ガス等のＢおよびＣｌを含むガスを用いる場合よりも、ウエハ２００上に形成されるＳｉＯ膜の成膜レートを高めることが可能となる。というのも、Ｂ含有ガスとしてＢＣｌ３ガスを用いた場合、Ｂ含有ガスに含まれるＣｌがＳｉをアタックすることでウエハ２００上へのＢＴＢＡＳの吸着が妨げられ、成膜レートが低下してしまう場合がある。また、Ｂ含有ガスとしてＢＣｌ３ガスを用いた場合、成膜途中のＳｉＯ膜がＢＣｌ３ガスによりエッチングされ、成膜レートが低下してしまう場合もある。Ｂ含有ガスとしてＣｌ非含有のＴＥＢガスを用いる場合には、これらの課題を回避できるようになる。
（ｅ）Ｂ含有ガスとしてＣｌ非含有のＴＥＢガスを用いることで、ウエハ２００上に形成されるＳｉＯ膜中へのＣｌの混入を回避することが可能となる。これにより、ウエハ２００上に形成されるＳｉＯ膜を、例えば、アッシング耐性やエッチング耐性に優れた良質な膜とすることが可能となる。
（ｆ）Ｂ含有ガスとしてＴＥＢガスのようなＣを含むガスを用いることで、ウエハ２００上に形成されるＳｉＯ膜中にＣ成分を添加することが可能となる。また、Ｓｉ含有ガスとして、ＢＴＢＡＳガスのようなＮおよびＣを含むガスを用いることにより、ウエハ２００上に形成されるＳｉＯ膜中にＮ成分やＣ成分を添加することも可能となる。これらにより、ウエハ２００上に形成されるＳｉＯ膜を、例えば、エッチング耐性に優れた良質な膜とすることが可能となる。
（ｇ）ステップ１〜３を非同時に行う交互供給法によりＳｉＯ膜を形成することで、ステップ１〜３を同時に行う同時供給法によりＳｉＯ膜を形成する場合に比べ、ＳｉＯ膜の段差被覆性、膜厚制御性、面内膜厚均一性等を向上させることが可能となる。このような成膜手法は、成膜処理の下地面が、ラインアンドスペース形状、ホール形状、フィン形状等の３Ｄ構造を有する場合に特に有効である。
（ｈ）上述の効果は、ＴＥＢガス以外のＢ含有ガスを用いる場合や、ＢＴＢＡＳガス以外のＳｉ含有ガスを用いる場合や、Ｏ３ガス以外のＯ含有ガスを用いる場合や、Ｎ２ガス以外の不活性ガスを用いる場合にも、同様に得ることができる。
（４）変形例
本実施形態における成膜ステップは、以下に示す変形例のように変更することができる。
（変形例１）
図４（ｂ）や以下に示す成膜シーケンスのように、各サイクルでは、ステップ１を行う前に、ウエハ２００に対してＢＴＢＡＳガスを供給するステップ４をさらに行うようにしてもよい。ステップ４の処理手順、処理条件は、図４（ａ）に示す成膜シーケンスのステップ２のそれらと同様とすることができる。ステップ４を行うことにより、ウエハ２００上に、第４層として、Ｓｉ含有層が形成される。ステップ４で形成されるＳｉ含有層は、ステップ２で形成されるＳｉ含有層と同様に、Ｓｉ層であってもよいし、ＢＴＢＡＳの吸着層であってもよいし、それらの両方を含んでいてもよい。ステップ１で形成されるＢ含有層（第１層）は、ステップ４で形成される下層側のＳｉ含有層（第４層）と、ステップ２で形成される上層側のＳｉ含有層（第２層）と、に挟まれた層となる。ステップ４，１〜３をこの順に非同時に行うサイクルを所定回数行うことにより、ウエハ２００上に、ＢドープＳｉＯ膜を形成することが可能となる。
（ＢＴＢＡＳ→ＴＥＢ→ＢＴＢＡＳ→Ｏ３）×ｎ ⇒ ＢドープＳｉＯ
本変形例においても、図４（ａ）に示す成膜シーケンスと同様の効果が得られる。また、Ｂ含有層がＳｉ含有層によって上下方向から挟まれることから、本変形例では、Ｂ含有層からのＢの脱離を、より確実に防止することが可能となる。これは、本変形例においてＢ含有層に含まれるＢは、上層側のＳｉ含有層に含まれるＳｉと結合しているだけでなく、下層側のＳｉ含有層に含まれるＳｉとも結合しているためである。また、本変形例では、Ｂ含有層の下層側にＳｉ含有層が設けられることから、成膜の下地へのＢの拡散を適正に抑制することが可能となる。言い換えれば、図４（ａ）に示す成膜シーケンスで形成されるＳｉＯ膜は、成膜の下地へのＢの拡散を比較的生じさせやすい膜であるといえ、本変形例で形成されるＳｉＯ膜は、成膜の下地へのＢの拡散を比較的生じさせにくい膜であるといえる。
（変形例２）
図５（ａ）や以下に示す成膜シーケンスのように、Ｓｉ含有ガスとして、ＢＴＢＡＳ等のアミノシランに比べ、比較的高い熱分解温度を有するＤＳガスを用いる際は、ＤＳガスと一緒にＴＥＢガスを供給するようにしてもよい。
（ＴＥＢ→ＤＳ＋ＴＥＢ→Ｏ３）×ｎ ⇒ ＢドープＳｉＯ
本変形例においても、図４（ａ）に示す成膜シーケンスと同様の効果が得られる。また、ＤＳガスと一緒にＴＥＢガスを供給することにより、ＴＥＢガスを、ＤＳガスのようなＳｉ−Ｈ結合を有する水素化ケイ素等の物質の分解を促す疑似触媒として作用させることができる。この作用により、処理室２０１内にＤＳガスが単独で存在した場合にＤＳガスの熱分解が生じにくい温度、例えば４００℃以下の比較的低温の条件下において、実用的な成膜レートでＳｉＯ膜を形成することが可能となる。このように、ステップ２でＤＳガスと一緒に供給されるＴＥＢガスは、ステップ１で供給されるＴＥＢガスとは異なり、Ｂソースというよりも、触媒的な物質として作用する。なお、ここでいう「触媒」とは、化学反応の前後でそれ自身は変化しないが、反応の速度を変化させる物質のことである。本実施形態の反応系における疑似触媒は、反応の速度等を変化させるが、それ自身の少なくとも一部は化学反応の前後で変化することから、厳密には「触媒」ではない。本明細書では、このように、触媒のように作用するが、それ自身の少なくとも一部は化学反応の前後で変化する物質のことを、「擬似触媒」と呼んでいる。
なお、ステップ２におけるＴＥＢガスの供給流量（分圧）は、ステップ１におけるＴＥＢガスの供給流量（分圧）よりも小さくするのが好ましい。これにより、ＴＥＢガスによる疑似触媒としての作用を効率的かつ適正に生じさせ、ウエハ２００上に形成されるＳｉＯ膜の面内膜厚均一性の低下を回避することが可能となる。また、この場合、ＴＥＢガスの使用量、すなわち、ガスコストを低減させることが可能となる。なお、ステップ２では、ＴＥＢガスをＢソースとしてではなく疑似触媒として使用することから、ステップ２におけるＴＥＢガスの供給時間を、ステップ２におけるＤＳガスの供給時間よりも短くしてもよい。すなわち、ステップ２において、ＤＳガスとＴＥＢガスとが一緒に供給される期間が短期間でも存在する限り、ＴＥＢガスの供給時間を短く設定してもよい。この場合、ＴＥＢガスの使用量、すなわち、ガスコストをさらに低減させることが可能となる。他の処理手順、処理条件は、図４（ａ）に示す成膜シーケンスの処理手順、処理条件と同様とすることができる。
（変形例３）
図５（ｂ）に示すように、変形例２において、ステップ１における第１層形成後の処理室２０１内のパージ処理を不実施としてもよい。すなわち、ステップ１における処理室２０１内へのＴＥＢガスの供給と、ステップ２における処理室２０１内へのＴＥＢガスの供給とを、これらの間にパージ処理を挟まずに連続的に行うようにしてもよい。他の処理手順、処理条件は、図４（ａ）に示す成膜シーケンスや変形例２の処理手順、処理条件と同様とすることができる。
本変形例においても、図４（ａ）に示す成膜シーケンスと同様の効果が得られる。また、ステップ１における第１層形成後のパージ処理を不実施とすることで、ステップ１における第１層形成後に処理室２０１内に残留していたＴＥＢガスを、ステップ２で供給されるＤＳガスと混合させ、疑似触媒として作用させることが可能となる。これにより、変形例２と同様の効果が得られるようになる。また、ステップ１における第１層形成後に処理室２０１内に残留していたＴＥＢガスを利用することで、ＴＥＢガスの利用効率を高め、ガスコストをさらに低減させることが可能となる。また、ステップ１における第１層形成後のパージ処理を不実施とすることで、１サイクルあたりの所要時間を短縮させ、成膜処理の生産性を向上させることも可能となる。
（変形例４）
図５（ｃ）や以下に示す成膜シーケンスのように、変形例１，２を組み合わせてもよい。すなわち、変形例１のようにステップ４を行い、ステップ４，２のそれぞれにおいて変形例２のようにＳｉ含有ガスとしてＤＳガスを用い、ステップ４，２のそれぞれにおいてＤＳガスと一緒にＴＥＢガスを供給するようにしてもよい。
（ＤＳ＋ＴＥＢ→ＴＥＢ→ＤＳ＋ＴＥＢ→Ｏ３）×ｎ ⇒ ＢドープＳｉＯ
本変形例においても、図４（ａ）に示す成膜シーケンスや変形例１，２と同様の効果が得られる。なお、ステップ４，２におけるＴＥＢガスの供給流量（分圧）を、ステップ１におけるＴＥＢガスの供給流量（分圧）よりも小さくするのが好ましい点や、ステップ４，２のそれぞれにおいて、ＴＥＢガスの供給時間を、ＤＳガスの供給時間よりも短くしてもよい点は、変形例２と同様である。他の処理手順、処理条件は、図４（ａ）に示す成膜シーケンスの処理手順、処理条件と同様とすることができる。なお、本変形例にさらに変形例３の思想を組み合わせてもよく、例えば、ステップ４，１における処理室２０１内のパージ処理を不実施としてもよい。この場合、変形例３と同様の効果が得られる。
（変形例５）
以下に示す成膜シーケンスのように、ドーパントガスとして、ＰＨガスのようなＰ含有ガスを用いるようにしてもよい。ＰＨガスを供給する際の処理手順、処理条件は、ＴＥＢガスを供給する際におけるそれらと同様とすることができる。本変形例においても、図４（ａ）に示す成膜シーケンスや変形例１と同様の効果が得られる。
（ＰＨ→ＢＴＢＡＳ→Ｏ３）×ｎ ⇒ ＰドープＳｉＯ
（ＢＴＢＡＳ→ＰＨ→ＢＴＢＡＳ→Ｏ３）×ｎ ⇒ ＰドープＳｉＯ
＜他の実施形態＞
以上、本発明の実施形態を具体的に説明した。但し、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
上述の実施形態では、基板上に主元素としてＳｉを含む膜を形成する例について説明したが、本発明はこのような態様に限定されない。例えば、本発明は、第２ガス、第４ガスとして、アミノ基（アミノリガンド）を含むガスである、テトラキスエチルメチルアミノハフニウム（Ｈｆ［Ｎ（Ｃ２Ｈ５）（ＣＨ３）］４、略称：ＴＥＭＡＨ）ガス等のＨｆ含有ガスや、テトラキスエチルメチルアミノジルコニウム（Ｚｒ［Ｎ（Ｃ２Ｈ５）（ＣＨ３）］４、略称：ＴＥＭＡＺ）ガス等のＺｒ含有ガスや、テトラキスジメチルアミノチタニウム（Ｔｉ［Ｎ（ＣＨ３）２］４、略称：ＴＤＭＡＴ）ガス等のＴｉ含有ガスを用い、以下に示す成膜シーケンスにより、Ｂが添加されたハフニウム酸化膜（ＢドープＨｆＯ膜）、Ｂが添加されたジルコニウム酸化膜（ＢドープＺｒＯ膜）、Ｂが添加されたチタン酸化膜（ＢドープＴｉＯ膜）等の金属酸化膜を形成する場合にも、好適に適用することができる。すなわち、本発明は、主元素として金属元素を含む膜を形成する場合にも好適に適用することができる。
（ＴＥＢ→ＴＥＭＡＨ→Ｏ３）×ｎ ⇒ ＢドープＨｆＯ
（ＴＥＭＡＨ→ＴＥＢ→ＴＥＭＡＨ→Ｏ３）×ｎ ⇒ ＢドープＨｆＯ
（ＴＥＢ→ＴＥＭＡＺ→Ｏ３）×ｎ ⇒ ＢドープＺｒＯ
（ＴＥＭＡＺ→ＴＥＢ→ＴＥＭＡＺ→Ｏ３）×ｎ ⇒ ＢドープＺｒＯ
（ＴＥＢ→ＴＤＭＡＴ→Ｏ３）×ｎ ⇒ ＢドープＴｉＯ
（ＴＤＭＡＴ→ＴＥＢ→ＴＤＭＡＴ→Ｏ３）×ｎ ⇒ ＢドープＴｉＯ
また例えば、本発明は、第２ガス、第４ガスとして、ＴＥＭＡＨガス、ＴＥＭＡＺガス、ＴＤＭＡＴガス等の金属元素含有ガスと、ＢＤＥＡＳガス等のＳｉ含有ガスと、を用い、以下に示す成膜シーケンスにより、Ｂが添加されたハフニウムシリケート膜（ＢドープＨｆＳｉＯ膜）、Ｂが添加されたジルコニウムシリケート膜（ＢドープＺｒＳｉＯ膜）、Ｂが添加されたチタンシリケート膜（ＢドープＴｉＳｉＯ膜）等の金属シリケート膜を形成する場合にも、好適に適用することができる。なお、以下の成膜シーケンスはあくまでも一例であって、金属含有ガスとＳｉ含有ガスとで供給順序を入れ替えてもよい。
（ＴＥＢ→ＴＥＭＡＨ→ＢＤＥＡＳ→Ｏ３）×ｎ ⇒ ＢドープＨｆＳｉＯ
（ＴＥＭＡＨ→ＴＥＢ→ＢＤＥＡＳ→Ｏ３）×ｎ ⇒ ＢドープＨｆＳｉＯ
（ＴＥＢ→ＴＥＭＡＺ→ＢＤＥＡＳ→Ｏ３）×ｎ ⇒ ＢドープＺｒＳｉＯ
（ＴＥＭＡＺ→ＴＥＢ→ＢＤＥＡＳ→Ｏ３）×ｎ ⇒ ＢドープＺｒＳｉＯ
（ＴＥＢ→ＴＤＭＡＴ→ＢＤＥＡＳ→Ｏ３）×ｎ ⇒ ＢドープＴｉＳｉＯ
（ＴＤＭＡＴ→ＴＥＢ→ＢＤＥＡＳ→Ｏ３）×ｎ ⇒ ＢドープＴｉＳｉＯ
基板処理に用いられるレシピは、処理内容に応じて個別に用意し、電気通信回線や外部記憶装置１２３を介して記憶装置１２１ｃ内に格納しておくことが好ましい。そして、処理を開始する際、ＣＰＵ１２１ａが、記憶装置１２１ｃ内に格納された複数のレシピの中から、基板処理の内容に応じて、適正なレシピを適宜選択することが好ましい。これにより、１台の基板処理装置で様々な膜種、組成比、膜質、膜厚の膜を、再現性よく形成することができるようになる。また、オペレータの負担を低減でき、操作ミスを回避しつつ、処理を迅速に開始できるようになる。
上述のレシピは、新たに作成する場合に限らず、例えば、基板処理装置に既にインストールされていた既存のレシピを変更することで用意してもよい。レシピを変更する場合は、変更後のレシピを、電気通信回線や当該レシピを記録した記録媒体を介して、基板処理装置にインストールしてもよい。また、既存の基板処理装置が備える入出力装置１２２を操作し、基板処理装置に既にインストールされていた既存のレシピを直接変更するようにしてもよい。
上述の実施形態では、一度に複数枚の基板を処理するバッチ式の基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、例えば、一度に１枚または数枚の基板を処理する枚葉式の基板処理装置を用いて膜を形成する場合にも、好適に適用できる。また、上述の実施形態では、ホットウォール型の処理炉を有する基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、コールドウォール型の処理炉を有する基板処理装置を用いて膜を形成する場合にも、好適に適用できる。
これらの基板処理装置を用いる場合においても、上述の実施形態や変形例と同様な処理手順、処理条件にて成膜を行うことができ、これらと同様の効果が得られる。
また、上述の実施形態や変形例は、適宜組み合わせて用いることができる。このときの処理手順、処理条件は、例えば、上述の実施形態の処理手順、処理条件と同様とすることができる。
以下、実施例について説明する。
実施例として、図１に示す基板処理装置を用い、図４（ｂ）に示す成膜シーケンスにより、ウエハ上にＳｉＯ膜を形成した。ステップ４，１〜３の処理条件は、上述の実施形態に記載の処理条件範囲内の所定の条件とした。
比較例として、図１に示す基板処理装置を用い、ウエハに対してＢＴＢＡＳガスを供給するステップ２’、ウエハに対してＴＥＢガスを供給するステップ１’、ウエハに対してＯ３ガスを供給するステップ３’をこの順に非同時に行うサイクルを所定回数行うことにより、ウエハ上にＳｉＯ膜を形成した。ステップ１’〜３’の処理条件は、それぞれ、実施例におけるステップ１〜３の処理条件と同様とした。
そして、実施例、比較例で形成したＳｉＯ膜のＢ濃度をそれぞれ測定した。図６は、実施例および比較例における測定結果を示す。図６の横軸は比較例、実施例を左から順に示しており、縦軸は膜中のＢ濃度［ａｔｏｍｓ／ｃｍ３］をそれぞれ示している。図６によれば、実施例のＳｉＯ膜のＢ濃度は１×１０２１［ａｔｏｍｓ／ｃｍ３］オーダーであり、膜中に充分な量のＢを残せていることが分かる。すなわち、ステップ４，１〜３をこの順に行うことにより、ステップ１で形成されるＢ含有層を保護することができ、Ｂ含有層からのＢの脱離を抑制できたことが分かる。これに対し、比較例のＳｉＯ膜のＢ濃度は１×１０１８［ａｔｏｍｓ／ｃｍ３］オーダーであり、実施例のＳｉＯ膜に比べて膜中のＢが大幅に少ないことが分かる。これは、ステップ２’，１’，３’をこの順に行う場合には、ステップ１’を行うことでウエハ上に形成されたＢ含有層へＯ３ガスが供給され、Ｂ含有層からＢが大量に脱離してしまったためと考えられる。なお、発明者等は、図４（ａ）に示す成膜シーケンス、すなわち、各サイクルにおいてステップ４を不実施とし、ステップ１〜３をこの順に行う場合においても、比較例に比べてＢ濃度が大幅に高いＳｉＯ膜を形成できることを確認した。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
（付記１）
本発明の一態様によれば、
（ａ）基板に対してドーパントとしての硼素またはリンを含み塩素非含有の第１ガスを供給する工程と、
（ｂ）前記基板に対してシリコンまたは金属元素を含む第２ガスを供給する工程と、
（ｃ）前記基板に対して酸素を含む第３ガスを供給する工程と、
をこの順に非同時に行うサイクルを所定回数行うことで、前記基板上に、シリコンおよび前記金属元素のうち少なくともいずれかを含み前記ドーパントが添加された酸化膜を形成する工程を有する半導体装置の製造方法、または、基板処理方法が提供される。
（付記２）
付記１に記載の方法であって、好ましくは、
前記（ａ）では、前記基板上に前記ドーパントを含む第１層を形成し、前記（ｂ）では、前記第１層上にシリコンまたは前記金属元素を含む第２層を形成する。
（付記３）
付記２に記載の方法であって、好ましくは、
前記（ｂ）では、前記第１層の表面を前記第２層により覆う。
（付記４）
付記２または３に記載の方法であって、好ましくは、
前記（ｃ）では、前記第２層により前記第１層の酸化をブロックする。
（付記５）
付記１〜４のいずれかに記載の方法であって、好ましくは、
前記サイクルでは、前記（ａ）を行う前に、（ｄ）前記基板に対して前記第２ガスを供給する工程をさらに行う。好ましくは、（ｄ）では、前記基板上にシリコンまたは前記金属元素を含む第４層を形成する。
（付記６）
付記１〜５のいずれかに記載の方法であって、好ましくは、
前記（ｂ）では、前記第２ガスと一緒に前記第１ガスを供給する。また好ましくは、前記（ｂ）では、前記第２ガスと一緒に供給した前記第１ガスを疑似触媒として作用させる。また好ましくは、前記（ｂ）で供給する前記第１ガスの流量を、前記（ａ）で供給する前記第１ガスの流量よりも少なくする。
（付記７）
付記５に記載の方法であって、好ましくは、
前記（ｄ）では、前記第２ガスと一緒に前記第１ガスを供給する。また好ましくは、前記（ｄ）では、前記第２ガスと一緒に供給した前記第１ガスを疑似触媒として作用させる。また好ましくは、前記（ｄ）で供給する前記第１ガスの流量を、前記（ａ）で供給する前記第１ガスの流量よりも少なくする。
（付記８）
付記１〜７のいずれかに記載の方法であって、好ましくは、
前記第２ガスは、Ｓｉ−Ｈ結合を含むガスである。また好ましくは、前記第２ガスは、水素化ケイ素ガスである。また好ましくは、前記第２ガスは、ジシランガスである。
（付記９）
付記１〜７のいずれかに記載の方法であって、好ましくは、
前記第２ガスは、アミノ基を含むガスである。また好ましくは、前記第２ガスは、アミノシランガスである。
（付記１０）
付記１〜９のいずれかに記載の方法であって、好ましくは、
前記第１ガスは、アルキル基を含むガスである。また好ましくは、前記第１ガスは、エチル基を含むガスである。また好ましくは、前記第１ガスは、オクテット則を満たさないガスである。また好ましくは、前記第１ガスは、トリエチルボランガスである。
（付記１１）
付記１〜１０に記載の方法であって、好ましくは、
前記第３ガスは、窒素非含有のガスである。また好ましくは、前記第３ガスは、オゾンガス、プラズマ励起させた酸素ガス、および、酸素ガスおよび水素ガスからなる群より選択される少なくとも１以上のガスである。
（付記１２）
付記１〜１１のいずれかに記載の方法であって、好ましくは、
前記酸化膜を形成する工程では、前記基板の温度を２００℃以上４００℃以下とする。
（付記１３）
本発明の他の態様によれば、
基板に対して処理が行われる処理室と、
前記処理室内へドーパントとしての硼素またはリンを含み塩素非含有の第１ガスを供給する第１供給系と、
前記処理室内の基板に対してシリコンまたは金属元素を含む第２ガスを供給する第２供給系と、
前記処理室内の基板に対して酸素を含む第３ガスを供給する第３供給系と、
前記処理室内において、（ａ）基板に対して前記第１ガスを供給する処理と、（ｂ）前記基板に対して前記第２ガスを供給する処理と、（ｃ）前記基板に対して前記第３ガスを供給する処理と、をこの順に非同時に行うサイクルを所定回数行うことで、前記基板上に、シリコンおよび前記金属元素のうち少なくともいずれかを含み前記ドーパントが添加された酸化膜を形成する処理を行わせるように、前記第１供給系、前記第２供給系、および前記第３供給系を制御するよう構成される制御部と、
を有する基板処理装置が提供される。
（付記１４）
本発明のさらに他の態様によれば、
基板処理装置の処理室内において、
（ａ）基板に対してドーパントとしての硼素またはリンを含み塩素非含有の第１ガスを供給する手順と、
（ｂ）前記基板に対してシリコンまたは金属元素を含む第２ガスを供給する手順と、
（ｃ）前記基板に対して酸素を含む第３ガスを供給する手順と、
をこの順に非同時に行うサイクルを所定回数行うことで、前記基板上に、シリコンおよび前記金属元素のうち少なくともいずれかを含み前記ドーパントが添加された酸化膜を形成する手順をコンピュータによって前記基板処理装置に実行させるプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
２００ ウエハ（基板）

Claims (5)

  1. （ａ）基板に対してドーパントとしての硼素またはリンを含み塩素非含有の第１ガスを供給する工程と、
    （ｂ）前記基板に対してシリコンまたは金属元素を含む第２ガスを供給する工程と、
    （ｃ）前記基板に対して酸素を含む第３ガスを供給する工程と、
    をこの順に非同時に行うサイクルを所定回数行うことで、前記基板上に、シリコンおよび前記金属元素のうち少なくともいずれかを含み前記ドーパントが添加された酸化膜を形成する工程を有する半導体装置の製造方法。
  2. 前記（ａ）では、前記基板上に前記ドーパントを含む第１層を形成し、前記（ｂ）では、前記第１層上にシリコンまたは前記金属元素を含む第２層を形成する請求項１に記載の半導体装置の製造方法。
  3. 前記（ｂ）では、前記第１層の表面を前記第２層により覆う請求項１または２に記載の半導体装置の製造方法。
  4. 基板に対して処理が行われる処理室と、
    前記処理室内へドーパントとしての硼素またはリンを含み塩素非含有の第１ガスを供給する第１供給系と、
    前記処理室内の基板に対してシリコンまたは金属元素を含む第２ガスを供給する第２供給系と、
    前記処理室内の基板に対して酸素を含む第３ガスを供給する第３供給系と、
    前記処理室内において、（ａ）基板に対して前記第１ガスを供給する処理と、（ｂ）前記基板に対して前記第２ガスを供給する処理と、（ｃ）前記基板に対して前記第３ガスを供給する処理と、をこの順に非同時に行うサイクルを所定回数行うことで、前記基板上に、シリコンおよび前記金属元素のうち少なくともいずれかを含み前記ドーパントが添加された酸化膜を形成する処理を行わせるように、前記第１供給系、前記第２供給系、および前記第３供給系を制御するよう構成される制御部と、
    を有する基板処理装置。
  5. 基板処理装置の処理室内において、
    （ａ）基板に対してドーパントとしての硼素またはリンを含み塩素非含有の第１ガスを供給する手順と、
    （ｂ）前記基板に対してシリコンまたは金属元素を含む第２ガスを供給する手順と、
    （ｃ）前記基板に対して酸素を含む第３ガスを供給する手順と、
    をこの順に非同時に行うサイクルを所定回数行うことで、前記基板上に、シリコンおよび前記金属元素のうち少なくともいずれかを含み前記ドーパントが添加された酸化膜を形成する手順をコンピュータによって前記基板処理装置に実行させるプログラム。
JP2017012823A 2017-01-27 2017-01-27 半導体装置の製造方法、基板処理装置、およびプログラム Active JP6814057B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017012823A JP6814057B2 (ja) 2017-01-27 2017-01-27 半導体装置の製造方法、基板処理装置、およびプログラム
US15/877,087 US10720325B2 (en) 2017-01-27 2018-01-22 Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017012823A JP6814057B2 (ja) 2017-01-27 2017-01-27 半導体装置の製造方法、基板処理装置、およびプログラム

Publications (2)

Publication Number Publication Date
JP2018121006A true JP2018121006A (ja) 2018-08-02
JP6814057B2 JP6814057B2 (ja) 2021-01-13

Family

ID=62980175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017012823A Active JP6814057B2 (ja) 2017-01-27 2017-01-27 半導体装置の製造方法、基板処理装置、およびプログラム

Country Status (2)

Country Link
US (1) US10720325B2 (ja)
JP (1) JP6814057B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN111902918A (zh) * 2018-04-27 2020-11-06 株式会社国际电气 半导体装置的制造方法、基板处理装置以及程序

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6780704B1 (en) * 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
US7419903B2 (en) * 2000-03-07 2008-09-02 Asm International N.V. Thin films
WO2001066832A2 (en) * 2000-03-07 2001-09-13 Asm America, Inc. Graded thin films
KR100340207B1 (ko) * 2000-06-15 2002-06-12 윤종용 절연막 및 그의 제조 방법
US6730619B2 (en) * 2000-06-15 2004-05-04 Samsung Electronics Co., Ltd. Method of manufacturing insulating layer and semiconductor device including insulating layer
US6960537B2 (en) * 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
TW200526804A (en) * 2003-10-30 2005-08-16 Tokyo Electron Ltd Method of manufacturing semiconductor device, film-forming apparatus, and storage medium
JP2008218984A (ja) * 2007-02-06 2008-09-18 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP4854591B2 (ja) * 2007-05-14 2012-01-18 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5665289B2 (ja) * 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5384291B2 (ja) * 2008-11-26 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP2011023576A (ja) 2009-07-16 2011-02-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5467007B2 (ja) * 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
US8772880B2 (en) * 2009-10-06 2014-07-08 Hitachi, Ltd. Semiconductor integrated circuit device
JP5616737B2 (ja) * 2009-11-20 2014-10-29 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US9472637B2 (en) * 2010-01-07 2016-10-18 Hitachi Kokusai Electric Inc. Semiconductor device having electrode made of high work function material and method of manufacturing the same
WO2011093203A1 (ja) * 2010-01-29 2011-08-04 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び半導体装置
JP5410318B2 (ja) * 2010-02-05 2014-02-05 株式会社日立製作所 出力ドライバ回路
JP5651451B2 (ja) * 2010-03-16 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5374638B2 (ja) * 2010-04-09 2013-12-25 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5654862B2 (ja) * 2010-04-12 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
US8637411B2 (en) * 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
JP5572447B2 (ja) * 2010-05-25 2014-08-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5687547B2 (ja) * 2010-06-28 2015-03-18 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
WO2012060379A1 (ja) * 2010-11-04 2012-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
WO2012090738A1 (ja) * 2010-12-27 2012-07-05 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5847566B2 (ja) * 2011-01-14 2016-01-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
WO2013054655A1 (ja) * 2011-10-14 2013-04-18 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体
JP6039996B2 (ja) * 2011-12-09 2016-12-07 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5869923B2 (ja) * 2012-03-09 2016-02-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6035161B2 (ja) * 2012-03-21 2016-11-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6007031B2 (ja) * 2012-08-23 2016-10-12 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6009870B2 (ja) * 2012-09-11 2016-10-19 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6129573B2 (ja) 2013-02-13 2017-05-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6125279B2 (ja) * 2013-03-05 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6111097B2 (ja) * 2013-03-12 2017-04-05 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5864637B2 (ja) * 2013-03-19 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6111106B2 (ja) * 2013-03-19 2017-04-05 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5998101B2 (ja) * 2013-05-24 2016-09-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6125946B2 (ja) * 2013-08-08 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP5788448B2 (ja) * 2013-09-09 2015-09-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6068661B2 (ja) * 2013-09-30 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、基板処理システム及びプログラム
JP2015103729A (ja) * 2013-11-27 2015-06-04 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6247095B2 (ja) * 2013-12-27 2017-12-13 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6254848B2 (ja) * 2014-01-10 2017-12-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5852147B2 (ja) * 2014-01-23 2016-02-03 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP5852151B2 (ja) * 2014-02-12 2016-02-03 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP5855691B2 (ja) * 2014-02-25 2016-02-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP5883049B2 (ja) * 2014-03-04 2016-03-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6320129B2 (ja) * 2014-04-02 2018-05-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5886366B2 (ja) * 2014-06-04 2016-03-16 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6347544B2 (ja) * 2014-07-09 2018-06-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5886381B2 (ja) * 2014-07-23 2016-03-16 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6009513B2 (ja) * 2014-09-02 2016-10-19 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
WO2016038660A1 (ja) * 2014-09-08 2016-03-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6347548B2 (ja) * 2014-09-08 2018-06-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6490374B2 (ja) * 2014-09-24 2019-03-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN105609406B (zh) * 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统
JP6339236B2 (ja) * 2014-12-22 2018-06-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
CN107112235B (zh) * 2015-01-07 2020-11-20 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
JP6470057B2 (ja) * 2015-01-29 2019-02-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6529348B2 (ja) * 2015-06-05 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6506666B2 (ja) * 2015-09-25 2019-04-24 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6545093B2 (ja) * 2015-12-14 2019-07-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6594768B2 (ja) * 2015-12-25 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6560991B2 (ja) * 2016-01-29 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6561001B2 (ja) * 2016-03-09 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、ガス供給系およびプログラム
JP6594804B2 (ja) * 2016-03-11 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6546872B2 (ja) * 2016-04-07 2019-07-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6573578B2 (ja) * 2016-05-31 2019-09-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6585551B2 (ja) * 2016-06-15 2019-10-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US10629435B2 (en) * 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US10037884B2 (en) * 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
WO2018055724A1 (ja) * 2016-09-23 2018-03-29 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6456893B2 (ja) * 2016-09-26 2019-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、記録媒体および基板処理装置
JP6817845B2 (ja) * 2017-02-22 2021-01-20 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
TWI754041B (zh) * 2017-04-18 2022-02-01 日商東京威力科創股份有限公司 被處理體之處理方法
JP6842988B2 (ja) * 2017-05-19 2021-03-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6806719B2 (ja) * 2018-01-17 2021-01-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
US20180218897A1 (en) 2018-08-02
US10720325B2 (en) 2020-07-21
JP6814057B2 (ja) 2021-01-13

Similar Documents

Publication Publication Date Title
US10513775B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6042656B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5775947B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6086942B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP7088990B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP2018164014A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP6192147B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6086934B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2013077805A (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2014236129A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP6741780B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6084298B2 (ja) 基板処理装置、基板処理方法および半導体装置の製造方法
JP2016072587A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2017112145A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JPWO2012165166A1 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
WO2018055724A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2017022276A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US11072859B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
JP6470468B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2018101687A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6814057B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
WO2018193538A1 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
JP2018163931A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
US20220170154A1 (en) Substrate processing method, recording medium, and substrate processing apparatus
KR20240041928A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180820

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201218

R150 Certificate of patent or registration of utility model

Ref document number: 6814057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250