JP2012528488A - 拡散バリアで被覆された基板上の半導体デバイス及びその形成方法 - Google Patents

拡散バリアで被覆された基板上の半導体デバイス及びその形成方法 Download PDF

Info

Publication number
JP2012528488A
JP2012528488A JP2012513271A JP2012513271A JP2012528488A JP 2012528488 A JP2012528488 A JP 2012528488A JP 2012513271 A JP2012513271 A JP 2012513271A JP 2012513271 A JP2012513271 A JP 2012513271A JP 2012528488 A JP2012528488 A JP 2012528488A
Authority
JP
Japan
Prior art keywords
layer
diffusion barrier
metal substrate
semiconductor layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012513271A
Other languages
English (en)
Other versions
JP5729707B2 (ja
JP2012528488A5 (ja
Inventor
カマス、アルビンド
コクシス、マイケル
マッカーシー、ケビン
ティン ウォン、グロリア、マン
Original Assignee
コヴィオ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コヴィオ インコーポレイテッド filed Critical コヴィオ インコーポレイテッド
Publication of JP2012528488A publication Critical patent/JP2012528488A/ja
Publication of JP2012528488A5 publication Critical patent/JP2012528488A5/ja
Application granted granted Critical
Publication of JP5729707B2 publication Critical patent/JP5729707B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)

Abstract

拡散バリアが被覆された金属基板上の半導体デバイス、及びその製造方法を開示する。半導体デバイスは、金属基板と、金属基板上の拡散バリア層と、拡散バリア層上の絶縁層と、絶縁層上のデバイス層とを備える。方法は、金属基板上に拡散バリア層を形成する工程と、拡散バリア層上に絶縁層を形成する工程と、絶縁層上にデバイス層を形成する工程とを備える。このような拡散バリアを被覆した基板は、金属基板から、そこに形成された半導体デバイスへと金属原子が拡散するのを防ぐ。
【選択図】図２Ｃ

Description

本発明は、概して、半導体デバイスの分野に関する。より詳細には、本発明の実施形態は、拡散バリアで被覆された金属基板上に形成された半導体デバイス及びその形成方法に関する。
［優先権情報］
本出願は、２００９年５月２８日出願の米国仮出願６１／１８１９５３号明細書（代理人整理番号ＩＤＲ３０２１）の優先権を主張するものであり、前記出願の内容は、参照により本明細書に組み込まれる。
金属箔基板（例えば、ステンレス鋼、アルミニウム、銅等）を使用して半導体デバイスを形成することにより、半導体製品を柔軟に製造することが可能となる。加えて、金属箔基板を使用することにより、金属箔基板の特性を大幅に劣化させることなく、電子デバイスの層、構造及び／又は形成されるデバイスの高温処理を行うことが可能である。しかしながら、金属箔基板の組成（例えば、ステンレス鋼の基板の場合には、鉄、及び、クロム、ニッケル、モリブデン、ニオブ等の合金元素の原子）が十分に高い拡散性を有する場合には、昇温過程において、金属箔基板から１以上の電子デバイス（例えば、半導体又は誘電体）の層、構造、及び／又はそこに形成されるデバイスへと構成原子が拡散してしまい、電気的特性を劣化させてしまう場合があった。
図１には、半導体デバイスの一例として、薄膜トランジスタ（ＴＦＴ）５が示されている。絶縁層２０が、金属箔基板１０と半導体部３０との間に配置されている。半導体部３０は、そこに形成されるソース領域６０及びドレイン領域７０を有し、ゲート積層体は、ゲート誘電体４０及びゲート電極５０を含む。アニール工程において、ソース領域６０及びドレイン領域７０内のドーパントを活性化させる、及び／又は、半導体部３０を少なくとも部分的に結晶化させるのに十分な温度に、基板１０上のＴＦＴ５を加熱してもよい。このように高温（例えば、３５０℃を超える温度、特に、６００℃を超える温度）にすることにより、金属箔基板１０内の金属原子の移動度を高くすることができ、金属原子の拡散距離を、絶縁体の厚みと同等程度にすることが可能である。図の矢印８０で示されているような、基板１０から絶縁層２０を通過し、ＴＦＴ５の活性領域（例えば、半導体部３０のチャネル領域及び／又はソース／ドレイン領域６０、７０）及び／又はゲート誘電体領域４０へと金属原子が拡散すると、ＴＦＴ５の動作特性（例えば、ＴＦＴ５の閾値電圧、閾値下の勾配、リーク電流、及び／又はオン電流）を劣化させてしまうことが考えられる。したがって、基板１０から絶縁層２０を通過して、ＴＦＴ５の活性領域及び／又はゲート誘電体領域４０への金属原子の拡散を妨げるべく、金属基板１０と半導体層３０（又は、その他のデバイス層）との間に、拡散バリアを形成することが望ましい。また、金属原子が添加されると、デバイス層の特性が変化してしまい望ましくないような場合にも、金属基板１０と、例えば、キャパシタ、ダイオード、インダクタ、抵抗等のその他のデバイスのデバイス層との間に、拡散バリアを設けることが望ましい。
一側面において、本発明は、金属基板を被覆する拡散バリア上に形成される電気デバイスに関し、電気デバイスは、金属基板と、金属基板上の１以上の拡散バリア層と、拡散バリア層上の１以上の絶縁層と、絶縁層上の半導体又はその他のデバイス層とを備える。
別の側面において、本発明は、金属基板上の電気デバイスを形成する方法に関し、方法は、１以上の拡散バリア層を金属基板上に形成する工程と、１以上の絶縁層を拡散バリア層上に形成する工程と、半導体又はその他のデバイス層を絶縁層上に形成する工程とを備える。
本発明は、拡散バリアで被覆された金属基板上に形成される電気デバイス、及びその形成方法を提供する。拡散バリアは、金属基板からそこに形成される電気デバイスへの金属原子の拡散を防ぐ。これら及びその他の本発明の利点が、以下に記載する詳細な説明から明らかとなるであろう。
絶縁体で被覆された金属基板に形成されたＴＦＴが示されている。 本発明の実施形態に係る拡散バリアで被覆された金属基板上のＴＦＴを製造する方法によって形成される構造を例示した図である。 本発明の実施形態に係る拡散バリアで被覆された金属基板上のＴＦＴを製造する方法によって形成される構造を例示した図である。 本発明の実施形態に係る拡散バリアで被覆された金属基板上のＴＦＴを製造する方法によって形成される構造を例示した図である。 本発明の実施形態に係る拡散バリアで被覆された金属基板上のＴＦＴを製造する方法によって形成される構造を例示した図である。 本発明の実施形態に係る拡散バリアで被覆された金属基板上のＴＦＴを製造する方法によって形成される構造を例示した図である。 金属基板上に拡散バリア層を形成する別の方法を例示した図である。 金属基板上に拡散バリア層を形成する別の方法を例示した図である。 金属基板上に拡散バリア層を形成する別の方法を例示した図である。 本発明の実施形態に係る拡散バリアで被覆された金属基板を製造する方法の更なる例において形成される構造を例示した図である。 本発明の実施形態に係る拡散バリアで被覆された金属基板を製造する方法の更なる例において形成される構造を例示した図である。 ＳｉＯ２層の厚みの関数で表した、ＳｉＯ２層の下のＡｌＮ層及びＴｉＮ層の反射率の減少を表したグラフである。
以下、添付の図面に示される例を参照して、本発明の様々な実施形態を詳細に説明する。本発明が、以下の実施形態に関連して記載されるが、これらの記載は、本発明がこれらの実施形態に限定されることを意図していないことは理解されるべきである。本発明は、添付の特許請求の範囲で規定される本発明の精神及び範囲に含まれる代替、改良及び均等物も包含することを意図している。また、以下の詳細な説明には、本発明の完全な理解を提供するべく、数多くの詳細事項が記載されている。しかしながら、これらの詳細事項が無くとも、当業者は本発明を実施可能であることは明らかである。また、本発明の側面を不必要に曖昧にしない目的から、周知の方法、プロセス、部品及び回路については、詳細に説明していない。
一側面において、本発明は、金属基板を被覆する拡散バリア上に形成される電気デバイスに関し、電気デバイスは、金属基板と、金属基板上の少なくとも１つの拡散バリア層と、拡散バリア層上の少なくとも１つの絶縁層と、絶縁層上の少なくとも１つのデバイス層（例えば、半導体層）とを備える。別の側面において、本発明は、金属基板上に電気デバイスを形成する方法に関し、方法は、少なくとも１つの拡散バリア層を金属基板上に形成する工程と、少なくとも１つの絶縁層を拡散バリア層上に形成する工程と、少なくとも１つのデバイス層（例えば、半導体層）を絶縁層上に形成する工程とを備える。
本発明の様々な側面における、拡散バリアで被覆された金属基板に電気デバイスを形成する方法の例を参照して、本発明が詳細に説明される。
［バリアが被覆された金属基板上のデバイスの例］
図２Ａには、ステンレス鋼（いかなるグレードのステンレス鋼であってもよい、例えば、３０４型、３１６型等）又は、電気デバイスの製造に関係する典型的な処理温度（例えば、およそ３５０℃以上の温度、又は、３５０℃以上であって基板の軟化温度を下回る温度）に十分耐え得る軟化温度を有するその他の好適な元素の金属又は合金の、スラブ、箔、又はシートで構成される金属基板２１０が示されている。一実施形態において、金属は、３０４型のステンレス鋼であるが、あらゆるステンレス鋼の合金を使用することができる。これに替えて、金属基板２１０は、例えば、アルミニウム、銅、チタン又はモリブデンのスラブ、箔又はシートで構成されていてもよい。金属基板２１０は、約１０μｍから約１０００μｍ（例えば、１０μｍ〜５００μｍ、５０μｍ〜２００μｍ、又は、上記の範囲に含まれるその他の値及びその他の値の範囲）の厚みを有してもよい。金属基板２１０は、基本的にいかなる形状を有してもよく、例えば、正方形、円形、長円形、楕円形等であってもよい。これに替えて、金属基板２１０は、所定の不規則な及び／又はパターン化された形状を有してもよい。ある実施形態では、金属基板２１０は、正方形又は矩形であってもよく、或いは、正方形又は矩形の単位をｘ×ｙ個含むシート、又は（例えば、表示装置、太陽電池、ＩＤタグ等の）１つの集積回路に対応する個別の基板を単位としてｘ個の単位の幅を有するシートの一巻であってもよい。
通常、拡散バリア層２２０の堆積の前に、金属基板２１０の洗浄が行われる。洗浄することにより、金属基板２１０をストックから準備する段階の処理で付着した残留物、有機材料残留物、粒子及び／又はその他の汚染物質といった拡散バリア層２２０が金属基板２１０の表面への密着性に悪影響を与える可能性のある残留物を取り除くことができる。金属基板２１０の洗浄は、湿式洗浄及び／又は乾式洗浄を含んでもよい。一例では、洗浄は、金属基板２１０の表面のエッチングを含み、エッチングに続いて、必要に応じて、金属基板２１０のリンス及び／又は乾燥を行ってもよい。
好適なエッチング技術として、ウェットエッチングプロセス（例えば、湿式化学エッチング）、又はドライエッチング（例えば、反応性イオンエッチング（ＲＩＥ）又はスパッタエッチング）を含んでもよい。一実施形態において、基板を液相の洗浄剤（例えば、有機残留物を取り除く洗浄剤）に浸漬する、及び／又は液相の洗浄剤で基板をすすぐことにより金属基板２１０を洗浄した後、希薄酸性水溶液（例えば、アンモニア及び／又はフッ化アンモニウムで緩衝された希フッ酸水溶液）を使用してウェットエッチングが行われる。基板２１０をウェットエッチングするのに使用できるその他の酸としては、硝酸、硫酸、塩酸等が挙げられ、使用される鋼又はその他の金属のグレード、及び金属基板２１０が処理される温度に応じて選択される。別の実施形態では、金属基板２１０を、スパッタエッチングによってクリーニングしてもよい。金属基板２１０を洗浄するドライエッチングに使用される気体の選択肢は特に限定されない。金属基板２１０の表面から望ましくない汚染物質を実質的に全て取り除き、また、取り除くことが不可能な残留物を残さないような、あらゆる気体及び複数の気体の組み合わせを採用することができる。例えば、金属基板２１０のスパッタクリーニングに、アルゴンのような不活性ガスを使用してもよい。
エッチングの後、金属基板２１０を（例えば、純水で）リンスし、必要に応じて、さらに有機溶媒又は溶媒混合液に浸漬する及び／又は有機溶媒又は溶媒混合液ですすいで、金属基板２１０の表面に存在する可能性がある望ましくない有機残留物を取り除いてもよい。これに替えて、（純水でリンスした後で）、界面活性剤の水溶液又は懸濁液に浸漬する及び／又はこれらの液ですすぐことによって、更なるクリーニングを行ってもよい。例えば、更なるクリーニングとして、鋼を化学的に傷めない洗浄溶剤で金属基板２１０を処理してもよい。洗浄溶剤としては、例えば、（１以上のハロゲンで置換された）Ｃ６−Ｃ１２アルカン、Ｃ２−Ｃ２０アルカン酸のＣ１−Ｃ６アルキルエステル、Ｃ２−Ｃ６ジアルキルエーテル、メトキシＣ４−Ｃ６アルカン、Ｃ２−Ｃ４アルキレングリコール及びＣ１−Ｃ４アルキルエーテル及び／又はこれらのＣ１−Ｃ４アルキルエステル、（１以上のＣ１−Ｃ４アルキル基、Ｃ１−Ｃ４アルコキシ基、及び／又はハロゲンで置換された）Ｃ６−Ｃ１０アレーン、及びＣ２−Ｃ６アルキレン又はジアルキレンエーテル、チオエーテル（スルホキシド及びチオエーテルのスルホン誘導体を含む）、及びエステル（例えば、テトラヒドロフラン、ジオキサン、γ−プロピオラクトン、δ−ブチロラクトン、及びテトラメチレンスルホン）が挙げられる。一例では、洗浄溶剤は、ジプロピレングリコールメチルエーテルアセテート（ＤＰＧＭＥＡ）、及び／又は、テトラメチレンスルホンを含む（例えば、ニュージャージー州ブランチバーグのＡＺ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ社製のＫＷＩＫ ＳＴＲＩＰクリーナーであってもよく、これは、ＤＰＧＭＥＡを６５−７０％及びテトラメチレンスルホンを３５−４０％含む。）。
ある実施形態では、金属基板２１０の洗浄は、処理及び取り扱いを容易にするため、金属基板２１０が最終的な形状へと切り出される又は形成される前のロール状態又はシート状態で行ってもよい。しかしながら、その他の実施形態では、金属基板２１０を、洗浄の前に切り出し又は形成してもよい。
図２Ｂに示すように、金属基板２１０を洗浄した後、拡散バリア層２２０を基板上に形成する。拡散バリア層２２０は、好ましくは、所定の時間及び温度における拡散種の（金属基板２１０からの）拡散全長よりも大きな厚みを有する。例えば、拡散全長は、（１）（特定の／所定の処理温度における）拡散種の拡散バリア層、及び、拡散種を含む層と保護層（例えば、デバイス層を覆う層）との間に形成されたその他の層を通過する拡散率と、（２）構造が特定の／所定の処理温度に晒される時間の長さと、の積で測定される。様々な実施形態において、拡散バリア層２２０の厚みは、拡散種それぞれが関係する拡散長よりも少なくとも５％、１０％又はそれ以上大きい。このように構成することにより、相対的に低い処理温度であっても、拡散種の悪い影響を拡散バリア層２２０が適切に防ぐように、最小限のコスト及び製造工程全体の影響を最小限にして、拡散バリア層を設計することができる。拡散バリアの具体的な機能の１つとして、拡散バリアの上方に位置するデバイス層における拡散種の拡散率と比較して、相対的に大幅に（典型的には、１桁以上）拡散種の拡散率を下げることができる。拡散バリア層２２０は、例えば、タングステン−タンタル合金、又はタングステン−チタン合金のようなタングステン又はチタンの合金、若しくは、窒化チタン、窒化アルミニウム、窒化チタンアルミニウムのようなチタン又はアルミニウム化合物を含んでもよい。これに替えて、拡散バリア層２２０は、酸化シリコン、窒化シリコン、酸化窒化シリコン（すなわち、ＳｉｘＯｙＮｚ、ここでｘ＝２ｙ＋［４ｚ／３］）、アルミナ、チタニア（酸化チタン）、ゲルマニア（酸化ゲルマニウム）（ＧｅＯ２）、ハフニア（酸化ハフニウム）、ジルコニア（酸化ジルコニウム）、セリア（酸化セリウム）、及び／又はその他の希土類酸化物、これらの組み合わせ、及びこれらのナノ積層体を含む絶縁隔壁を含んでもよい。
窒化チタン及び／又は窒化アルミニウムを含む化合物であれば、多くの様々な堆積方法に適合する相対的に安価なバリア層を提供することができる。ある実施形態において、拡散バリア層２２０は、ＴｉｘＮｙで表されるチタン化合物を含み、ｘ対ｙの比は、約３：４から約３：２である。一例では、ｘ及びｙはそれぞれ、約１である。その他の実施形態において、拡散バリア層２２０は、ＴｉａＡｌｂＮｃで表される窒化チタンアルミニウムを含み、ここで、（ａ＋ｂ）とｃとの比は、約３：４から約３：２である。通常、ａとｂの比は、約１：１０から約１０：１である。一例において、ａ＋ｂ≒ｃ及びｃ＝１である。拡散バリア層２２０に使用するのに好適な化合物の条件としては、一般的に、（ｉ）金属基板２１０からの化合物の拡散に対する高い耐性、（ｉｉ）形成されるデバイス及び／又は構造に対する最大処理温度以下での熱安定性（例えば、約３５０℃を超える温度、又は、３５０℃を超えるあらゆる温度であって金属基板の軟化温度を下回る温度）、（ｉｉｉ）例えば、拡散バリア層２２０が金属基板２１０に接着する、及び絶縁層２３０が拡散バリア層２２０に接着する密着性、（ｉｖ）簡易な検査及び／又はプロセスウィンドーの確立及び／又は検出を可能とする光学特性（例えば、光学的定数及び／又は反射率）、（ｖ）高温処理（例えば、＞３５０℃）の間に拡散バリア層２２０が剥がれない程度の残留応力及び厚み、が含まれる。したがって、採用されたタングステン合金、又はチタン及び／又はアルミニウム化合物の化学量（例えば、ｘ及びｙの値、ａ、ｂ及びｃの値）を、上記の条件の１以上を最適化するべく選択してもよい。
拡散バリア層２２０は、物理的気相成長法、化学的気相成長法、又は堆積チャンバ内で金属基板２１０に好適な前駆体を原子層成長させる等の周知の技術を使用して形成してもよい。ある実施形態では、拡散バリア層２２０は、例えば、ＴｉＣｌ４、ＮＨ３、Ｔｉ（ＮＭｅ２）４（ＴＤＭＡＴ）、又はＴｉ（ＮＥｔ２）４（ＴＤＥＡＴ）のような前駆体からチタン及び窒素を堆積する原子層成長によって形成された窒化チタンを含む。別の実施形態では、窒化チタンは、窒素及び／又はアンモニアを含む雰囲気下で、チタンのターゲットからスパッタリング堆積させることによって形成する。これに替えて、窒化チタンは、ＴｉＭｅ４又はＴｉＥｔ４及びＮ２及び／又はＮＨ３のような前駆体から化学的気相成長によって形成することもできる。ＣＶＤで形成された窒化チタン（すなわち、ＴｉｘＮｙ）の化学量（例えば、ｘ及びｙの値）を、拡散バリア層２２０の堆積の間に堆積チャンバに導入されるチタン及び窒素の前駆体の相対量を制御することによって制御してもよい。
別の実施形態において、拡散バリア層２２０は、例えば、上記のチタンと窒素の前駆体の混合物と、ＡｌＨｎＲｍで表されるアルミニウムの前駆体（及び、必要に応じて、Ｎ２及び／又はＮＨ３）を交互に原子層堆積（ＡＬＤ）させて形成された窒化チタンアルミニウムを含み、ここで、Ｒは、Ｃ１−Ｃ４アルキル基であり、ｎ＋ｍ＝３である。好適なアルミニウム前駆体としては、アラン（ＡｌＨ３）、アラン−アンモニア錯体（ＡｌＨ３・ＮＨ３）、アラン−トリメチルアミン錯体（ＡｌＨ３・ＮＭｅ３）、トリイソブチルアルミニウム（ＴＩＢＡＬ）、トリメチルアルミニウム（ＴＭＡ）、トリエチルアルミニウム（ＴＥＡ）、又は水素化ジメチルアルミニウム（ＤＭＡＨ）が含まれる。窒化チタンアルミニウムの化学量（すなわち、化学式ＴｉａＡｌｂＮｃにおける、ａ、ｂ及びｃの値）は、拡散バリア層２２０の堆積の間に堆積チャンバに導入されるチタン、アルミニウム及び窒素の前駆体の相対量を制御することによって制御してもよい。
拡散バリア層２２０（図２Ｂ参照）は、約１ｎｍから約１μｍの厚みを有する（例えば、約５ｎｍから５００ｎｍ、約１０ｎｍから２５０ｎｍ、又は上記の範囲に含まれるその他の値及びその他の値の範囲）。一実施形態において、拡散バリア層２２０は、約３０ｎｍから約１５０ｎｍの厚みを有する。これに替えて、拡散バリア層２２０が、ＡＬＤによって交互に堆積された窒化チタン及び窒化アルミニウムの層を含む場合、２から１０，０００個の層（上記の範囲に含まれるあらゆる値の範囲）が形成され、窒化チタン及び窒化アルミニウムの層の各々は、５Åから１２００Åの厚みを有してもよい。更なる実施形態において、導体及び絶縁体の拡散バリア材料が交互に堆積された層、又は２つ以上の異なる絶縁拡散バリア材料が交互に堆積された層を使用してもよい。本明細書に開示された方法又は当技術分野で知られるその他の方法によって形成され、デバイス層に形成された層に金属原子が拡散するのを防ぐのに十分な特性を有する交互に堆積された層又はナノ積層体のあらゆる組み合わせを、採用してもよい。
ある実施形態において、金属基板２１０は、拡散バリア２２０によってほぼ封止される。例えば、図２Ｂに示すように、洗浄工程の前又は後であって拡散バリア層２２０が堆積される前に、金属基板２１０がダイシングされる、切断される又は形成される場合、拡散バリア層２２０が、基板の縁部（主面に加えて）を含めて、金属基板２１０を実質的に封止するように形成されてもよい。
必要に応じて、拡散バリア層２２０を堆積する前又は後に、反射防止膜（図示せず）を、基板全体に（例えば、金属基板２１０上に、又は拡散バリア層２２０上に）堆積させてもよい。反射防止膜としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、チタニア（酸化チタン）、ゲルマニア（酸化ゲルマニウム）（ＧｅＯ２）、ハフニア（酸化ハフニウム）、ジルコニア（酸化ジルコニウム）、セリア（酸化セリウム）、又は１以上のその他の酸化金属、又はこれらの組み合わせ及び／又はナノ積層体のような無機絶縁体であってもよく、上述した好適な前駆体から、物理的気相成長法（ＰＶＤ）、化学的気相成長法（ＣＶＤ）、又は原子層成長（ＡＬＤ）によって堆積させてもよい。反射防止膜は、５０Åから１０００Å（例えば、５０Åから２００Å、又は上記の範囲に含まれるあらゆる値の範囲の）厚みを有してもよい。一実施形態において、反射防止膜は、ＡＬＤによって堆積された二酸化シリコンの層を含む。（２００８年１０月１０日出願、米国特許出願公開１２／２４９，８４１号明細書（代理人整理番号ＩＤＲ１５８３）参照、関連する記載が参照により本明細書に組み込まれる）。
また、拡散バリア層２２０及び反射防止膜を堆積する前に、基板２１０全体に応力緩和層（図示せず）を堆積させてもよい。応力緩和層は、基板２１０に加えられる応力を低減可能な有機材料又は無機材料を含んでもよく、また、その上に（バリア層２２０のような）材料の層を被覆させることによって、絶縁膜又は反射防止膜が形成されていてもよい。応力緩和層は、ポリ（アクリル酸エステル）、ポリ（メタクリル酸エステル）、又はこれらの共重合体（エチレン、プロピレン、ブチレン等のオレフィンを使用して）のような有機ポリマーを、スピンコーディング、印刷、ディップコーティング等することによって堆積させて形成してもよい。これに替えて、応力緩和層は、酸化物系の絶縁体（例えば、二酸化シリコン、酸化アルミニウム）、及び／又はアルミニウム、チタン、銅等の単体の金属、（及びこれらの合金）、で構成されてもよく、上記したような好適な前駆体から、物理的気相成長法（ＰＶＤ）、化学的気相成長法（ＣＶＤ）、又は原子層成長（ＡＬＤ）によって堆積させて形成してもよい。酸化物系の絶縁体及び元素金属及び合金のような無機材料が、高温処理に向いていることから好ましい。応力緩衝層のそれぞれは、５Åから１０００Å（例えば、１０Åから２５０Å、又は上記の範囲に含まれるあらゆる値の範囲の）厚みを有してもよい。一実施形態において、応力緩衝層は、１０Åから２５０Åの厚みを有するＳｉＯ２：Ａｌ絶縁層（ＳｉＯ２：Ａｌ２Ｏ３の混合酸化物としても知られる）を含む。別の実施形態では、応力緩衝層は、ＰＶＤ（例えば、スパッタリング）によって堆積されたアルミニウムを含み、５０Åから１００Åの（上記の範囲に含まれるあらゆる値の範囲）厚みを有する。一例において、反射防止膜と応力緩衝層を合わせた厚みは、約１５０Åである。
図２Ｃに示すように、拡散バリア層２２０上に、絶縁層２３０が形成されている。絶縁層２３０は、隣接して形成される電気デバイス構造及び／又は引き続いて形成される可能性のあるデバイスから、拡散バリア層２２０を電気的に絶縁するいかなる材料によって構成されていてもよい。例えば、絶縁層２３０は、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、窒化アルミニウム、又はこれらの組み合わせを含んでもよい。一実施形態において、絶縁層２３０は、二酸化シリコン及び酸化アルミニウムを含む。
絶縁層２３０は、物理的気相成長法、化学的気相成長法、原子層成長法、又は液相堆積法（例えば、スピンオングラス工程で使用されるようなスピンコーティング及び硬化）によって形成されてもよい。例えば、ある実施形態では、絶縁層２３０は、二酸化シリコンを含み、テトラエチルオルトケイ酸（ＴＥＯＳ）又はシラン（例えば、ＳｉＨ４又はＳｉＣｌ２Ｈ２）及び酸素ソース（例えば、Ｏ２、Ｏ３、Ｎ２Ｏ、ＮＯ等）化学的気相成長法（例えば、プラズマＣＶＤ）によって形成されてもよい。その他の実施形態では、絶縁層２３０は、窒化シリコンを含み、シリコンソース（例えば、ＳｉＨ４又はＳｉＣｌ２Ｈ２）及び窒素ソース（例えば、ＮＨ３及び／又はＮ２）から化学的気相成長法によって形成されてもよい。更なる実施形態では、絶縁層２３０は、酸化窒化シリコンを含み、シリコンソース（例えば、ＳｉＨ４）、窒素及び酸素ソース（例えば、ＮＯ２、ＮＯ及び／又はＮ２Ｏ）、又は窒素ソース（例えば、ＮＨ３及び／又はＮ２）及び酸素ソース（Ｏ２、Ｏ３及び／又はＮ２Ｏ）から化学的気相成長法によって形成されてもよい。さらに別の実施形態では、絶縁層２３０は、酸化アルミニウム及び／又は窒化アルミニウムを含み、アルミニウムソース（例えば、トリメチルアルミニウム、又は本明細書に記載されるようなその他のアルミニウムソース）、及び酸素ソース（例えば、Ｏ２、Ｏ３及び／又は水）、窒素ソース（例えば、ＮＨ３及び／又はＮ２）及び／又は窒素・酸素ソース（ＮＯ２、ＮＯ及び／又はＮ２Ｏ）から原子層成長法によって形成されてもよい。絶縁層は、２００８年１０月１０日出願、米国特許出願公開１２／２４９，８４１号明細書（代理人整理番号ＩＤＲ１５８３）に記載されるように原子層成長によって形成することができ、関連する記載が参照により本明細書に組み込まれる。
絶縁層２３０は、拡散バリア層２２０を堆積するのに使用したものと同じ堆積チャンバ内で形成することができ、必要に応じて、拡散バリア層２２０を堆積した直ぐ後に、形成してもよい。これに替えて、絶縁層２３０を、別の工程及び／又は拡散バリア層２２０とは別のチャンバ内で形成してもよい。絶縁層２３０（図２Ｃ参照）は、約１０ｎｍから約１０μｍの厚みを有する（例えば、約５０ｎｍから５μｍ、約１００ｎｍから２μｍ、又は上記の範囲に含まれるその他の値及びその他の値の範囲）。一実施形態において、絶縁層２３０は、約１μｍの厚みを有する。
絶縁層２３０はまた、コーティング又は印刷（例えば、スピンコーティング、インクジェット、ドロップキャスティング、グラビア印刷、フレキソ印刷、スプレーコーティング、スクリーン印刷、オフセット印刷、スピンコーティング、スリットコーティング、押し出しコーティング、ディップコーティング、メニスカスコーティング、マイクロスポッティング、ペンコーティング、ステンシル、スタンプ、シリンジ吐出、ポンプ吐出等、２００９年１１月２４日出願、米国特許出願公開第１２／６２５４９２号明細書（代理人整理番号ＩＤＲ０８７２）参照、関連する記載が参照により本明細書に組み込まれる）によって形成されてもよい。ある実施形態では、絶縁層２３０は、インク、若しくは、絶縁体又は絶縁体の前躯体を含む組成物を印刷する（例えば、スクリーン印刷、グラビア印刷、オフセット印刷、インクジェット印刷等）ことによって形成されてもよい。多くの場合、絶縁層２３０を形成するために、絶縁体のインク及び／又は絶縁体の前躯体を含むインク又は組成物を印刷した後、印刷した層を（必要に応じて、真空下で）約５０−１５０℃の温度に加熱して、印刷されたインク及び組成物から溶媒を取り除き、さらに（例えば、必要に応じて酸化雰囲気又は不活性雰囲気下で、約３００−６００℃の温度で）加熱又は硬化を行う。
更なる実施形態（図示せず）では、被覆された基板は、拡散バリア層と絶縁層とが交互に連続して堆積された構成をさらに含んでもよい。このような実施形態の場合、被覆された基板は、交互に配置された少なくとも２つの拡散バリア層及び少なくとも２つの絶縁層を含む（例えば、最も下に拡散バリア層を配置し、その上に、下側絶縁層、上側拡散層、及び上側絶縁層をこの順に形成する）。更なる実施形態では、拡散バリア材料と絶縁材料が交互に積層された構造が、３つ又は４つ以上（例えば、最大１００、１０００又は１０，０００個）存在してもよい。拡散バリア層はそれぞれ、別の拡散バリアと同じであってもよいし、異なっていてもよく、また、絶縁層はそれぞれ、別の絶縁層と同じであってもよいし、異なっていてもよい。各拡散バリア層及び各絶縁層は、約０．５ｎｍから約２μｍ（例えば、約２ｎｍから約１μｍ、約５ｎｍから約２５０ｎｍ、又はその他の値、又は上記範囲内のその他の範囲の値）の厚みを有してもよい。拡散バリア層及び絶縁層は、ＡＬＤ、ＰＶＤ（例えば、スパッタリング）、ＣＶＤ、又はその他の本明細書に記載される堆積方法、又は当技術分野で知られる方法によって堆積されてもよい。
図２Ｄに示すように、方法は、絶縁層２３０にデバイス層（例えば、半導体層）２４０を形成する段階を更に含む。基板２１０上のデバイスが、ＣＭＯＳトランジスタを含む（すなわち、少なくとも１つのＮＭＯＳトランジスタと少なくとも１つのＰＭＯＳトランジスタとを含む）場合、デバイス層２４０は、１以上の第１トランジスタ島状領域２４０ａ、及び、１以上の第２トランジスタ島状領域２４０ｂを有してもよい。第１トランジスタ島状領域２４０ａは、第１導電型（例えば、ＮＭＯＳ又はＰＭＯＳの一方）の半導体材料からなり、第２トランジスタ島状領域２４０ｂは、同じ又は異なる半導体材料からなるが、第２導電型（例えば、ＮＭＯＳ又はＰＭＯＳの他方）を有する材料から形成されている。これに替えて、デバイス層２４０は、１以上のゲート電極（すなわち、ボトムゲート構造）を含んでもよく、第１ゲート電極２４０ａは、第１の組成（例えば、第１導電型を有する第１半導体材料）又は特性の第１セット（例えば、寸法の第１パターン又は第１セットを有する金属）を有し、第２ゲート電極２４０ｂは、第２の組成（例えば、第２導電型を有する第２半導体材料）又は特性の第２セット（例えば、寸法の第２パターン又は第２セットを有する金属）を有してもよい。更なる実施形態において、デバイス層２４０は、１以上のキャパシタのプレート、１以上のダイオード層、１以上の抵抗器、又は配線等を含んでもよい。
ある実施形態では、デバイス層２４０は、シリコン及び／又はゲルマニウムを含む。しかしながら、デバイス層２４０が、半導体材料を含む場合、デバイス層２４０は、シリコン及び／又はゲルマニウムに限定されず、ＩＩＩ−Ｖ型半導体（例えば、ＧａＡｓ、ＩｎＰ、及び関連する化合物及び／又は合金）、ＩＩ−ＶＩ型半導体（例えば、ＺｎＯ、ＺｎＳ、ＺｎＳ、ＺｎＳｅ、ＣｄＴｅ、及び関連する化合物及び／又は合金）、有機半導体（例えば、ポリ［チアフルバレン系半導体］）、又は、本発明の方法に適合するその他の好適な半導体材料により形成されていてもよい。ある実施形態では、デバイス層２４０は、非晶質、微結晶及び／又は多結晶のシリコン、ゲルマニウム、又は、シリコンゲルマニウムを含んでもよい。デバイス層２４０がシリコンゲルマニウムを含む場合、シリコンのゲルマニウムに対する比率は、約１０，０００：１から約１：１（又は、上記範囲内のその他の値の範囲）であってもよい。デバイス層２４０は更に、Ｂ、Ｐ、Ａｓ又はＳｂのようなドーパントを含んでもよい。一実施形態において、デバイス層２４０は、ボロン又はリンでドープされたポリシリコンを含む。別の実施形態では、デバイス層２４０は、リンでドープされた第１ポリシリコン島状領域２４０ａ、及び、ボロンでドープされた第２ポリシリコン島状領域２４０ｂを含む。
ある実施形態では、デバイス層２４０は、（本明細書に記載したような）印刷によって形成されてもよい。例えば、ドープされていない及び／又はドープされたポリシラン、ヘテロシクロシラン、及び／又はドープされていない及び／又はドープされた半導体ナノ粒子、を含むドープされていない及び／又はドープされた半導体前躯体インクを、好適な印刷方法（例えば、インクジェット印刷、オフセットリソグラフィー、スクリーン印刷等）を使用して、所望のパターンに絶縁層２３０上に堆積又は印刷してもよく、その後で、デバイス層２４０を形成するべく硬化及び／又はアニールしてもよい。ポリシランを含む半導体前駆体インクについては、米国特許第７４２２７０８、７５５３５４５、７４９８０１５及び７４８５６９１号明細書、２００７年１０月４日出願の米国特許出願公開第１１／８６７５８７号明細書（代理人整理番号ＩＤＲ０８８４）に記載されており、各明細書の関連する記載部分が、参照により本明細書に組み込まれる。ヘテロシクロシランを含む半導体前躯体のインクについては、米国特許第７３１４５１３号明細書、２００４年９月２４日出願の米国特許出願公開１０／９５０３７３号明細書（代理人整理番号ＩＤＲ０３０１）及び２００４年１０月１日出願の米国特許出願公開第１０／９５６７１４号明細書（代理人整理番号ＩＤＲ０３０３）に記載されており、各明細書の関連する記載部分が、参照により本明細書に組み込まれる。ドープされたポリシランを含む半導体前躯体のインクについては、２００７年１０月４日出願の米国特許出願公開第１１／８６７５８７号明細書（代理人整理番号ＩＤＲ０８８４）に記載されており、明細書の関連する記載部分が、参照により本明細書に組み込まれる。ドープされていない及び／又はドープされた半導体ナノ粒子を含む半導体前躯体のインクについては、米国特許第７４２２７０８及び７５５３５４５号明細書に記載されており、各明細書の関連する記載部分が、参照により本明細書に組み込まれる。または、デバイス層２４０を、１以上の従来の薄膜プロセス又は技術によって形成することもできる。
図２Ｅには、本発明の方法に従って形成された半導体デバイスの例である、薄膜トランジスタ（ＴＦＴ）２４５ａ−ｂが示されている。ＴＦＴ２４５ａ−ｂはそれぞれ、通常、半導体層（例えば、トランジスタチャネル２４２ａ−ｂ、第１ソース／ドレイン端子２４４ａ−ｂ、及び第２ソース／ドレイン端子２４６ａ−ｂを含む）、少なくとも半導体層の一部の上に設けられるゲート絶縁層２５０ａ−ｂ、ゲート絶縁層２５０ａ−ｂ上に設けられるゲート金属層２６０ａ−ｂ、半導体層及びゲート金属層２６０ａ−ｂに設けられる１以上の誘電体層、及び、ゲート金属層２６０ａ−ｂ及びソース／ドレイン端子２４４ａ−ｂ、２４６ａ−ｂと電気的に接続される複数の金属導体（図示せず））を含む。ＴＦＴに好適な半導体、誘電体及び金属の層の例、及びＴＦＴを形成する材料及び方法については、米国特許第７６１９２４８号明細書、出願日がそれぞれ２００５年８月１１日、２００５年１０月３日、２００６年６月１２日、２００７年８月３日、２００７年８月３日、２００７年６月１２日、２００７年８月２１日、２００８年７月１７日、２００８年５月２日、２００８年５月３０日、２００８年１０月１日である、米国特許出願公開第１１／２０３５６３、１１／２４３４６０、１１／４５２１０８、１１／８８８９４９、１１／８８８９４２、１１／８１８０７８、１１／８４２８８４、１２／１７５４５０、１２／１１４７４１、１２／１３１００２及び１２／２４３８８０号明細書（代理人整理番号ＩＤＲ０２１３、ＩＤＲ０２７２、ＩＤＲ０５０２、ＩＤＲ０７４２、ＩＤＲ０７４３、ＩＤＲ０８１３、ＩＤＲ０９８２、ＩＤＲ１０５２、ＩＤＲ１１０２、ＩＤＲ１２６３、ＩＤＲ１５７４）に記載されており、各明細書の関連する記載部分が、参照により本明細書に組み込まれる。
ＴＦＴ２４５ａ−ｂには、ゲート誘電体２５０ａ−ｂが半導体島状領域２４０ａ−ｂに形成される。ある実施形態では、ゲート誘電体２５０ａ−ｂは、印刷プロセス（例えば、ヒドロシロキサン又はヒドロケイ酸のような、二酸化シリコンの前躯体を印刷する、例えば、米国特許第７７０９３０７号明細書、２００９年１１月２４日出願の米国特許出願公開第１２／６２５４９２号明細書（代理人整理番号ＩＤＲ０８７２に記載されており、各明細書の関連する記載部分が、参照により本明細書に組み込まれる）によって形成されていてもよい。ゲート誘電体２５０ａ−ｂは、溶媒又は誘電体前躯体が可溶な溶媒の混合溶液中の分子、有機金属、ポリマー及び／又はナノ粒子の前躯体のような好適な誘電体前躯体を印刷することによって、形成されてもよい。これに替えて、ゲート誘電体２５０は、半導体層２４０を全体に堆積させる（例えば、ＣＶＤ又はＰＶＤによって）及び／又は半導体層２４０を熱酸化することによって、形成されてもよい。例えば、ゲート誘電体２５０ａ−ｂは、従来の方法によって形成されてもよい（例えば、酸化シリコンの化学的気相成長法、又は酸化膜を形成するべく半導体島状領域２４０ａ−ｂの表面の酸化によって、酸化膜を形成する）。半導体層２４０が、第１導電型を有する第１ドーパント（例えば、リン）でドープされた第１ポリシリコン島状領域２４０ａ、及び第２導電型を有する第２ドーパント（例えば、ボロン）でドープされた第２ポリシリコン島状領域２４０ｂを含む場合、異なってドープされている半導体島状領域の異なる酸化率により、ゲート誘電体層２５０ａは、ゲート誘電体層２５０ｂとは僅かに異なる厚みを有していてもよい。
そして、ゲート電極２６０ａ−ｂがゲート誘電体２５０ａ−ｂ上に形成されてもよい。ゲート電極２６０ａ−ｂは、第４、５、６、７、８、９、１０、１１又は１２族の金属又は半導体材料（例えば、シリコン、ゲルマニウム等）を、従来の堆積方法（例えば、化学的気相成長法、物理的気相成長法、スパッタリング、原子層成長法等）によってゲート誘電体層２５０ａ−ｂ上に堆積させることによって形成されてもよく、その後にフォトリソグラフィが行われる。ある実施形態では、ゲート電極２６０を形成する段階は、金属前躯体を含むインク成分を印刷又はコーティングする工程を含み、金属前躯体は、金属前躯体をコーティング又は印刷するのに適した溶媒又は溶媒混合液中の１以上の第４，５，６，７，８，９，１０， １１又は１２族の金属塩、金属錯体、金属クラスター、及び／又はナノ粒子を含む。ある実施形態では、金属前駆体は、金属塩、化合物及び／又は錯体を含み、これらは、金属塩、化合物及び／又は錯体の元素金属及び／又は合金への還元の際に気体又は揮発性の副産物を生成する１以上の配位子結合を有する。金属前駆体は更に、金属塩、化合物及び／又は錯体の元素金属及び／又は合金への還元の際に気体又は揮発性の副産物を生成することができる１以上の添加物（例えば、１以上の還元剤）を含んでもよい。このような金属処方により、金属前躯体及び還元剤を使用して純粋な金属を印刷することができ、前躯体及び還元剤は通常、膜中に影響が出る程度の不純物及び／又は残留物を残すことがない。更なる詳細については、２００８年５月３０日出願の米国特許出願公開第１２／１３１００２号明細書（代理人整理番号ＩＤＲ１２６３）に記載されており、明細書の関連する記載部分が、参照により本明細書に組み込まれる。インク組成物のコーティング又は印刷に続いて更に、フォトリソグラフィによって金属前駆体をパターニングしてもよい。
続いて、半導体層２４０に、ソース及びドレイン領域２４４ａ−ｂ、２４６ａ−ｂを、数多く存在する方法のうちのいずれかによって形成してもよい。（例えば、イオン注入、イオンシャワー、ガス浸漬レーザー堆積（ＧＩＬＤ）、半導体層２４０及びゲート２６０上に高濃度ドープ半導体層を印刷又は堆積した後、硬化及び／又は活性化工程を行う、若しくは、１以上のドーパント層（例えば、相補的なドーパントをそれぞれ含む２つの異なる層である層２７０ａ及び２７０ｂ）を、半導体層２４０及びゲート２６０に印刷又は堆積させて、その後にドライブイン工程を実行する、詳細には、米国特許第７６１９２４８及び７７０１０１１号明細書、及び出願日２００７年８月３日出願の米国特許出願公開第１１／８８８９４２号明細書（代理人整理番号ＩＤＲ０７４２）に記載されており、明細書の関連する記載部分が、参照により本明細書に組み込まれる。）ソース領域２４４ａ−ｂ及びドレイン領域２４６ａ−ｂを形成した後、チャネル領域２４２ａ−ｂがゲート電極２６０ａ−ｂの下に残る。
ソース及びドレイン領域２４４ａ−ｂ及び２４６ａ−ｂを形成する前又は形成した後に、ゲート２６０ａ−ｂから露出した（すなわち、ゲートによって覆われていない）領域のゲート誘電体層２５０ａ−ｂを、選択的ウェットエッチング又はドライエッチングにより取り除いてもよい。ソース及びドレイン領域２４４ａ−ｂ及び２４６ａ−ｂが、半導体層２４０及びゲート２６０上にドーパント層を印刷又は堆積し、その後にドライブイン及び／又は活性化工程を実行して形成される場合、更なる処理（必要に応じて、露出したゲート誘電体層を取り除く前）を行う前に、通常は、ドーパント層が取り除かれる。
１以上の誘電体層２７０（例えば、第１及び第２層間誘電体２７０ａ及び２７０ｂ）が次いでゲート２６０ａ−ｂ、ソース及びドレイン領域２４４ａ−ｂ及び２４６ａ−ｂの上に、多くの場合、全面堆積又は印刷（本明細書に記載されるように）によって堆積される。ある実施形態では、誘電体層は、１以上の誘電体前躯体及び１以上の溶媒を含むインクを印刷することによって形成される。通常、誘電体前躯体は、二酸化シリコン、窒化シリコン、酸化窒化シリコン、アルミン酸塩、チタン酸塩、チタンケイ酸塩、ジルコニア（酸化ジルコニウム）、ハフニア（酸化ハフニウム）、又はセリア（酸化セリウム）を含む。別の実施形態では、誘電体前躯体は、有機ポリマー又は有機ポリマーの前躯体（例えば、アクリル酸、メタアクリル酸、及び／又はアクリル酸のエステル、及び／又はメタアクリル酸のポリマー又は共重合体）である。印刷の後、誘電体のインクを乾燥及び硬化させる。印刷されたインクの乾燥は、真空下又は不活性雰囲気又は酸化雰囲気下で、５０℃から１５０℃の温度で、印刷されたインクから実質的に全ての溶媒を取り除くのに十分な時間、加熱することを含んでもよい。乾燥された誘電体前駆体の硬化は、不活性雰囲気又は酸化雰囲気下で、例えば、２００℃から５００℃の温度（又は、この範囲内のあらゆる値の範囲）で、前駆体を所望の誘電体材料へと変換させるのに十分な時間、加熱することを含んでもよい。
さらに、誘電体２７０ａ−ｂにコンタクトホール（図示せず）を設けてもよく、１以上の更なるデバイス（例えば、ＴＦＴ２４５の）ゲート２６０ａ／ｂ、ソース／ドレイン端子２４４ａ／ｂ及び２４６ａ／ｂに接続するための金属線及び／又は配線（図示せず）を形成してもよい。これに替えて、誘電体層２７０ａ−ｂが、印刷によって形成される場合、印刷されたパターンは、ゲート２６０ａ−ｂ及びソース／ドレイン端子２４４ａ−ｂ及び２４６ａ−ｂそれぞれの表面を露出させる複数のコンタクトホールを含んでもよい。一実施形態では、金属線／配線は、印刷によって形成される。（出願日２００８年７月１７日出願の米国特許出願公開第１２／１７５４５０号明細書（代理人整理番号ＩＤＲ１０５２）、出願日２００８年５月３０日出願の米国特許出願公開第１２／１３１００２号明細書（代理人整理番号ＩＤＲ１２６３）参照、明細書の関連する記載部分が、参照により本明細書に組み込まれる。）一例では、導電材料シード層が、金属線及び／又は配線のパターンに印刷され、バルク金属又は金属合金が（例えば、電気めっき又は無電解めっきにより）パターン上にめっきされる。これに替えて、金属線及び／又は配線を、従来の薄膜及び／又は堆積及びフォトリソグラフィ工程によって形成してもよい。
ＴＦＴ２４５は、ＮＭＯＳトランジスタ又はＰＭＯＳトランジスタであり、トランジスタ、ダイオード、抵抗器、キャパシタ、又はオフ状態で接続されるＴＦＴとして機能するよう構成される及び／又は電気的に接続されていてもよい。図２Ｅには、ドーム型の形状を有するＴＦＴ２４５が例示されている。（例えば、出願日２００８年１０月１日出願の米国特許出願公開第１２／２４３８８０号明細書（代理人整理番号ＩＤＲ１５７４）参照、明細書の関連する記載部分が、参照により本明細書に組み込まれる。）通常、半導体島状領域（例えば、図２Ｄの２４０ａ及び／又は２４０ｂ）、及びゲート（例えば、図２Ｅの２６０ａ及び／又は２６０ｂ）は、印刷で形成される場合に、ドーム形状を有していてもよい。ＴＦＴ２４５のようなＴＦＴを形成するための"全印刷"による方法における各製造工程は、様々に変更可能であり、それに伴ってＴＦＴ２４５の寸法、境界及び表面も変化してもよい。したがって、印刷される構造の断面及び／又は（上から見た）レイアウト形状及び／又は外形は、構造によって変化してもよい。
したがって、一実施形態では、ＴＦＴ２４５は、"全印刷"プロセスによって形成されてもよい。ＴＦＴ２４５の１以上の層を印刷によって形成する実施形態の場合には、印刷された前躯体のインクは、通常、乾燥及び硬化される。インクを乾燥させて、乾燥させた前駆体を硬化させる時間の長さ及び温度は、インクの処方及び含まれている前躯体によって異なるが、多くの場合、インクは、印刷されたインクから溶媒が実質的に全て取り除かれるのに十分な時間の長さ及び温度で乾燥され、乾燥された前駆体に対して、前躯体を最終的な膜の材質（例えば、半導体、誘電体又は金属）に変換するのに十分な時間の長さ及び温度で、硬化が行われる。印刷されたＴＦＴの例に関する更なる説明、及びこのような印刷されたＴＦＴを形成する方法については、出願日２００７年５月２３日出願の米国特許出願公開第１１／８０５６２０号明細書（代理人整理番号ＩＤＲ０７１２）及び出願日２００８年１０月１日出願の米国特許出願公開第１２／２４３８８０号明細書（代理人整理番号ＩＤＲ１５７４）に記載されており、明細書の関連する記載部分が、参照により本明細書に組み込まれる。これに替えて、ＴＦＴ２４５を、印刷及び従来の製造工程との混合、又は従来の製造技術のみ（例えば、薄膜技術）のみを使用して、形成してもよい。
上述したように、"ボトムゲート"型デバイスを、コーティングした基板上に形成することができる。ゲート電極２４０ａ−ｂ（図２Ｄ）を形成した後、ゲート誘電層を、図２Ｅの層２５０ａ−ｂを参照して説明した１以上の方法によってゲート電極の上に形成することができる。トランジスタ本体（図２Ｅの層２６０ａ−ｂに類似）を、ゲート誘電体層の上に形成することができ、周知の工程によってドープすることができる。（出願日２００５年１０月３日出願の米国特許出願公開第１１／２４３４６０号明細書（代理人整理番号ＩＤＲ０２７２）及び出願日２００８年４月２４日出願の米国特許出願公開第１２／１０９３３８号明細書（代理人整理番号ＩＤＲ１３２２）参照、明細書の関連する記載部分が、参照により本明細書に組み込まれる。）図２Ｅにおける層２７０ａ−ｂと同様なバルク誘電体層を、本明細書に開示するような態様で形成及び／又はパターンニングすることができ、また、上述したように、コンタクトホールを形成し、下に配置されるデバイス層（例えば、トランジスタ本体のゲート電極及びソース／ドレイン端子）と接触して配線を形成することができる。
更なる別の実施形態において、拡散バリア層でコーティングされた金属基板上のデバイスは、１以上のキャパシタ、ダイオード、抵抗器及び配線を含むことができる。キャパシタは、通常、第１及び第２キャパシタプレート、及び、第１及び第２キャパシタプレートの間に誘電体材料を含む。ダイオードは、通常、異なるドーピング型及びドーピング量を持つ導電体又は半導体材料の複数の（例えば、２から５層）ダイオード層を含む。例えば、２層のダイオードでは、第１層はＰ型の半導体を含む又は主にＰ型の半導体によって構成され、第２層はＮ型の半導体を含む又は主にＮ型の半導体によって構成されてもよい。３層のダイオードでは、第１層が高濃度にドープされたＰ型の半導体を含む又は主に高濃度にドープされたＰ型の半導体によって構成され、第２層が真性の半導体、又は低濃度にドープされたＰ型又はＮ型半導体を含む又はこれらによって主に構成され、第３層が、高濃度にドープされたＮ型の半導体を含む又は主に高濃度にドープされたＮ型の半導体によって構成されていてもよい。例示されたダイオードでは、上記のＰ型又はＮ型の半導体層は、異なるドーピング濃度を有する複数の副層を含む又は複数の副層によって主に構成されてもよい（例えば、１以上の高濃度ドープ層又は非常に高濃度にドープされた層、及び１以上の低濃度ドープ層又は非常に低濃度にドープされた層）。抵抗及び／又は配線は、通常は、あるパターンに、コーティングされた基板及び／又はデバイス層上に形成される。キャパシタプレート、抵抗器及び／又は配線は、本明細書に開示したような半導体及び／又は導電体材料を含んでもよく、ダイオード層は通常、本明細書に開示したような半導体材料を含む。キャパシタプレート、ダイオード層、抵抗器及び／又は配線は、本明細書に開示した、いかなる工程によって形成されてもよい。
別の実施形態では、図３Ａ〜３Ｃに示すように、金属基板３１０は、金属基板３１０（図３Ｂ参照）の一主面に、上記したような１以上の工程によって堆積された拡散バリア層３２０を有してもよい。更なる実施形態（図示せず）では、金属基板３１０の少なくとも１つ（且つ全部ではない）の面は、拡散バリア層３２０によって被覆されていてもよい。例えば、金属基板３１０が形成される前のロール状態又はシート状態のものを加工する場合には、金属基板３１０の対向する面を拡散バリア層３２０で覆い（例えば、半導体構造又はデバイスが後に形成される予定の金属基板３１０の主面）、金属基板３１０の1以上の側縁は覆わないようにしてもよい。これに替えて、洗浄工程の前又は後に、金属基板３１０を形成又は切り出して、金属基板３１０の１つの主面と縁部とを被覆するように拡散バリア層３２０を形成してもよい。
図３Ｃに示すように、拡散バリア層３２０が、金属基板３１０の１つの主面に堆積される実施形態では、金属基板３１０の拡散バリア層３２０が被覆されている部分を覆うように、本明細書に記載したような１以上の工程により、絶縁層３３０を堆積させてもよい。金属基板３１０の少なくとも１つの面であって全部の面ではない面が、拡散バリア層３２０で被覆される更なる実施形態（図示せず）の場合、この拡散バリア層３２０で被覆される領域が、続いて、絶縁層３３０で覆われてもよい（例えば、金属基板３１０の上面及び側面が拡散バリア層３２０及び絶縁層３３０によって被覆されていてもよい）。
［反射防止特性を有するバリア層が被覆される金属基板の例］
金属箔基板を使用する際に問題となるのが、金属基板及び／又はバリア層（図４Ａ−４Ｂ参照）の相対的に高い反射率である。組成物膜の積層体（例えば、金属箔４１０、１以上の拡散バリア材４２０／４２５及び１以上の絶縁層４３０を典型的には含む金属−バリア−絶縁体の積層体）の光学定数及び厚みは、デバイスを製造する際に使用される光の波長に応じて、様々な程度で光を吸収及び反射するのに関係し、少なくとも、入射光の角度に関係する。
具体的には、金属−バリア−絶縁体の積層体に堆積されたシリコン又はその他の電気デバイス層４４０を結晶化させるのに可視光の波長域（例えば、レーザー及び／又は閃光電球のようなその他の高輝度光源）を使用すると、大部分の光をシリコン膜４４０を通過させることができる。シリコン膜４４０を通過する光は、少なくとも一部、金属箔４１０及び／又はバリア層（例えば、図４Ａにおける４２０）で反射される。シリコン膜４４０の膜厚、及び金属−バリア−絶縁体の積層体を構成する層の膜厚が最適化されていない及び／又は不均一であること、及び、光との相互作用に対して相対的に高い感度を有する（例えば、光の直接吸収及び／又は下に位置する層で反射されてきた光の吸収）ことから、シリコン膜４４０の光吸収は変化する場合がある。このようなシリコン膜４４０の光との相互作用に対する感度により、結晶性の均一性及び粒状構造が大きく変化する場合があり、（例えば、同じ処理ロット内で）異なる基板と所与の基板との間で、望ましくないデバイスばらつきの発生につながっている。特に、窒化アルミニウム（良質な拡散バリアである）と、可視光の波長域（例えば、緑色の波長域）で光を発するレーザーとを組み合わせて使用する場合に、シリコン結晶化に大きな影響を及ぼす。
シリコン膜における光との相互作用に対する相対的に高い感度によって生じている、光吸収の変動の効果を低減する、最小化する又は取り除くために、１以上の反射防止層（例えば、図４Ｂの層４２５）を、金属−バリア−絶縁体の積層体の一部として、第１バリア層４２０上に形成してもよい。これに替えて、反射防止層４２５を、金属基板４１０又は絶縁層４３０上に形成してもよい。反射防止層４２５の材料は、シリコン結晶化に使用される光の波長において、その反射率が低くなるように選択されてもよい。これに替えて、反射防止層４２５の材料は、太陽電池（ＰＶセル）に有用な波長において反射率が低くなるように選択されてもよい。反射防止層４２５は、拡散バリア４２０の一部として（例えば、バリア層／反射防止層の二層４２０／４２５）堆積されてもよく、反射防止層の利用を高めることができ、結晶化のプロセスウィンドーを広げ、デバイスの歩留まり及び／又は性能を向上させることができる。理想的には（必ずしもそうでなくてもよいが）、反射防止層４２５は、バリア層４２０及び／又は絶縁膜４３０を形成するのと同一の膜成長の装置（例えば、原子層成長装置、統合ＣＶＤスパッタクラスタ装置、スピンオングラス及び硬化装置、等）を使用して、一続きの工程で堆積される。
１つの層が、反射防止機能及び拡散バリア機能（例えば、下に位置する金属基板４１０からの不純物の外方向への拡散を防ぐバリアとして機能する）の両方を有すれば有益であるが、本発明にこの構成が必須であるということではない。すなわち、金属−バリア−絶縁体の積層体におけるバリア層は、（ｉ）拡散バリア特性のみを有する１以上の層及び反射防止特性を有する少なくとも１つの層、（ｉｉ）反射防止特性のみを有する１以上の層及び拡散バリア特性のみを有する少なくとも１つの層、（ｉｉｉ）拡散バリア特性及び反射特性の両方を有する１以上の層、又は（ｉｖ）これらの組み合わせを含む。反射防止コーティング（ＡＲＣ）層は、その層に対する所望の光学特性に依存して、同時に、絶縁性を有する場合がある（例えば、酸化窒化シリコン（ここで、Ｓｉ：Ｏ：Ｎの比は、選択可能である）、ＴｉＯ２、アルミナ、ＺｒＯ２及び／又はその他の酸化金属のような誘電率ｋが高い膜）。
具体的には、窒化チタン（又は、例えば、酸化窒化シリコン）を、それのみで反射防止膜４２５として使用することができ、又は、窒化アルミニウム膜４２０と組み合わせて反射防止膜としてもよい。膜を、２重層のバリア積層体として堆積させてもよい（例えば、金属基板４１０−ＡｌＮ ４２０−ＴｉＮ ４２５−絶縁層４３０で構成される積層体、又は、金属基板−ＴｉＮ−ＡｌＮ−絶縁層で構成される積層体）、又は、交互に積層されたナノ積層体の態様（例えば、金属基板−ナノ積層体−絶縁層で構成される積層体、ここで、ナノ積層体の各層は、１以上のＡｌＮの単層及び１以上のＴｉＮの単層を含み、ナノ積層体の層の数は、１から１０，０００のいずれかであってもよい）であってもよい。バリア及び反射防止膜として使用するナノ積層体の効率を最大にする厚みを、経験的に決定してもよい。ナノ積層体の典型的な厚みは、１−１００ｎｍ（又は、上記範囲に含まれるあらゆる値の範囲）である。図５に示すように、ＴｉＮ−ＡｌＮナノ積層体を使用することにより、反射率を７５％低減することができ、純粋なＡｌＮだけ（又は同様な材料）の場合と比較して、レーザー結晶化の間の光結合及び積層体の感度を低減することができる。また、光結合及び積層体の感度が低減されたことから、シリコン膜をより均一に結晶化することができ及び／又はその他にもシリコン膜の品質を高めることができる。
シリコン又はその他のデバイス層の結晶化のための光源の可視光波長（例えば、緑）で使用される（例えば、窒化チタンのような）反射防止材料の使用は、光（又は光源）のあらゆる波長域に対して特別に波長調整されてもよい。波長調整には、デバイスの集積構造全体内に適合する所望の反射防止特性を有する好適な材料を使用することも含まれる。
［応力緩和特性を有するバリアが被覆された金属基板の例］
金属箔の基板を使用した場合に生じ得るもう１つの問題として、多くの場合、応力によって発生する金属基板における粒状の高輝度領域が挙げられる。粒状の高輝度領域は、次に行われる処理工程に影響を与える場合がある。バリア材料の中には、高い固有応力を有するものが存在し、バリア層の積層体及び／又は組成を、この固有応力を考慮に入れて最適化してもよい。
金属箔を含む基板（例えば、図２Ａにおける基板２１０）を効率的にパッシベーションし、（外部拡散を介した）直接的な汚染又は（例えば、処理装置、溶液層等との封止されていない金属箔基板２１０との接触による）間接的な汚染を防ぐためには、拡散バリア（例えば、図２Ａにおける層２２０）は、基板の側縁を含む基板２１０の露出した面全てを封止する必要がある。拡散バリア２２０の寸法、組成、及び／又は物理的、化学的及び／又は機械的特性を最適化して、金属基板２１０及び／又は１以上のバリア層（例えば、図４Ａ−４Ｂにおける４２０及び／又は４２５）の光学的反射性に起因する製造工程で発生する問題の程度を低減することができる。
金属拡散バリアとしての窒化チタン膜（例えば、図２Ａの層２２０）を、ステンレス鋼２１０に直接堆積させて、基板２１０の全ての面及び側縁を完全に封止させてもよい。ある実施形態（例えば、バリア膜をＡＬＤによって堆積する場合）では、プロセスの条件に応じて、バリア層２２０を堆積する前に、接着層を基板２１０上に形成してもよい。その後に、同様な態様で、絶縁層２３０（例えば、公称厚みが１ミクロンである二酸化シリコン層）による封止を行ってもよい。基板２１０の洗浄（例えば、残留物、有機物、粒子等の除去）を、バリア層２２０の堆積の前に行うことが望ましく、洗浄を行うことにより、高温におけるバリア層２２０の密着性を良好にすることができる。高温で（例えば、数時間単位の時間、８５０℃で複数回熱サイクルで試験したところ）、ＴｉＮバリア２２０は、効果的に、鉄及びクロム（鋼基板２１０の主要で最も速く拡散する成分）がＳｉＯ２の絶縁層２３０の表面に形成された能動シリコンＴＦＴデバイスへと拡散するのを防止する（例えば、図５参照）。また、ニッケル、及びＣｏ、Ｍｏ、Ｔｉ、Ｎｂ等のステンレス鋼中のその他の合金の成分が、絶縁層２３０の表面（及び、その上に形成されているデバイス層）へと拡散するのも防止される。
一実施形態において、バリア層は、接着層として機能するＡｌＮの第１層、応力緩和層として機能するＳｉＯ２：Ａｌの層、及び拡散バリアとして機能するＡｌＮの層を含む。典型的なＡｌＮの第１層は、１０−１００Åの厚さを有するが、１０−５０００Åの範囲であれば、いかなる厚さであってもよい。応力緩和層（例えば、ＳｉＯ２：Ａｌ）は、１０−５００Åの厚さを有してもよく、１０−５０００Åの範囲であれば、いかなる厚さであってもよい。好ましくは、応力緩和層は、ＡＬＤによって堆積される。典型的なＡｌＮの第２の層は、２００−２０００Åの厚さを有するが、５０−１０，０００Åの範囲であれば、いかなる厚さであってもよい。この段落において引用される接着層及び応力緩和層の代替構成としては、Ａｌ２Ｏ３、窒化シリコン、酸化窒化シリコン、酸化シリコン、酸化チタン、及び、ジルコニウム、ハフニウム又は希土類金属の酸化物、又は、これらの組み合わせ、又はこれらの合金であって、上記した厚みと同様な厚みの範囲で形成されたものを含む。材料及び寸法の選択は、所望の材料の特性及び製造工程統合スキーム全体への適合性に依存して行ってもよい。
上記したように、拡散バリアとして機能するその他の材料として、ＴｉＮ及びＴｉＡｌＮが含まれる（ここで、Ａｌに対するＴｉの比は、用途に依存する、例えば、拡散バリア膜の積層体の応力及び反射性は、ＴｉのＡｌに対する比を変更することによって調整可能である）。ＴｉＮ及び／又はＴｉＡｌＮ膜は、スパッタリング（堆積の前に、鋼の表面のスパッタエッチを必要に応じて行っても、行わなくてもよい）、又は化学的気相成長法（ＣＶＤ）のような様々な方法によって堆積されてもよく、原子層成長（ＡＬＤ）による堆積が特に好ましい。応力緩和層及び／又は更なる拡散バリア層により、温度が最高８５０℃になる複数回の熱サイクルの間に、デバイス（例えば、図２ＥのＴＦＴ２４５）に対する好適な保護を提供することができる。この方法は、基板２１０及びバリア層２２０をデバイス層（例えば、図２Ｄ−２Ｅの２４０）から電気的に分離するべく、絶縁膜（例えば、ＳｉＯ２及び／又はＡｌ２Ｏ３）と組み合わせることができ、好ましくは、同じ堆積装置（又は、別の堆積工程で）で絶縁膜で被覆する。
拡散バリア層は、１以上の処理問題を解決してもよい。例えば、窒化金属膜（又は、これに替えて、金属炭化物、窒化シリコン又は炭化シリコン膜）は大きな応力を有する、又はデバイスにおけるその他の層に大きな応力を加えることがある。この応力によって、膜の剥離、又は、下に位置する鋼基板の変形につながる可能性がある。膜の積層体に１以上の更なる材料を含ませることにより、この応力を大幅に低減させることができる。例えば、窒化金属の下に酸化層を追加する、又は、ＴｉＮ：ＡｌＮのような積層体を形成する（ＴｉＮ：ＡｌＮは、ナノ積層体におけるＴｉＮ層のＡｌＮ層に対する比を表す）ことにより、応力を緩和できる。一例では、ＴｉＮの単層を８つ形成し、続いて、ＡｌＮの単層を３つ形成したブロック（及び、所定の全膜厚を達成するまで、この工程を繰り返す）により、応力緩和及び拡散バリア特性を提供することができ、ＴｉＮとＡｌＮの単層を交互に配置した構成は、幾つ提供されていてもよい（例えば、ＴｉＮの単層を５−１００層、ＡｌＮの単層を１−５０層）。このような応力緩和の酸化層が下に形成さされていない場合には、ＡｌＮ膜（例えば、図４Ａの４２０）が、高温で基板４１０から剥離してしまう可能性がある。したがって、一実施形態において、ステンレス鋼基板上のＴＦＴデバイス（例えば、図２Ｅの２４５）は、約１ｎｍから約１０００ｎｍ（例えば、一実施形態では、約１００Å）の厚みを有するスパッタ形成されたＴｉＮの層、及び、約１０ｎｍから約１５００ｎｍ（例えば、一実施形態では、約３００ｎｍ）の厚みを有する（上記した）ＡＬＤによって形成されたＴｉＡｌＮの層を含むことができる。
鋼基板の粒子及び鋼基板の高い反射率によって、次の工程で行われる、光による検査又はスチール箔基板のアライメントが難しくなっていた。基板の高い反射率は、結晶化工程におけるレーザープロセスにも問題を引き起こしていた。また、基板が高い反射性を有することにより、反射されたレーザーエネルギーが入射レーザーエネルギーと干渉して、高い／低いエネルギーのノードで定常波を発生させてしまうことが原因となり、膜の積層体表面における放射線量の変動が発生する場合がある。このような効果の影響を抑制するべく、拡散バリア層の厚み及び組成を最適化して、光学的に不透明とし、下に位置する１以上の層の表面、及び／又は金属基板の表面からの反射を最小限にすることができる。
ＴｉＮ及びその合金は相対的に安価であり、多くの場合、単層膜として形成され、様々な堆積方法（例えば、多くの実施形態で、両面堆積）に適している。ＴｉＮ以外の本発明に係る拡散バリア被覆基板に使用される金属膜については、Ａｆｅｎｔａｋｉｓ他、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ、ｖｏｌ．５３、Ｎｏ．４（２００６年４月）、ｐ．８１５に記載されており、関連する記載箇所が参照により、本明細書に組み込まれる。
［結論／まとめ］
したがって、本発明は、拡散バリア層で被覆された基板上に形成された半導体デバイスを提供する。本発明は、拡散バリア層が形成されている金属基板から金属原子が、金属基板上に形成されている半導体デバイスへと拡散するのを防ぐ。
上記の本発明の特定の実施形態は、例示及び説明を目的として示されている。上記の記載は、本発明を完全に説明する、又は開示された形態に厳密に限定されることを意図しておらず、数多くの変形及び変更が上記の教示することろから可能であることは明らかである。また、上記に記載した実施形態は、本発明の原理及び実用的応用を最も良く説明するために記載されており、当業者であれば本発明を良好に利用することができ、様々な変更を伴う様々な実施形態を、特定の実施に適合するように考えうる。本発明の範囲は、添付の特許請求の範囲及びその均等物によって規定される。

Claims (49)

  1. ａ）金属基板と、
    ｂ）前記金属基板上の１以上の拡散バリア層と、
    ｃ）前記拡散バリア層上の１以上の絶縁層と、
    ｄ）前記１以上の絶縁層上のデバイス層と
    を備えるデバイス。
  2. 前記金属基板が、前記拡散バリア層のうちの少なくとも１つ及び前記絶縁層のうちの少なくとも１つによって封止されている請求項１に記載のデバイス。
  3. 前記金属基板の少なくとも１つの面が、前記拡散バリア層のうちの少なくとも１つ及び前記絶縁層のうちの少なくとも１つによって被覆されている請求項１に記載のデバイス。
  4. 前記金属基板は、アルミニウム、銅、チタン、ステンレス鋼又はモリブデンを含む請求項１に記載のデバイス。
  5. 前記金属基板は、約１０μｍから約１０００μｍの厚みを有する請求項１に記載のデバイス。
  6. 前記拡散バリア層の少なくとも１つは、チタン化合物を含む請求項１に記載のデバイス。
  7. 前記チタン化合物は、ＴｉｘＮｙ又はＴｉａＡｌｂＮｃを含み、ここで、ｘ＋ｙ＝１又はａ＋ｂ＋ｃ＝１である請求項６に記載のデバイス。
  8. 前記１以上の拡散バリア層は、約１０ｎｍから約１μｍの厚みを有する請求項１に記載のデバイス。
  9. 前記１以上の絶縁層は、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、又はこれらの組み合わせを含む請求項１に記載のデバイス。
  10. 前記１以上の絶縁層は、約１００ｎｍから約１０μｍの厚みを有する請求項９に記載のデバイス。
  11. 前記デバイス層は、半導体層を含む請求項１に記載のデバイス。
  12. 前記半導体層は、シリコン及びゲルマニウムの少なくとも一方を含む請求項１１に記載のデバイス。
  13. 前記半導体層は、多結晶シリコン及び多結晶ゲルマニウムの少なくとも一方を含む請求項１２に記載のデバイス。
  14. 前記半導体層は、Ｂ、Ｐ、Ａｓ及びＳｂからなる群から選択されるドーパントを更に含む請求項１３に記載のデバイス。
  15. 前記半導体層上又は下に、ゲート電極を更に備え、
    前記ゲート電極は、ゲート及びゲート誘電体層を有する請求項１１に記載のデバイス。
  16. 前記半導体層は、第１導電型の第１ドーパントを有し、
    前記デバイスは更に、前記半導体層の上又は上方に、第２半導体層を備え、
    前記第２半導体層は、第２導電型の第２ドーパントを有する請求項１１に記載のデバイス。
  17. 前記デバイス層は、第１導電層を有し、
    前記第１導電層は、第１金属層及び第１高濃度ドープ半導体層からなる群から選択される請求項１に記載のデバイス。
  18. 前記第１導電層上の誘電体層と、
    前記第１導電層上の第２導電層とを更に備え、
    前記第２導電層は、第２金属層及び第２高濃度ドープ半導体層からなる群から選択される請求項１７に記載のデバイス。
  19. 前記金属基板上又は上方に、反射防止層を更に備える請求項１に記載のデバイス。
  20. 前記デバイス層は、前記反射防止層の上方に位置する請求項１９に記載のデバイス。
  21. 前記金属基板上又は上方に、応力緩和層を更に備える請求項１に記載のデバイス。
  22. 金属基板上にデバイスを形成する方法であって、
    ａ）前記金属基板上に、１以上の拡散バリア層を形成する工程と、
    ｂ）前記拡散バリア層上に、１以上の絶縁層を形成する工程と、
    ｃ）前記１以上の絶縁層上に、デバイス層を形成する工程と
    を備えるデバイス。
  23. 前記金属基板が、前記拡散バリア層のうちの少なくとも１つ及び前記絶縁層のうちの少なくとも１つによって封止される請求項２２に記載の方法。
  24. 前記金属基板の少なくとも１つの面が、前記拡散バリア層のうちの少なくとも１つ及び前記絶縁層のうちの少なくとも１つによって被覆される請求項２２に記載の方法。
  25. 前記１以上の拡散バリア層を形成する前に、前記金属基板を洗浄する工程を更に備える請求項２２に記載の方法。
  26. 前記金属基板を洗浄する工程は、前記金属基板をスパッタエッチングする工程を含む請求項２５に記載の方法。
  27. 前記金属基板は、アルミニウム、銅、チタン又はステンレス鋼を含む請求項２２に記載の方法。
  28. 前記金属基板は、約１０μｍから約１０００μｍの厚みを有する請求項２２に記載の方法。
  29. 前記１以上の拡散バリア層を形成する工程は、チタン化合物の物理的気相成長、原子層成長又は化学的気相成長を含む請求項２２に記載の方法。
  30. 前記１以上の拡散バリア層を形成する工程は、原子層成長を含む請求項２９に記載の方法。
  31. 前記チタン化合物は、ＴｉｘＮｙ又はＴｉａＡｌｂＮｃを含み、ここで、ｘ＋ｙ＝１又はａ＋ｂ＋ｃ＝１である請求項２９に記載の方法。
  32. 前記ｘは約０．５であり、前記ｙは約０．５である請求項３１に記載の方法。
  33. 前記１以上の拡散バリア層は、約１０ｎｍから約１μｍの厚みを有する請求項２２に記載の方法。
  34. 前記１以上の絶縁層は、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、又はこれらの組み合わせを含む請求項２２に記載の方法。
  35. 前記１以上の絶縁層を形成する工程は、前記絶縁層の少なくとも１つを、物理的気相成長法、化学的気相成長法又は原子層成長法によって堆積することを含む請求項３４に記載の方法。
  36. 前記１以上の絶縁層を形成する工程は、絶縁体インク及び絶縁体の前躯体の少なくとも一方を印刷することを含む請求項３４に記載の方法。
  37. 前記１以上の絶縁層は、約１００ｎｍから約１０μｍの厚みを有する請求項３４に記載の方法。
  38. 前記デバイス層は、半導体層を含む請求項２２に記載の方法。
  39. 前記半導体層は、シリコン及びゲルマニウムの少なくとも一方を含む請求項３８に記載の方法。
  40. 前記半導体層は、Ｂ、Ｐ、Ａｓ及びＳｂからなる群から選択されるドーパントを更に含む請求項３９に記載の方法。
  41. 前記半導体層上又は下に、ゲート電極を形成する工程を更に備え、
    前記ゲート電極は、ゲート及びゲート誘電体層を有する請求項３９に記載の方法。
  42. 前記半導体層は、第１導電型の第１ドーパントを有し、
    前記デバイスは更に、前記半導体層上又は上方に、第２半導体層を備え、
    前記第２半導体層は、第２導電型の第２ドーパントを有する請求項３９に記載の方法。
  43. 前記デバイス層は、第１導電層を有し、
    前記第１導電層は、第１金属層及び第１高濃度ドープ半導体層からなる群から選択される請求項２２に記載の方法。
  44. 前記第１導電層上の誘電体層と、
    前記第１導電層上の第２導電層とを更に備え、
    前記第２導電層は、第２金属層及び第２高濃度ドープ半導体層からなる群から選択される請求項４３に記載の方法。
  45. 前記半導体層を少なくとも一部結晶化させるべく、前記半導体を照射する工程を更に備える請求項３９に記載の方法。
  46. 前記金属基板上又は上方に、反射防止層を形成する工程を更に備える請求項２２に記載の方法。
  47. 前記デバイス層は、前記反射防止層の上方に位置する請求項４６に記載の方法。
  48. 前記金属基板上又は上方に、応力緩和層を形成する工程を更に備える請求項２２に記載のデバイス。
  49. 前記応力緩和層は、前記金属基板上に形成され、
    前記方法は更に、前記応力緩和層上に反射防止層を形成する段階を更に備え、
    前記１以上の拡散バリア層は、前記反射防止層上又は上方に形成される請求項４８に記載のデバイス。
JP2012513271A 2009-05-28 2010-05-27 拡散バリアで被覆された基板上の半導体デバイス及びその形成方法 Active JP5729707B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US18195309P 2009-05-28 2009-05-28
US61/181,953 2009-05-28
PCT/US2010/036478 WO2010138766A1 (en) 2009-05-28 2010-05-27 Semiconductor devices on diffusion barrier coated substrates and methods of making the same

Publications (3)

Publication Number Publication Date
JP2012528488A true JP2012528488A (ja) 2012-11-12
JP2012528488A5 JP2012528488A5 (ja) 2013-07-04
JP5729707B2 JP5729707B2 (ja) 2015-06-03

Family

ID=43223095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012513271A Active JP5729707B2 (ja) 2009-05-28 2010-05-27 拡散バリアで被覆された基板上の半導体デバイス及びその形成方法

Country Status (9)

Country Link
US (1) US9299845B2 (ja)
EP (1) EP2436037B1 (ja)
JP (1) JP5729707B2 (ja)
KR (1) KR101716655B1 (ja)
CN (1) CN102971849B (ja)
CA (1) CA2761748C (ja)
SG (1) SG175709A1 (ja)
TW (1) TWI576999B (ja)
WO (1) WO2010138766A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100037820A1 (en) * 2008-08-13 2010-02-18 Synos Technology, Inc. Vapor Deposition Reactor
KR101172147B1 (ko) 2009-02-23 2012-08-07 시너스 테크놀리지, 인코포레이티드 플라즈마에 의한 라디칼을 이용한 박막 형성 방법
SG168450A1 (en) * 2009-08-05 2011-02-28 Sony Corp Thin film transistor
US20120175384A1 (en) * 2009-09-22 2012-07-12 Medmix Systems Ag Sealed container comprising a displaceable piston
US9165971B2 (en) * 2010-10-25 2015-10-20 California Institute Of Technology Atomically precise surface engineering for producing imagers
JP5683245B2 (ja) * 2010-12-08 2015-03-11 富士フイルム株式会社 撮像素子及び撮像素子の製造方法
KR101217820B1 (ko) * 2011-01-05 2013-01-21 삼화콘덴서공업주식회사 플렉시블 적층형 박막 커패시터를 이용한 임베디드 인쇄회로기판
US8877300B2 (en) * 2011-02-16 2014-11-04 Veeco Ald Inc. Atomic layer deposition using radicals of gas mixture
US9163310B2 (en) 2011-02-18 2015-10-20 Veeco Ald Inc. Enhanced deposition of layer on substrate using radicals
US8956944B2 (en) * 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI521600B (zh) * 2011-06-03 2016-02-11 應用材料股份有限公司 在矽基材上形成高生長速率低電阻率的鍺膜之方法〈一〉
US9105779B2 (en) 2011-09-26 2015-08-11 International Business Machines Corporation Method of fabricating a flexible photovoltaic film cell with an iron diffusion barrier layer
US20130106875A1 (en) * 2011-11-02 2013-05-02 Qualcomm Mems Technologies, Inc. Method of improving thin-film encapsulation for an electromechanical systems assembly
KR20130056608A (ko) * 2011-11-22 2013-05-30 에스케이하이닉스 주식회사 상변화 메모리 장치 및 그의 제조방법
TWI563111B (en) 2011-12-16 2016-12-21 Applied Materials Inc Film deposition using tantalum precursors
CN103861662B (zh) 2012-12-13 2016-12-21 通用电气公司 带有氧化铝阻隔层的防结焦催化剂涂层
WO2014176409A1 (en) * 2013-04-24 2014-10-30 Natcore Technology, Inc. Solar cells with patterned antireflective surfaces
KR102098573B1 (ko) * 2013-07-19 2020-05-27 삼성디스플레이 주식회사 표시패널 및 그 제조방법
KR102427696B1 (ko) * 2015-10-22 2022-08-01 삼성디스플레이 주식회사 터치 패널
US9926622B2 (en) 2015-11-12 2018-03-27 Uchicago Argonne, Llc Methods for forming pitting resistant carbon coating
ES2968347T3 (es) 2016-06-30 2024-05-09 Nec Corp Método y aparato para la configuración de señales en un sistema de comunicación inalámbrica
WO2018191708A1 (en) * 2017-04-13 2018-10-18 Nitride Solutions Inc. Device for thermal conduction and electrical isolation
KR101827929B1 (ko) * 2017-05-15 2018-02-09 주식회사 벤투스솔루션 직물형 염료감응 태양전지의 전극용 직물형 금속기판의 제조방법, 이로부터 제조된 직물형 염료감응 태양전지의 전극용 직물형 금속기판 및 이를 구비한 직물형 염료감응 태양전지
US10749004B2 (en) 2017-06-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a multi-layer diffusion barrier
US10410928B2 (en) * 2017-11-28 2019-09-10 International Business Machines Corporation Homogeneous densification of fill layers for controlled reveal of vertical fins
EP3768874A4 (en) * 2018-03-19 2022-03-30 Applied Materials, Inc. METHODS FOR DEPOSITING COATINGS ON AEROSPACE ELEMENTS
US20200024735A1 (en) * 2018-07-18 2020-01-23 Applied Materials, Inc. Erosion resistant metal fluoride coatings deposited by atomic layer deposition
WO2020086532A1 (en) 2018-10-22 2020-04-30 Thin Film Electronics Asa Barrier stacks for printed and/or thin film electronics methods of manufacturing the same, and method of controlling a threshold voltage of a thin film transistor
EP3959356A4 (en) 2019-04-26 2023-01-18 Applied Materials, Inc. METHODS FOR PROTECTING AEROSPACE ELEMENTS AGAINST CORROSION AND OXIDATION
CN110098269A (zh) * 2019-04-29 2019-08-06 北京铂阳顶荣光伏科技有限公司 薄膜太阳能电池及其制备方法
US11088078B2 (en) 2019-05-22 2021-08-10 Nanya Technology Corporation Semiconductor device and method for manufacturing the same
US11735791B2 (en) 2020-04-10 2023-08-22 Ensurge Micropower Asa Solid-state battery and method of making the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03179778A (ja) * 1989-05-08 1991-08-05 Ricoh Co Ltd 薄膜半導体形成用絶縁基板
JP2003058078A (ja) * 2001-06-15 2003-02-28 Lg Electronics Inc 薄膜トランジスタとそれらを用いた有機ｅｌディスプレイ装置及び製造方法
JP2004048005A (ja) * 2002-07-11 2004-02-12 Sharp Corp 金属薄膜基板上に形成された薄膜トランジスタ
JP2006114633A (ja) * 2004-10-13 2006-04-27 Fujitsu Ltd 半導体装置の製造方法
JP2007142367A (ja) * 2005-11-16 2007-06-07 Samsung Sdi Co Ltd 薄膜トランジスタ及びその製造方法
JP2007281155A (ja) * 2006-04-06 2007-10-25 Mitsubishi Electric Corp 薄膜トランジスタ、及びその製造方法、並びにアクティブマトリクス型表示装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001420A (en) * 1996-09-23 1999-12-14 Applied Materials, Inc. Semi-selective chemical vapor deposition
TW465017B (en) * 1999-04-13 2001-11-21 Applied Materials Inc A corrosion-resistant protective coating for an apparatus and method for processing a substrate
US20040229412A1 (en) * 1999-05-10 2004-11-18 Sigurd Wagner Inverter made of complementary p and n channel transistors using a single directly-deposited microcrystalline silicon film
TW477079B (en) * 2001-03-15 2002-02-21 Uni Light Technology Inc Method to form the semiconductor device having metal substrate
CN1299360C (zh) * 2002-03-20 2007-02-07 皇家飞利浦电子股份有限公司 有源矩阵显示装置及其制造
US7015640B2 (en) * 2002-09-11 2006-03-21 General Electric Company Diffusion barrier coatings having graded compositions and devices incorporating the same
JP4614633B2 (ja) * 2003-04-09 2011-01-19 株式会社半導体エネルギー研究所 電子機器
US7879696B2 (en) 2003-07-08 2011-02-01 Kovio, Inc. Compositions and methods for forming a semiconducting and/or silicon-containing film, and structures formed therefrom
US7498015B1 (en) 2004-02-27 2009-03-03 Kovio, Inc. Method of making silane compositions
US7314513B1 (en) 2004-09-24 2008-01-01 Kovio, Inc. Methods of forming a doped semiconductor thin film, doped semiconductor thin film structures, doped silane compositions, and methods of making such compositions
US7485691B1 (en) 2004-10-08 2009-02-03 Kovio, Inc Polysilane compositions, methods for their synthesis and films formed therefrom
JP2006173446A (ja) * 2004-12-17 2006-06-29 Nikon Corp 極端紫外線用の光学素子及びこれを用いた投影露光装置
US7619248B1 (en) 2005-03-18 2009-11-17 Kovio, Inc. MOS transistor with self-aligned source and drain, and method for making the same
KR100729054B1 (ko) * 2005-11-16 2007-06-14 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조 방법
US7309637B2 (en) * 2005-12-12 2007-12-18 Chartered Semiconductor Manufacturing, Ltd Method to enhance device performance with selective stress relief
JP5162909B2 (ja) * 2006-04-03 2013-03-13 豊田合成株式会社 半導体発光素子
US7504336B2 (en) * 2006-05-19 2009-03-17 International Business Machines Corporation Methods for forming CMOS devices with intrinsically stressed metal silicide layers
US8796125B2 (en) * 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
US7767520B2 (en) * 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
EP1890322A3 (en) * 2006-08-15 2012-02-15 Kovio, Inc. Printed dopant layers
US7701011B2 (en) 2006-08-15 2010-04-20 Kovio, Inc. Printed dopant layers
US7709307B2 (en) 2006-08-24 2010-05-04 Kovio, Inc. Printed non-volatile memory
CA2701412C (en) * 2007-10-01 2017-06-20 Kovio, Inc. Profile engineered thin film devices and structures
US8446706B1 (en) * 2007-10-10 2013-05-21 Kovio, Inc. High precision capacitors
KR20090036698A (ko) * 2007-10-10 2009-04-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
EP2308100A1 (en) * 2008-07-28 2011-04-13 Day4 Energy Inc. Crystalline silicon pv cell with selective emitter produced with low temperature precision etch back and passivation process
TWI387417B (zh) * 2008-08-29 2013-02-21 Ind Tech Res Inst 電路板結構及其製作方法
US20100210060A1 (en) * 2009-02-13 2010-08-19 Peter Borden Double anneal process for an improved rapid thermal oxide passivated solar cell
US20100229928A1 (en) * 2009-03-12 2010-09-16 Twin Creeks Technologies, Inc. Back-contact photovoltaic cell comprising a thin lamina having a superstrate receiver element
WO2018049192A1 (en) 2016-09-08 2018-03-15 The Board Of Trustees Of The Leland Stanford Junior University Steering wheel skin deformation display

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03179778A (ja) * 1989-05-08 1991-08-05 Ricoh Co Ltd 薄膜半導体形成用絶縁基板
JP2003058078A (ja) * 2001-06-15 2003-02-28 Lg Electronics Inc 薄膜トランジスタとそれらを用いた有機ｅｌディスプレイ装置及び製造方法
JP2004048005A (ja) * 2002-07-11 2004-02-12 Sharp Corp 金属薄膜基板上に形成された薄膜トランジスタ
JP2006114633A (ja) * 2004-10-13 2006-04-27 Fujitsu Ltd 半導体装置の製造方法
JP2007142367A (ja) * 2005-11-16 2007-06-07 Samsung Sdi Co Ltd 薄膜トランジスタ及びその製造方法
JP2007281155A (ja) * 2006-04-06 2007-10-25 Mitsubishi Electric Corp 薄膜トランジスタ、及びその製造方法、並びにアクティブマトリクス型表示装置

Also Published As

Publication number Publication date
TW201117360A (en) 2011-05-16
WO2010138766A1 (en) 2010-12-02
CA2761748A1 (en) 2010-12-02
CN102971849A (zh) 2013-03-13
JP5729707B2 (ja) 2015-06-03
CA2761748C (en) 2016-01-12
KR20120030996A (ko) 2012-03-29
EP2436037B1 (en) 2020-04-15
SG175709A1 (en) 2011-12-29
CN102971849B (zh) 2017-02-08
US9299845B2 (en) 2016-03-29
EP2436037A4 (en) 2013-10-02
US20110017997A1 (en) 2011-01-27
EP2436037A1 (en) 2012-04-04
TWI576999B (zh) 2017-04-01
KR101716655B1 (ko) 2017-03-15

Similar Documents

Publication Publication Date Title
JP5729707B2 (ja) 拡散バリアで被覆された基板上の半導体デバイス及びその形成方法
JP4963021B2 (ja) 半導体構造
JP6338361B2 (ja) 半導体物質とそれを含む薄膜トランジスタ及び該薄膜トランジスタを含む電子素子
US10020352B2 (en) Substrate structure
US9183973B2 (en) Diffusion barrier coated substrates and methods of making the same
JP2012528488A5 (ja)
WO2003049147A2 (en) Integrated circuits including metal oxide and hydrogen barrier layers and their method of fabrication
US9666727B2 (en) Display device
JP2013531383A (ja) 薄膜トランジスタ
TW201308609A (zh) 用以形成薄膜電晶體的方法
TWI387109B (zh) 薄膜電晶體的製造方法
JP2004349583A (ja) トランジスタの製造方法
CN1364313A (zh) 制造超晶格材料的快速递变退火方法
TW201442238A (zh) 金屬氧化物薄膜電晶體及其製作方法
CN1236987A (zh) 制造铁电集成电路的方法
KR101748787B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR100265846B1 (ko) 반도체소자의강유전체캐패시터제조방법
KR101827514B1 (ko) 박막 트랜지스터 및 그 제조 방법
US20190088758A1 (en) Thin film transistor including high-dielectric insulating thin film and method of fabricating the same
US7329548B2 (en) Integration processes for fabricating a conductive metal oxide gate ferroelectric memory transistor
JP7115610B1 (ja) 薄膜トランジスタ、および、薄膜トランジスタの製造方法
US20230006070A1 (en) Semiconductor Substrate Manufacturing Method and Semiconductor Substrate
JP2018110151A (ja) 電界効果型トランジスタの製造方法
KR20210070110A (ko) 전극 형성 방법
KR20150142397A (ko) 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130517

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150331

R150 Certificate of patent or registration of utility model

Ref document number: 5729707

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250