JPH03261144A - 集積回路装置用表面保護膜の被覆方法 - Google Patents

集積回路装置用表面保護膜の被覆方法

Info

Publication number
JPH03261144A
JPH03261144A JP5926690A JP5926690A JPH03261144A JP H03261144 A JPH03261144 A JP H03261144A JP 5926690 A JP5926690 A JP 5926690A JP 5926690 A JP5926690 A JP 5926690A JP H03261144 A JPH03261144 A JP H03261144A
Authority
JP
Japan
Prior art keywords
film
integrated circuit
protective film
aluminum
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5926690A
Other languages
English (en)
Inventor
Yoshiyuki Sakai
善行 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP5926690A priority Critical patent/JPH03261144A/ja
Publication of JPH03261144A publication Critical patent/JPH03261144A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野) 本発明は集積回路装置の表面を外気の4響から守るため
の表面保護膜の被覆方法に関する。
[従来の技術] 周知のように半導体装置では必ずその表面保護が必要で
、その半導体の表面に対してはそれに接して酸化シリコ
ン膜を設ける。
これは、酸化シリコン膜が半導体に有害な金属や不純物
の原子に対して高いトラップ効果を持つためであるが、
酸化シリコン膜自体は外気の侵入を防止する効果が低い
ため、半導体装置に対する最終的な表面保護用にはふつ
う窒化膜、正確には窒化シリコン膜を用いる。
集積回路装置では酸化シリコン膜やさらにそれを覆う燐
シリケートガラス等の層間絶縁膜の上に配線用等のアル
ミ膜が配設されるので、窒化膜はこのアルミ膜を覆って
設けられる。
よく知られているように、この窒化膜は例えばいわゆる
熱CVD法によってふつうはO,S*程度の厚みに成長
される。
(発明が解決しようとする旧訳 集積回路装置に対する最終的表面保II膜としての上述
の窒化膜は、それ自体としては非常に優れた保護効果を
有するが、アルミ膜に発生しやすいヒロック、正確には
ヒルロック(hillrock)と呼ばれる突起によっ
てその特質を充分に発揮できずにトラブルが発生するこ
とがある。
二の突起はアルミ膜を被着した後の熱処理時にとくに発
生しやすく、発生当時はふつうサイズが最大でも14.
高さも0.5−以下の微小なものであるが、窒化膜のC
VDm長時や高温試験の温度条件下でその高さが次第に
成長するので、窒化膜の膜質が突起により局部的に低下
したり、あるいはそれによる段差のためにピンホールや
クランクが発生して、湿気の侵入によって集積回路装置
の動作特性が低下したり、アルミ膜が酸化によって断線
したりするなど、集積回路装置の長期信頼性が著しく損
なわれる結果を招きやすい。
また、この突起のほかにも、アルミ膜自体による段差が
大きい場合にも窒化膜の被覆不良ないし欠陥が発生する
ことがあり、この場合にも同様なトラブルが発生しやす
い。
本発明の目的は、この問題を解消してアルミ膜に突起が
発生し、あるいはアルミ膜による段差が大きい場合にも
、集積回路装置の長期信頼性が損なわれることがない表
面保護膜の被覆方法を得ることにある。
〔課題を解決するための手段] この目的は本発明方法によれば、集積回路装置の表面に
配設されるアルミ膜を覆って200℃以下の低温下で絶
縁性の薄い下地膜を成長させる工程と、下地膜上に酸化
シリコン系の平坦化膜を像面しかつ焼き付ける工程と、
平坦化膜上に窒化シリコン系の保護膜を成長させる工程
とを経て、集積回路装置を表面保II膜で被覆すること
にまり遠戚される。
なお、上記中の下地膜としては酸化シリコン膜をプラズ
マCVD法で成長させるのがよく、これを200°C以
下の温度で成長させる上では、とくにE CR(Ele
ctron Cyclotron Re5onance
)プラズマCVD法を利用するのが望ましい。
平坦化膜としては例えばシラノール系塗布隙をS OG
  (Spin On Glass)法ないしスピンコ
ード法で塗着するのが好適である。
保護膜としては通常の窒化シリコン膜をプラズマCVD
法で成長させることでよく、オキシナイトライド膜等を
利用することも可能である。
〔作用〕
本発明はまず上述の下地II威展長工程おいて、絶縁性
の下地膜をアルミ膜に接しかつそれを覆うよう低温下で
成長させることにより、アルミ膜上の突起をそれ以lI
成長しないように抑え、さらに次の平坦化膜の塗着工程
において、表面の凹凸中の凹部を平坦化膜で埋めること
により、アルミ膜に基づく段差を減少させた上で、最後
の保護膜の成長工程において、外気侵入に対する防止効
果の高い窒化シリコン系の腰で最終的に表面を完全に覆
ってしまうようにしたものである。
このように、本発明方法により集積回路装置に被覆され
る表面保IIIは3層構成であって、その内の下地膜に
より突起の成長を抑え、平坦化膜によりアルミ膜に基づ
く段差を埋めた上で最上層の保1!lを成長させるので
、保IW4の局部的な膜質低下が少なく、ピンホールや
クランク等の欠陥の発生もほとんどなくなるので、最終
保mMが本来もつ性能を充分発揮させて、集積回路装置
の長期信頼性を向上することができる。
なお、下地膜の成長温度を上述のように200°C以下
と低く選定したのは、この温度が高いとその成長工程中
に突起が成長してしまい、それ以降の突起成長に対する
抑止効果を得るにはかかる低温成長の必要があるからで
ある。
〔実施例〕
以下、図を参照して本発明の具体実施例を説明する。第
1図は、本発明方法により表面保護膜を被覆される集積
回路装置の主な工程ごとの状態を一部拡大断面で例示す
るものである。
第1図(a)は本発明方法を実施する罰の集積回路装置
用ウェハの状態を示す。この例でのウェハ10はMO3
集積回路装置用であって、n形の基板11の表面からn
チャネルMOS )ランジスタのP形のウェル12が、
さらにその中にn形のソースないしドレイン層13がそ
れぞれ拡散されており、これらの表面はプロセス酸化l
l114とゲート酸化膜15とで覆われ、後者上にゲー
ト16が設けられ、さらにこのゲート16を含む全面が
燐シリケートガラス等の層間絶縁W117で覆われてい
る。
アルミ膜21と22はこの例では層間絶縁1!17の上
に配設され、図かられかるようにこの内のアルミ112
1は集積回路内の回路要素間の接続用であり、アルミ膜
22の方は電界効果トランジスタのソースないしドレイ
ン端子用である。これらのアル逅膜にはそのスパッタな
いし真空蒸着後に例えば水素ふん囲気内の400°Cの
温度条件下で熱処理ないしアニール処理が施され、図示
の状態になるまでに小さな突起Hがその表面に発生しや
すい、@述のように、保護膜を被覆する上ではこの突起
Hのほかに、アルミ1121や22による0、5−1−
の段差dが従来のトラブル発生原因である。
第1図(ロ)は下地膜成長工程後の状態を示す0本発明
では、図の下地膜30として酸化シリコン膜を低温プラ
ズマCVD法により3000人程度0厚みで成長させる
のがよい、前述のように、ECRプラズマCVD法はと
くにこれに適し、例えばシランとhOと^rを混合した
0、1〜数Torrの反応ガス内で望ましくは100〜
150°Cの温度下で下地1930として酸化シリコン
酸を成長させる。
下地I[30をこのように200℃以下の低温で成長さ
せることにより、下地II威成長程中の突起Hの成長を
抑えながらそれを下地1130内に埋め込み、それ以降
の成長をも有効に抑止できる。
第1図(C)は平坦化1!1I40の重着工程後の状態
を示す、この平坦化M40にはシラノール系等の塗布剤
を用い、その粘度を適度に調整した状態でSOGないし
スピンコード法によりウェハ面に1〜数回塗布して所望
の厚みとした上で、像面剤に適した温度例えば400℃
で焼き付ける。SOG法等によれば平坦化!!I40は
図のようにウェハ面内の凸部ニ薄く凹部に厚く付くので
、ウェハ面の凹凸が緩和されて平坦化される。この効果
を得る上では平坦化1!40の厚みをウェハの凹部に対
し上述の段差dと同程度以上とするのがよく、有機物を
含有する高粘度の塗布剤を用いれば、段差dがとくに大
きくない限り1回の塗布で所望の厚みが得られる。
また、燐を含む塗布剤を用いれば金属等の有害な不純物
に対するトラップ効果をこの平坦化[I40に持たセる
こともできる。
第1図(d)は保護膜50の成長工程後の完成状態を示
す、この保護膜50は従来と同しく窒化膜とするのがよ
く、通常のプラズマCVD法によりシランとアンモニア
を含む0.1〜数Torrの反応ガス中の望ましくは2
50〜350℃の比較的低温条件で窒化シリコン膜を例
えば5000人の厚みに成長させる。
もちろん、この保1[1150には窒化膜に限らずオキ
シナイトライド膜等も利用できる。この保護膜50を成
長さゼた後は通例のように熱処理が適宜に施され、これ
により表面保護膜で外気から保護された集積回路装置用
ウェハが完成する。
以上説明した本発明方法による複合構成の表面保護膜で
被覆された集積回路装置チップに対する強酸を用いる腐
食検査結果によれば、その最上層の保![1150のピ
ンホールやクランク等の欠陥数が従来より1〜2桁少な
い、また、高温高湿の劣化促進条件下の連続試験および
ヒートサイクル試験の結果からも、集積回路装置が通常
に使用される全期間に亘り非常に高い信頼性を保証でき
ることが確かめられている。
〔発明の効果〕
以上の記載のとおり本発明では、集積回路装置の表面に
配設されるアルミ酸を覆って200°C以下の低温下で
絶縁性の薄い下地膜を成長させる工程と、下地膜上に酸
化シリコン系の平坦化膜を塗布しかつ焼き付ける工程と
、平坦化膜上に窒化シリコン系の保a膜を成長させる工
程とを経て、複合構成の表面保Willにより集積回路
装置を被覆することにより、次の効果を得ることができ
る。
(a)アルミ膜上に突起が発生しても、アルミ膜に接し
それを覆うように低温成長させる下地膜によりこの突起
を包み込んで以降の工程での成長を抑えることにより、
突起に起因する最上層の保護膜の局部的な膜質低下や欠
陥の発生を有効に防止することができる。
い)アルミ膜による段差が大きくても、平坦化膜の塗布
と焼付により集積回路装置の表面内の凹部を埋めて凹凸
を減少させることにより、段差に起因する最上層の保護
膜の被覆不足や欠陥発生の問題をなくすことができる。
(C)多層配線構造の集積回路装置にとくに適する。
この場合、平坦化膜を配線用の眉間絶縁膜に利用でき、
かつ各配線層に対して上述の下地膜がもつ突起成長の抑
止効果と平坦化膜がもつ表面平坦化効果を生かしながら
、段差による内部配線の断線のおそれを減少させ、かつ
表面保護の信頼性を従来より格段に高めることができる
このように、本発明方法は種々の集積回路装置に適用し
て、その長期信頼性を高める効果を発揮することができ
る。
【図面の簡単な説明】
第1図は本発明方法により表面保護膜を被覆される集積
回路装置の主な工程ごとの状態を例示するその一部拡大
断面図である0図において、lO:集積回路装置用ウェ
ハ、11:基板、12:ウェル、13:ソース・ドレイ
ン層、14:プロセス酸化膜、15:ゲート酸化膜、1
6:ゲート、17:層間絶縁膜、21,22ニアルミ膜
、30:下地膜、40:平坦化膜、50:保IDI、 
d :アルく腰による段差、アノLミ層 122 第1図

Claims (1)

    【特許請求の範囲】
  1.  半導体集積回路装置の表面に配設されるアルミ膜を覆
    って表面保護膜を被覆する方法であって、アルミ膜を覆
    って200℃以下の低温下で絶縁性の薄い下地膜を成長
    させる工程と、下地膜上に酸化シリコン系の平坦化膜を
    塗布しかつ焼き付ける工程と、平坦化膜上に窒化シリコ
    ン系の保護膜を成長させる工程とを含む集積回路装置用
    表面保護膜の被覆方法。
JP5926690A 1990-03-09 1990-03-09 集積回路装置用表面保護膜の被覆方法 Pending JPH03261144A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5926690A JPH03261144A (ja) 1990-03-09 1990-03-09 集積回路装置用表面保護膜の被覆方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5926690A JPH03261144A (ja) 1990-03-09 1990-03-09 集積回路装置用表面保護膜の被覆方法

Publications (1)

Publication Number Publication Date
JPH03261144A true JPH03261144A (ja) 1991-11-21

Family

ID=13108400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5926690A Pending JPH03261144A (ja) 1990-03-09 1990-03-09 集積回路装置用表面保護膜の被覆方法

Country Status (1)

Country Link
JP (1) JPH03261144A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163521A (ja) * 1992-11-17 1994-06-10 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JP2007324616A (ja) * 2007-07-25 2007-12-13 Macronix Internatl Co Ltd フラッシュメモリのためのパッシベーション構造およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163521A (ja) * 1992-11-17 1994-06-10 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JP2007324616A (ja) * 2007-07-25 2007-12-13 Macronix Internatl Co Ltd フラッシュメモリのためのパッシベーション構造およびその製造方法

Similar Documents

Publication Publication Date Title
KR100266428B1 (ko) 반도체장치 및 그의 제조방법
US6225171B1 (en) Shallow trench isolation process for reduced for junction leakage
JP2757782B2 (ja) 半導体装置の製造方法
JPH03203351A (ja) 半導体装置及びその製造方法
US20020068439A1 (en) Method of manufacturing flash memory
JPS62204575A (ja) 薄膜半導体装置およびその製造方法
US6888183B1 (en) Manufacture method for semiconductor device with small variation in MOS threshold voltage
JPH03261144A (ja) 集積回路装置用表面保護膜の被覆方法
JPH03179778A (ja) 薄膜半導体形成用絶縁基板
JP2806999B2 (ja) 多結晶シリコン薄膜トランジスタ及びその製造方法
KR0161735B1 (ko) 반도체 소자의 제조방법
JPH01243471A (ja) Mis型トランジスタの製造方法
EP0980091B1 (en) A method for decreasing channel hot carrier degradation
JPH0555199A (ja) 半導体装置
JP3172307B2 (ja) 半導体装置の製造方法
JPH02291175A (ja) 絶縁ゲート型電界効果トランジスタ
US5763322A (en) Method of annealing film stacks and device having stack produced by same
JPH118234A (ja) 半導体装置
KR100565758B1 (ko) 반도체 소자의 층간 절연막 형성방법
JP3167797B2 (ja) 半導体装置の製造方法
JPS61237448A (ja) 半導体装置の製造方法
JPS6028247A (ja) 半導体装置
KR100257749B1 (ko) 반도체 소자의 보호막 형성 방법
JPS5821827A (ja) 半導体装置の製造方法
KR100203305B1 (ko) 반도체 소자의 패시베이션 방법