JP2007273948A - 不揮発性メモリ素子の素子分離膜形成方法 - Google Patents

不揮発性メモリ素子の素子分離膜形成方法 Download PDF

Info

Publication number
JP2007273948A
JP2007273948A JP2007003720A JP2007003720A JP2007273948A JP 2007273948 A JP2007273948 A JP 2007273948A JP 2007003720 A JP2007003720 A JP 2007003720A JP 2007003720 A JP2007003720 A JP 2007003720A JP 2007273948 A JP2007273948 A JP 2007273948A
Authority
JP
Japan
Prior art keywords
film
forming
insulating film
trench
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007003720A
Other languages
English (en)
Inventor
Jung-Il Cho
廷 一 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060113828A external-priority patent/KR100772554B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2007273948A publication Critical patent/JP2007273948A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

【課題】工程を単純化させ、内部に空隙（ｖｏｉｄ）が存在しないように、埋め込み特性を改善することができる不揮発性メモリ素子の素子分離膜形成方法を提供すること。
【解決手段】基板３１上に、ゲート絶縁膜３２、ゲート用導電膜３３、及びハードマスクを形成するステップと、前記ハードマスク、ゲート用導電膜３３、ゲート絶縁膜３２、及び基板３１の一部をエッチングしてトレンチを形成するステップと、前記トレンチ内面に側壁保護膜３８Ａを形成するステップと、前記トレンチの一部を埋め込むように、前記トレンチ内面に第１の絶縁膜３９Ａを形成するステップと、第１の絶縁膜３９Ａをリセスさせるステップと、前記ハードマスクを除去するステップと、前記トレンチを埋め込むように、第１の絶縁膜３９Ａ上に第２の絶縁膜４０を形成するステップとを含む。
【選択図】図２Ｅ

Description

本発明は、半導体素子の製造技術に関し、特に、不揮発性メモリ素子の素子分離膜形成方法に関する。更に詳細には、フラッシュメモリ素子の素子分離膜形成方法に関する。
近年、半導体メモリ素子の製造技術の発達につれて、半導体メモリ素子の線幅が次第に減少するようになった。これにより、アクティブ領域間のフィールド領域の幅が減少し、このため、フィールド領域に形成されるトレンチのアスペクト比が増大して、トレンチ内に素子分離膜を埋め込むことが困難となった。
したがって、このような素子分離膜の埋め込み特性を向上させるために、従来用いていたＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）膜やＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）の代わりに、スピンコーティング法での製膜に用いられるるＳＯＤ（Ｓｐｉｎ Ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）材料の一種であるＰＳＺ（Ｐｏｌｙｓｉｌａｚａｎｅ）を用いて、トレンチを埋め込む方法が提案された。しかし、ＰＳＺは、ウェットエッチング速度が速く、不均一であるという特性を有しているため、ウェットエッチングを適用すると、素子分離膜の有効高さＥＦＨ（Ｅｆｆｅｃｔｉｖｅ Ｆｉｅｌｄ ｏｘｉｄｅ Ｈｅｉｇｈｔ）が不均一になるという問題がある。
このような問題を解決するために、近年、素子分離膜を形成する際に、ＨＤＰ膜でトレンチを所定の深さまで埋め込んだ後、その上にトレンチを完全に埋め込むようにＰＳＺ膜を形成し、それから、ＰＳＺ膜を所定の深さまでリセスさせた後、その上に更にＨＤＰ膜を形成する方法が提案された。この方法をフラッシュメモリ素子のフローティングゲート形成方法のうちの１つであるＳＡ−ＳＴＩ（Ｓｅｌｆ Ａｌｉｇｎｅｄ Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法と関連付けて説明すると、次の通りである。
以下、従来技術に係るフラッシュメモリ素子において適用するＳＡ−ＳＴＩ法を説明する。
図１Ａ〜図１Ｅは、従来技術に係るフラッシュメモリ素子の素子分離膜形成方法を説明するための断面図である。
まず、図１Ａに示すように、基板１１上に、トンネル酸化膜１２、ポリシリコン膜１３、バッファ酸化膜１４、ＳｉＮ膜１５、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）膜１６及びＳｉＯＮ膜（図示せず）を順次形成する。
次に、ＳｉＯＮ膜、ＴＥＯＳ膜１６、ＳｉＮ膜１５、バッファ酸化膜１４、ポリシリコン膜１３、トンネル酸化膜１２、及び基板１１の一部をエッチングしてトレンチ１７を形成する。
ここで、トレンチ１７を形成する際に、ＳｉＯＮ膜はエッチングされて除去される。
次いで、図１Ｂに示すように、トレンチ１７の一部を埋め込むように、トレンチ１７の内面に沿って第１のＨＤＰ膜１８を形成する。
続いて、図１Ｃに示すように、ＳＯＤ膜１９を形成する。まず、トレンチ１７（図１Ｂ参照）を完全に埋め込むように、ＳＯＤ膜１９を形成する。
次いで、ＳｉＮ膜１５を研磨停止膜として用いて化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；以下、ＣＭＰとする）を行って、ＳｉＮ膜１５上に形成されたＳＯＤ膜１９の一部を除去する。このとき、ＳｉＮ膜１５上に残留したＴＥＯＳ膜１６（図１Ｂ参照）も、ＣＭＰにより除去される。
続いて、ウェットエッチングを行ってＳＯＤ膜１９を所定の深さまでリセスさせて、図１Ｃに示した構造を得る。ここで、符号１８ＡはＣＭＰ後の第１のＨＤＰ膜を示す。
次に、図１Ｄに示すように、トレンチ１７（図１Ｂ参照）を完全に埋め込むように、第２のＨＤＰ膜２０を形成した後、ＳｉＮ膜１５を研磨停止膜として用いてＣＭＰを行って、第２のＨＤＰ膜２０を平坦化する。
続いて、図１Ｅに示すように、ＳｉＮ膜１５及びバッファ酸化膜１４（図１Ｄ参照）を除去し、次いで、第２のＨＤＰ膜２０を所定の深さにリセスさせて、有効高さを調節する。これにより、最終的に残留する第１のＨＤＰ膜１８Ｂ、ＳＯＤ膜１９、及びリセスされた第２のＨＤＰ膜２０Ａからなる素子分離膜が完成する。
しかしながら、上記した従来技術に係るフラッシュメモリ素子の素子分離膜形成方法によると、次のような問題が発生する。
図１Ｄに示したように、従来技術に係るフラッシュメモリ素子の素子分離膜形成方法によると、ＳＯＤ膜１９を形成及びエッチングした後、更にその上に第２のＨＤＰ膜２０を形成するため、工程が複雑になるという問題がある。また、上記したように、ＳＯＤ膜１９は、埋め込み特性は優れているが、ウェットエッチング溶液により容易にエッチングされるため、素子分離膜の有効高さの制御が困難であり、ＳＯＤ膜１９を有する素子分離膜を形成する際に、ＳＯＤ膜１９を素子分離膜の最上位層として用いることができず、エッチング溶液に耐久性のあるＨＤＰ膜２０をＳＯＤ膜１９上に形成しなければならないという問題がある。
本発明は、上記した従来技術の問題を解決するためになされたものであって、その目的は、工程を単純化することができる不揮発性メモリ素子の素子分離膜形成方法を提供することにある。
また、本発明の他の目的は、内部に空隙（ｖｏｉｄ）が存在しないように、埋め込み特性を改善することができる不揮発性メモリ素子の素子分離膜形成方法を提供することにある。
そこで、上記の目的を達成するための本発明による不揮発性メモリ素子の素子分離膜形成方法は、基板上に、ゲート絶縁膜、ゲート用導電膜、及びハードマスクを形成するステップと、前記ハードマスク、前記ゲート用導電膜、前記ゲート絶縁膜、及び前記基板の一部をエッチングしてトレンチを形成するステップと、前記トレンチの一部を埋め込むように、前記トレンチ内面に第１の絶縁膜を形成するステップと、前記ハードマスクを除去するステップと、前記トレンチを埋め込むように、前記第１の絶縁膜上に第２の絶縁膜を形成するステップとを含むことを特徴とする。
本発明によれば、素子分離膜の上部層として機能するＨＤＰ膜を形成する前に、フローティングゲート用ポリシリコン膜の上部に形成されたハードマスク用窒化膜を除去してトレンチのアスペクト比を減少させることにより、ＨＤＰ膜の埋め込み特性を向上させ、工程を単純化することができる。
また、本発明によれば、素子分離膜の下部層として機能するＨＤＰ膜を形成する前に、トレンチ内面に側壁保護膜を形成することにより、後続の工程においてＨＤＰ膜を形成する際に、ゲート絶縁膜の露出部位において酸化膜が過度に成長することを防止してトレンチの開口部が狭くなるという問題を防止し、これにより、ＨＤＰ膜の埋め込み特性を向上させることができる。
また、本発明によれば、素子分離膜の下部層として機能するＨＤＰ膜を形成する前に、トレンチ内面に側壁保護膜を形成することにより、後続の工程においてＨＤＰ膜をリセスさせるためのエッチングの際に、フローティングゲート用ポリシリコン膜の側壁が損失することを防止することができる。
以下、添付された図面を参照して本発明の好ましい実施形態をさらに詳細に説明する。
なお、各図面において、層及び領域の厚さは、明確性を期するために誇張されている。また、本明細書において、層が他の層又は基板上にあると記された場合、それは、層が他の層又は基板上に直接形成される場合に限らず、間に第３の層が介在し得ることをも意味する。
なお、本明細書及び図面全体にわたり、同じ符号（参照番号）で示された構成要素は、同じ構成要素を示している。
図２Ａ〜図２Ｅは、本発明の実施形態に係るフラッシュメモリ素子の素子分離膜形成方法を説明するための断面図である。ここでは、説明の便宜上、ＳＡ−ＳＴＩ法を適用するフラッシュメモリ素子の素子分離膜形成方法の断面図を一例として示し、また、ウェーハ全体ではなく、メモリセル領域の一部のみを図示する。
まず、図２Ａに示すように、半導体物質からなる基板３１上に、ゲート絶縁膜３２、フローティングゲート用導電膜として機能するポリシリコン膜３３、バッファ酸化膜３４、ハードマスク用窒化膜３５、及びハードマスク用酸化膜３６を順次形成する。
このとき、ゲート絶縁膜３２は酸化膜、又は酸化膜内に窒化膜が介挿された構造の膜であって、酸化処理によって形成し、その厚さは約５０Å〜約１００Åの範囲、望ましくは、約７５Åである。
ポリシリコン膜３３は、不純物イオンをドーピングされたドープド（ｄｏｐｅｄ）シリコン膜、又は不純物イオンをドーピングされていないアンドープド（ｕｎｄｏｐｅｄ）シリコン膜で形成し、最終目標値の厚さより少なくとも約１０％〜約２０％程度厚く形成することが好ましい。その理由は、ポリシリコン膜３３が後続のＣＭＰの際に、研磨停止膜として用いられ、所定の厚さが研磨されて除去されるためである。例えば、その厚さは約８００Å〜約１２００Åの範囲、望ましくは、約１０００Åである。
バッファ酸化膜３４は酸化物系の物質、例えばＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜で形成し、その厚さは約４０Å〜約６０Åの範囲、望ましくは、約５０Åである。
ハードマスク用窒化膜３５は、ＣＭＰの際に研磨停止膜、又はエッチングの際にハードマスクとして機能し、ＳｉＮで形成する。また、その厚さは約４００Å〜約６００Åの範囲、望ましくは、約５００Åである。
ハードマスク用酸化膜３６は、ＴＥＯＳで形成し、その厚さは約２００Å〜約４００Åの範囲、望ましくは、約３００Åである。
次いで、ハードマスク用酸化膜３６上に、反射防止膜としてＳｉＯＮ膜（図示せず）を形成する。
続いて、ＳｉＯＮ膜上に感光膜を塗布した後、フォトマスクを用いた露光及び現像を行って感光膜パターン（図示せず）を形成する。
次に、感光膜パターンをエッチングマスクとして用いてエッチングを行い、反射防止膜（ＳｉＯＮ膜）、ハードマスク用酸化膜３６、ハードマスク用窒化膜３５、バッファ酸化膜３４、ポリシリコン膜３３、ゲート絶縁膜３２、及び基板３１の一部をエッチングしてトレンチ３７を形成する。
次いで、ストリップ処理を行って感光膜パターンを除去する。この過程において反射防止膜（ＳｉＯＮ膜）も除去される。
続いて、図２Ｂに示すように、トレンチ３７内面に沿って側壁保護膜３８を形成する。このとき、側壁保護膜３８を、後続の工程において形成する第１のＨＤＰ膜３９（図２Ｃ参照）とは異なる物質、例えば、第１のＨＤＰ膜３９が酸化膜である場合、窒化物系の物質で比較的薄く形成する。その理由は、側壁保護膜３８を形成せずに、第１のＨＤＰ膜３９を形成する場合、同じ酸化膜系のゲート絶縁膜３２の露出部位において過度に成長が誘発され、トレンチ３７の入口が底部に比べて相対的に狭くなるためである。また、側壁保護膜３８を厚く形成する場合、トレンチ３７の幅が狭くなり、それだけ、第１のＨＤＰ膜３９を形成する際に、埋め込み特性が低下し、その内部に空隙が発生する可能性が増大する。したがって、側壁保護膜３８を形成する場合、約１００Å以下の厚さ、望ましくは、約３０Å〜約１００Åの厚さに形成する。
次いで、ハードマスク用窒化膜３５を研磨停止膜として用いたＣＭＰ、又はハードマスク用窒化膜３５をエッチングバリア層として用いたエッチングを行って、ハードマスク用窒化膜３５上に形成されたハードマスク用酸化膜３６（図２Ａ参照）及び側壁保護膜３８の一部を除去する。
続いて、図２Ｃに示すように、トレンチ３７（図２Ｂ参照）の一部を埋め込むように、素子分離膜用絶縁膜として埋め込み特性に優れた第１のＨＤＰ膜３９を、側壁保護膜３８上に形成する。このとき、第１のＨＤＰ膜３９は、トレンチ３７の内側壁よりも、トレンチ３７の底部及びハードマスク用窒化膜３５上面においてより厚く形成される。また、第１のＨＤＰ膜３９の厚さは、トレンチ３７の幅に応じて異なるように形成し、６０ｎｍ級の場合には、トレンチ３７の底部から約１４００Å〜約２０００Åの範囲の厚さに形成する。
次いで、ハードマスク用窒化膜３５を研磨停止膜として用いてＣＭＰを行い、ハードマスク用窒化膜３５上面に形成された第１のＨＤＰ膜３９を研磨して除去する。
次に、図２Ｄに示すように、酸化膜に対する高いエッチング選択性を有するリン酸（Ｈ３ＰＯ４）を用いてエッチングを行い、選択的にハードマスク用窒化膜３５（図２Ｃ参照）を除去する。
次いで、ＤＨＦ溶液（Ｄｉｌｕｔｅ ＨＦ；Ｈ２Ｏで稀釈されたＨＦ溶液）を用いたウェットエッチングを行って、選択的に第１のＨＤＰ膜３９をリセスさせる。ここで、第１のＨＤＰ膜３９を、前記ポリシリコン膜３３に接している前記側壁保護膜３８の一部が露出するようにリセスさせる。このため、トレンチ３７（図２Ｂ参照）の内側壁には、トレンチ３７の底部へ行くほどその幅が狭くなるように、リセスされた第１のＨＤＰ膜３９Ａが所定の傾斜角を有して形成され、これにより、トレンチ３７の上部の幅Ｗ１が底部の幅Ｗ２より大きくなり、後続の工程において第２のＨＤＰ膜４０（図２Ｅ参照）を形成する際に、埋め込み特性を改善することができる。ここでは、第１のＨＤＰ膜３９のリセスを、ハードマスク用窒化膜３５を除去した後に行っているが、ハードマスク用窒化膜３５を除去する前に行ってもよい。
なお、第１のＨＤＰ膜３９をエッチングする際に、トレンチ３７の内側壁には側壁保護膜３８が形成されているため、側壁においてポリシリコン膜３３の損失が発生せず、選択的に第１のＨＤＰ膜３９をエッチングすることができる。符号３８Ａは残留する側壁保護膜を示す。
また、第１のＨＤＰ膜３９をエッチングする際に、バッファ酸化膜３４（図２Ｃ参照）も除去される。
次いで、図２Ｅに示すように、トレンチ３７（図２Ｂ参照）を完全に埋め込むように、素子分離膜用絶縁膜を構成する第２のＨＤＰ膜４０を形成する。このとき、第２のＨＤＰ膜４０は、ハードマスク用窒化膜３５（図２Ｃ参照）が除去され、第１のＨＤＰ膜３９のエッチングが行われて、トレンチ３７の上部が底部に比べて相対的に広い幅を有する状態（図２Ｄ参照）で形成されるため、それだけ、アスペクト比が減少しており、埋め込み特性を改善することができる。
続いて、第２のＨＤＰ膜４０に対してアニールを行うことができる。このとき、アニールは、リセスされた第２のＨＤＰ膜４０を硬化させ、後続のＣＭＰの際に、研磨特性を向上させるためのものであって、アニール時の温度は制限されない。
次に、ポリシリコン膜３３を研磨停止膜として用いたＣＭＰを行って、第２のＨＤＰ膜４０を研磨する。図示していないが、このとき、ポリシリコン膜３３を約１００Å〜約２００Åの範囲の厚さで研磨する。
以上説明したことから、本発明によれば、次のような効果を得ることができる。
第１に、本発明によれば、素子分離膜の上部層として機能するＨＤＰ膜を形成する前に、フローティングゲート用ポリシリコン膜の上部に形成されたハードマスク用窒化膜を除去してトレンチのアスペクト比を減少させることにより、ＨＤＰ膜の埋め込み特性を向上させることができる。
第２に、本発明によれば、素子分離膜の上部層として機能するＨＤＰ膜を形成する前に、ハードマスクとして機能する窒化膜を除去してトレンチのアスペクト比を減少させ、これにより、ＨＤＰ膜の埋め込み特性を向上させることにより、従来用いられていた、埋め込み特性に優れたＳＯＤ膜を、ＨＤＰ膜の形成前に形成する必要がなく、工程を単純化することができる。
第３に、本発明によれば、素子分離膜の下部層として機能するＨＤＰ膜を形成する前に、トレンチ内面に側壁保護膜を形成することにより、後続の工程においてＨＤＰ膜を形成する際に、ゲート絶縁膜の露出部位において酸化膜が過度に成長することを防止してトレンチの開口部が狭くなるという問題を防止し、これにより、ＨＤＰ膜の埋め込み特性を向上させることができる。
第４に、本発明によれば、素子分離膜の下部層として機能するＨＤＰ膜を形成する前に、トレンチ内面に側壁保護膜を形成することにより、後続の工程においてＨＤＰ膜をリセスさせるためのエッチングの際に、フローティングゲート用ポリシリコン膜の側壁が損失することを防止することができる。
本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。特に、上記の実施形態では、ＳＡ−ＳＴＩ法を一例に挙げて説明したが、本発明は、ＡＳＡ−ＳＴＩ（Ａｄｖａｎｃｅｄ ＳＡ−ＳＴＩ）法にも適用することができる。また、素子分離膜として用いられる膜もＨＤＰ膜に限定されず、素子分離のための任意の絶縁膜を用いることができる。
従来技術に係るフラッシュメモリ素子の素子分離膜形成方法を示した断面図である。 従来技術に係るフラッシュメモリ素子の素子分離膜形成方法を示した断面図である。 従来技術に係るフラッシュメモリ素子の素子分離膜形成方法を示した断面図である。 従来技術に係るフラッシュメモリ素子の素子分離膜形成方法を示した断面図である。 従来技術に係るフラッシュメモリ素子の素子分離膜形成方法を示した断面図である。 本発明の実施形態に係るフラッシュメモリ素子の素子分離膜形成方法を示した断面図である。 本発明の実施形態に係るフラッシュメモリ素子の素子分離膜形成方法を示した断面図である。 本発明の実施形態に係るフラッシュメモリ素子の素子分離膜形成方法を示した断面図である。 本発明の実施形態に係るフラッシュメモリ素子の素子分離膜形成方法を示した断面図である。 本発明の実施形態に係るフラッシュメモリ素子の素子分離膜形成方法を示した断面図である。
符号の説明
３１ 半導体基板
３２ ゲート絶縁膜
３３ フローティングゲート用ポリシリコン膜
３４ バッファ酸化膜
３５ ハードマスク用窒化膜
３６ ハードマスク用酸化膜
３７ トレンチ
３８ 側壁保護膜
３９ 第１のＨＤＰ膜
４０ 第２のＨＤＰ膜

Claims (15)

  1. 基板上に、ゲート絶縁膜、ゲート用導電膜、及びハードマスクを形成する第１ステップと、
    前記ハードマスク、前記ゲート用導電膜、前記ゲート絶縁膜、及び前記基板の一部をエッチングしてトレンチを形成する第２ステップと、
    前記トレンチの一部を埋め込むように、前記トレンチ内面に第１の絶縁膜を形成する第３ステップと、
    前記ハードマスクを除去する第４ステップと、
    前記トレンチを埋め込むように、前記第１の絶縁膜上に第２の絶縁膜を形成する第５ステップと
    を含むことを特徴とする不揮発性メモリ素子の素子分離膜形成方法。
  2. 前記トレンチを形成する前記第２ステップの後に、前記トレンチ内面に側壁保護膜を形成する第６ステップを更に含むことを特徴とする請求項１に記載の不揮発性メモリ素子の素子分離膜形成方法。
  3. 前記側壁保護膜が、前記第１の絶縁膜と異なる物質で形成されることを特徴とする請求項２に記載の不揮発性メモリ素子の素子分離膜形成方法。
  4. 前記側壁保護膜が、窒化物で形成されることを特徴とする請求項２に記載の不揮発性メモリ素子の素子分離膜形成方法。
  5. 前記ハードマスクを除去する前記第４ステップの前又は後に、前記第１の絶縁膜をリセスさせる第７ステップを更に含むことを特徴とする請求項１に記載の不揮発性メモリ素子の素子分離膜形成方法。
  6. 前記第１の絶縁膜をリセスさせる前記第７ステップが、前記ゲート用導電膜の側壁の一部を露出させるように行われることを特徴とする請求項５に記載の不揮発性メモリ素子の素子分離膜形成方法。
  7. 前記第１の絶縁膜をリセスさせる前記第７ステップが、前記トレンチの上部の幅が底部の幅よりも大きくなるように行われることを特徴とする請求項５に記載の不揮発性メモリ素子の素子分離膜形成方法。
  8. 前記第２の絶縁膜を形成する前記第５ステップの後に、 前記ゲート用導電膜を研磨停止膜として用いて前記第２の絶縁膜を研磨する第８ステップを更に含むことを特徴とする請求項１に記載の不揮発性メモリ素子の素子分離膜形成方法。
  9. 前記第８ステップが、前記ゲート用導電膜の一部を研磨するステップであることを特徴とする請求項８に記載の不揮発性メモリ素子の素子分離膜形成方法。
  10. 前記ゲート用導電膜を形成する前記第１ステップが、最終目標値の厚さよりも前記第８ステップにおいて研磨する厚さの分だけ、前記ゲート用導電膜を厚く形成するステップであることを特徴とする請求項９に記載の不揮発性メモリ素子の素子分離膜形成方法。
  11. 前記第２の絶縁膜を形成する前記第５ステップの後に、前記第２の絶縁膜に対してアニールを行う第９ステップを更に含むことを特徴とする請求項８に記載の不揮発性メモリ素子の素子分離膜形成方法。
  12. 前記第１の絶縁膜及び前記第２の絶縁膜が、同じ物質で形成されることを特徴とする請求項１に記載の不揮発性メモリ素子の素子分離膜形成方法。
  13. 前記第１の絶縁膜及び前記第２の絶縁膜が、酸化物で形成されることを特徴とする請求項１に記載の不揮発性メモリ素子の素子分離膜形成方法。
  14. 前記第１の絶縁膜及び前記第２の絶縁膜が、ＨＤＰ膜で形成されることを特徴とする請求項１に記載の不揮発性メモリ素子の素子分離膜形成方法。
  15. 前記ハードマスクが、窒化物を含んで形成されることを特徴とする請求項１に記載の不揮発性メモリ素子の素子分離膜形成方法。
JP2007003720A 2006-03-30 2007-01-11 不揮発性メモリ素子の素子分離膜形成方法 Pending JP2007273948A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060029029 2006-03-30
KR1020060113828A KR100772554B1 (ko) 2006-03-30 2006-11-17 비휘발성 메모리 소자의 소자 분리막 형성방법

Publications (1)

Publication Number Publication Date
JP2007273948A true JP2007273948A (ja) 2007-10-18

Family

ID=38559693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007003720A Pending JP2007273948A (ja) 2006-03-30 2007-01-11 不揮発性メモリ素子の素子分離膜形成方法

Country Status (2)

Country Link
US (1) US20070232019A1 (ja)
JP (1) JP2007273948A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI300975B (en) * 2006-06-08 2008-09-11 Nanya Technology Corp Method for fabricating recessed-gate mos transistor device
KR100922989B1 (ko) * 2007-04-25 2009-10-22 주식회사 하이닉스반도체 플래시 메모리 소자 및 그것의 제조방법
KR20090051894A (ko) * 2007-11-20 2009-05-25 주식회사 동부하이텍 반도체 소자의 제조 방법
US8692353B2 (en) * 2011-09-02 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
US8877614B2 (en) 2011-10-13 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer for semiconductor structure contact
US9847245B1 (en) * 2016-06-16 2017-12-19 Samsung Electronics Co., Ltd. Filling processes
US9899396B1 (en) 2016-12-01 2018-02-20 Macronix International Co., Ltd. Semiconductor device, fabricating method thereof, and fabricating method of memory
US10354924B2 (en) 2017-08-30 2019-07-16 Macronix International Co., Ltd. Semiconductor memory device and method of manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459155B1 (en) * 2000-12-05 2002-10-01 Advanced Micro Devices, Inc. Damascene processing employing low Si-SiON etch stop layer/arc
US6486065B2 (en) * 2000-12-22 2002-11-26 Matrix Semiconductor, Inc. Method of forming nonvolatile memory device utilizing a hard mask
US6541312B2 (en) * 2000-12-22 2003-04-01 Matrix Semiconductor, Inc. Formation of antifuse structure in a three dimensional memory
KR100476934B1 (ko) * 2002-10-10 2005-03-16 삼성전자주식회사 트렌치 소자분리막을 갖는 반도체소자 형성방법
KR20040050971A (ko) * 2002-12-11 2004-06-18 삼성전자주식회사 반도체 소자를 제조하기 위한 갭 필 방법
JP2005183686A (ja) * 2003-12-19 2005-07-07 Renesas Technology Corp 半導体装置およびその製造方法
KR100613278B1 (ko) * 2003-12-27 2006-08-18 동부일렉트로닉스 주식회사 트랜치 아이솔레이션을 갖는 불휘발성 메모리 소자의 제조방법
KR100532503B1 (ko) * 2004-02-03 2005-11-30 삼성전자주식회사 쉘로우 트렌치 소자 분리막의 형성 방법
US7332408B2 (en) * 2004-06-28 2008-02-19 Micron Technology, Inc. Isolation trenches for memory devices
US7390710B2 (en) * 2004-09-02 2008-06-24 Micron Technology, Inc. Protection of tunnel dielectric using epitaxial silicon
US7682927B2 (en) * 2005-03-25 2010-03-23 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US20070190742A1 (en) * 2006-02-16 2007-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including shallow trench isolator and method of forming same

Also Published As

Publication number Publication date
US20070232019A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
KR20050006983A (ko) 트렌치 소자분리 방법
JP2006196843A (ja) 半導体装置およびその製造方法
KR100578656B1 (ko) 플래시 메모리 소자의 플로팅 게이트 형성방법
US7396729B2 (en) Methods of forming semiconductor devices having a trench with beveled corners
JP2007273948A (ja) 不揮発性メモリ素子の素子分離膜形成方法
JP2008010863A (ja) フラッシュメモリ素子の素子分離膜形成方法
JP2007227901A (ja) 半導体素子の素子分離膜形成方法
JP5187546B2 (ja) 不揮発性メモリ素子の製造方法
KR100772554B1 (ko) 비휘발성 메모리 소자의 소자 분리막 형성방법
KR100966957B1 (ko) 플래시 메모리 소자 및 그 제조 방법
JP2008010817A (ja) ナンドフラッシュメモリ素子の製造方法
KR100880341B1 (ko) 플래시 메모리 소자의 소자 분리막 형성 방법
KR100578646B1 (ko) 플래쉬 메모리 소자의 플로팅 게이트 형성 방법
US7521320B2 (en) Flash memory device and method of manufacturing the same
TW201436109A (zh) 3d記憶體製造方法及結構
KR20100074668A (ko) 반도체 소자의 소자 분리 구조 형성방법
KR100792376B1 (ko) 플래쉬 메모리 소자의 소자분리막 형성방법
KR20080000785A (ko) 낸드 플래시 메모리 소자의 제조 방법
KR20090053036A (ko) 플래시 메모리 소자의 제조 방법
KR20080060348A (ko) 반도체 소자의 소자분리막 형성방법
JP2005183916A (ja) フラッシュ素子の製造方法
KR100912961B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100898660B1 (ko) 낸드 플래시 메모리 소자의 제조방법
KR100909798B1 (ko) 비휘발성 메모리 소자의 제조방법
KR20080001279A (ko) 반도체 소자의 소자분리막 형성방법