JPS60148125A - プラズマｃｖｄ法 - Google Patents
プラズマｃｖｄ法Info
- Publication number
- JPS60148125A JPS60148125A JP59004326A JP432684A JPS60148125A JP S60148125 A JPS60148125 A JP S60148125A JP 59004326 A JP59004326 A JP 59004326A JP 432684 A JP432684 A JP 432684A JP S60148125 A JPS60148125 A JP S60148125A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- plasma cvd
- cvd method
- conditions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の桐する技術分野〕
不発明はプラズマＣＶＩ）法に関し、特にケイ素を含む
絶縁膜の形成方法に関する。
絶縁膜の形成方法に関する。
従来、プラズマＣＶＤ法によフ半導体基板上に絶縁膜を
形成する場合ｉｔ几Ｆパワー、ガス流量比等の条件を足
めて行ない、絶縁膜形成時祉これらの条件は一尾に保っ
ておくのが普通である。
形成する場合ｉｔ几Ｆパワー、ガス流量比等の条件を足
めて行ない、絶縁膜形成時祉これらの条件は一尾に保っ
ておくのが普通である。
しかしながら、このような方法によって形成される絶縁
膜はその組成及び膜特性が均一となるため反応性イオン
エツチング法（以下ＩＣＥ法と記す）により開孔Ｓｔ−
設けた場合、開孔部は垂直に形成される。このため、後
工程でアルミニウム（ＡＡ’）ｔ−被覆し、ＡＪ配Ｉｉ
！ｉｌを形成する場合開孔部におけるＡＪ薄膜のステ、
グカバレッジが悪くなり断線等の原因となる。以下図面
音用いて説明する。
膜はその組成及び膜特性が均一となるため反応性イオン
エツチング法（以下ＩＣＥ法と記す）により開孔Ｓｔ−
設けた場合、開孔部は垂直に形成される。このため、後
工程でアルミニウム（ＡＡ’）ｔ−被覆し、ＡＪ配Ｉｉ
！ｉｌを形成する場合開孔部におけるＡＪ薄膜のステ、
グカバレッジが悪くなり断線等の原因となる。以下図面
音用いて説明する。
第１図は従来のプラズマＣＶＤ法により半導体基板上に
形成したシリコン窒化層（以下ｐ−５ｉＮ膜と記す）に
開孔部を形成した場合の半導体装置の断面図である。
形成したシリコン窒化層（以下ｐ−５ｉＮ膜と記す）に
開孔部を形成した場合の半導体装置の断面図である。
半導体素子が形成された半導体基板１上には第１のへ！
配１１１ｉＩ２及びｐ−５ｉＮ膜３が形成されている・
このＰ−ＳムＮ膜３上に７オトレジストのマスり４紫形
成したのちＲＩＥ法により開孔部５を形成するとサイド
エツチング面はＰ−８ｉＮ膜ｍ３の上半面にｔｌは垂直
に形成されヘリ６はほぼ直角となる。
配１１１ｉＩ２及びｐ−５ｉＮ膜３が形成されている・
このＰ−ＳムＮ膜３上に７オトレジストのマスり４紫形
成したのちＲＩＥ法により開孔部５を形成するとサイド
エツチング面はＰ−８ｉＮ膜ｍ３の上半面にｔｌは垂直
に形成されヘリ６はほぼ直角となる。
第２図は第１図で開孔部５を形成しｆｃ）’−８ｉＮ映
３上にＡｌを被着した場合の断面図であり１り薄膜７は
開孔部６でステップカバレッジが悪い状態で形成される
。すなわち、ｒ−ｓｔＮｇ３の開孔部５のヘリ６刊近ｖ
Ａ［博膜７は、厚さが薄く形成され、このＡｌ薄腺７を
エツチングし第２のＡ！配線を形成した場合−■線を生
ずるという欠点がある。
３上にＡｌを被着した場合の断面図であり１り薄膜７は
開孔部６でステップカバレッジが悪い状態で形成される
。すなわち、ｒ−ｓｔＮｇ３の開孔部５のヘリ６刊近ｖ
Ａ［博膜７は、厚さが薄く形成され、このＡｌ薄腺７を
エツチングし第２のＡ！配線を形成した場合−■線を生
ずるという欠点がある。
この対策として、第３図に示すように、フォトレジスト
のマスク４をエツチングしその開孔パターンを広けなが
ら同時にＰ−８ＩＮ膜３に開孔部５′を形成する。いわ
ゆるレジスト後退法が採用されている。しかしながら、
このレジスト後退法では開孔部５′の孔径が設計値以上
となるため大きな設計マージンを必要とするばかりでな
く孔径のばらつきが大きくなり、半導体装置の集積度の
同上及び信頼性の同上を妨けるという欠点がある。
のマスク４をエツチングしその開孔パターンを広けなが
ら同時にＰ−８ＩＮ膜３に開孔部５′を形成する。いわ
ゆるレジスト後退法が採用されている。しかしながら、
このレジスト後退法では開孔部５′の孔径が設計値以上
となるため大きな設計マージンを必要とするばかりでな
く孔径のばらつきが大きくなり、半導体装置の集積度の
同上及び信頼性の同上を妨けるという欠点がある。
〔発明の目的〕
不発明の目的は、上記欠点を除去し、エツチングにより
開孔部のヘリに適当なテーパー角を形成することｂｘａ
」能で微細加工に適する、膜厚方間にエツチング速度の
異なる絶縁膜が得られるプラズマＣＶＪＪ法を提供する
ことにある。
開孔部のヘリに適当なテーパー角を形成することｂｘａ
」能で微細加工に適する、膜厚方間にエツチング速度の
異なる絶縁膜が得られるプラズマＣＶＪＪ法を提供する
ことにある。
本発明のプラズマＣｖＤ法は、ケイ素を主成分とする原
料ガスと他の元素から成る反応ガスとを含む混合ガスを
減圧の反応室に導いて半導体基板上にケイ素を含む絶縁
膜を形成するプラズマＣＶＬ）法であって、前記絶縁膜
形成時の条件であるｉ（Ｆパワー、ガス流量比、圧力及
び温度のうち少くとも２つの条件を絶縁膜形成時に段階
的もしくは連続的に変化させることにより構成される。
料ガスと他の元素から成る反応ガスとを含む混合ガスを
減圧の反応室に導いて半導体基板上にケイ素を含む絶縁
膜を形成するプラズマＣＶＬ）法であって、前記絶縁膜
形成時の条件であるｉ（Ｆパワー、ガス流量比、圧力及
び温度のうち少くとも２つの条件を絶縁膜形成時に段階
的もしくは連続的に変化させることにより構成される。
反応ガスを減圧した反応室に導いて半導体基板上に絶縁
膜を形成する場合、形成される絶縁膜の膜特性は、膜形
成条件のうち特にＲＦパワー、ガス訛■比、圧力及び温
度によシ変化する。絶縁膜のうち特に層間絶縁膜に要求
される特性すなわち。
膜を形成する場合、形成される絶縁膜の膜特性は、膜形
成条件のうち特にＲＦパワー、ガス訛■比、圧力及び温
度によシ変化する。絶縁膜のうち特に層間絶縁膜に要求
される特性すなわち。
高い絶縁性、他の膜との接層性２機械的強贋、欠陥密度
等を満足させしかも厚方向にエツチング速度の異なる絶
縁膜を得るには上記膜形成条件を２つ以上組み合わせて
変化させることが愈ましい。
等を満足させしかも厚方向にエツチング速度の異なる絶
縁膜を得るには上記膜形成条件を２つ以上組み合わせて
変化させることが愈ましい。
第４図ｆａｌは本発明の一実施例によフＡｌ配森上にｒ
−ｓｉＮ膜を形成した牛４体装置の断面図であり、特に
開孔部形成のための７オトレジストのマスク４を設けで
ある。
−ｓｉＮ膜を形成した牛４体装置の断面図であり、特に
開孔部形成のための７オトレジストのマスク４を設けで
ある。
すなわち、膜形成条件として圧力’に０．３５Ｔｏｒｒ
。
。
温度を３００’Ｏ−疋とし、ｌ（Ｆパワーを２００Ｗか
ら８００Ｗにそして５ｉｆ４とＮ）１４のガス流量比（
８ｉＨ４／ＮＨ４）を０５から１．０にそれぞれ連続的
に変化させて／ｌ配線２上にｉ’−８ｔ）Ｊ膜３′を形
成した０然る時のｐ−５ｉＮ膜３′は層間絶縁膜として
の絶縁性、接着性等の膜特性も良好でしかも第１図ｔｂ
ｌに示すように、ＲＩＥ法によるエツチング速度は下層
、すなわちＡ／配線２０表面近くで約１０００λ／ｍｉ
ｎ 、また表面層においては約１００ Ａ／ｍ ｉ ｎ
であった。
ら８００Ｗにそして５ｉｆ４とＮ）１４のガス流量比（
８ｉＨ４／ＮＨ４）を０５から１．０にそれぞれ連続的
に変化させて／ｌ配線２上にｉ’−８ｔ）Ｊ膜３′を形
成した０然る時のｐ−５ｉＮ膜３′は層間絶縁膜として
の絶縁性、接着性等の膜特性も良好でしかも第１図ｔｂ
ｌに示すように、ＲＩＥ法によるエツチング速度は下層
、すなわちＡ／配線２０表面近くで約１０００λ／ｍｉ
ｎ 、また表面層においては約１００ Ａ／ｍ ｉ ｎ
であった。
このように膜厚方間にエツチング速度の異るＰ−８ｉＮ
膜３′に几１ｇ法により開孔部を形成する場合の様子
を第５図及び第６図に示す・エツチングの初期において
は、第５図に示すように植密に形成されたｐ−５ｉＮ腺
３′の表面層のエツチングは遅く、その間フォトレジス
トのマスク４もエツチングされ破線４ａで示した最初の
位置から後退する。このためマスク４のパターンは幾分
大きくなり必然的にＰ−８ｉＮ３′のエツチング面も大
きくなる０次に、ある程度エツチングが進むとＰ−８ｉ
Ｎ ３′は急速にエツチングされ開孔部５が完成する。
膜３′に几１ｇ法により開孔部を形成する場合の様子
を第５図及び第６図に示す・エツチングの初期において
は、第５図に示すように植密に形成されたｐ−５ｉＮ腺
３′の表面層のエツチングは遅く、その間フォトレジス
トのマスク４もエツチングされ破線４ａで示した最初の
位置から後退する。このためマスク４のパターンは幾分
大きくなり必然的にＰ−８ｉＮ３′のエツチング面も大
きくなる０次に、ある程度エツチングが進むとＰ−８ｉ
Ｎ ３′は急速にエツチングされ開孔部５が完成する。
この開孔部５のＡＩ！配線２に接する部分は設計値に極
めて近い値で形成さｆＬ、また開孔部のヘリ６には適当
なテーパー角が形成されたものとなる。このような開孔
部は２つり膜形成条件を段階的に変化させて形成したＰ
−８ｉＮ膜の場合でも同様に形成できる。
めて近い値で形成さｆＬ、また開孔部のヘリ６には適当
なテーパー角が形成されたものとなる。このような開孔
部は２つり膜形成条件を段階的に変化させて形成したＰ
−８ｉＮ膜の場合でも同様に形成できる。
従ってこのようなテーパー角を廟する開孔部５の形成さ
れたｐ−ｓ＋Ｎ膜上にｌＬｌを被着した場合、そのステ
ップカバレッジは良好なものとなる。そしてこのＡＩ被
被膜エツチングし第２０Ａ７Ｆ配線を形成した場合断線
不良は極めて少くなシ半導体装置の信頼性は同上する。
れたｐ−ｓ＋Ｎ膜上にｌＬｌを被着した場合、そのステ
ップカバレッジは良好なものとなる。そしてこのＡＩ被
被膜エツチングし第２０Ａ７Ｆ配線を形成した場合断線
不良は極めて少くなシ半導体装置の信頼性は同上する。
また開孔部５は設計値に近い値で形成されるため、従来
のように開孔部に対して大きなマージンをとる必賛がな
くなるため牛４体装置の果槓反が同上する。
のように開孔部に対して大きなマージンをとる必賛がな
くなるため牛４体装置の果槓反が同上する。
上記実施例においてはプラズマＣＶＤ法により形成され
る絶縁膜としてｐ−５ｔＮ＝について説明したがこれに
駆足されるものではなく、シリコン酸化膜、リンシリケ
イトガラス（）’ＳＧ ）膜、オキシナイトライド膜等
も同様に形成できることは勿論である。
る絶縁膜としてｐ−５ｔＮ＝について説明したがこれに
駆足されるものではなく、シリコン酸化膜、リンシリケ
イトガラス（）’ＳＧ ）膜、オキシナイトライド膜等
も同様に形成できることは勿論である。
以上詳細に説明したように１本発明のプラズマＣＶＤ法
によれは膜方向にエツチング速度の異なる絶縁膜が形成
でき、この上に第２の配線層を形成したする場合、良好
なステップカバレッジが得られる開孔部が形成できるの
で、半導体装置の信頼性及び集積度の同上に大きな効果
がある。
によれは膜方向にエツチング速度の異なる絶縁膜が形成
でき、この上に第２の配線層を形成したする場合、良好
なステップカバレッジが得られる開孔部が形成できるの
で、半導体装置の信頼性及び集積度の同上に大きな効果
がある。
第１図及び第３図は従来の膜特性が均一なＰ−８ｉＮ膜
に開孔部を設けた場合の半導体装置の断面図、第２１は
第１図で開孔部を形成したＰ−８ｉＮ膜上にＡｌｔ−被
着した場合の断面図％第４図（ａ）。 （ｂ）は不発明の一実施例によ５ＡＪ配線上にＰ−８ｉ
ＮｈＡを形成した半導体装置の断面図及びＰ−８ｉＮ膜
の工、チング速度特性図、第５図及び第６図は第４図の
Ｐ−８ｉＮＭｋエツチングした場合の工、チング時間径
過につれて示した工程断面図である。 ｌ・・・・・・半導体基板、２・ ・・ＡＪ配Ｈ１３，
ａ’・・・・・・ｐ−ｓ：Ｎｇ、４・・・・・・フォト
レジストリマスク、５．５′・・・・・・開孔部、６・
・・・・・ヘリ、７・・・・・・ＡｌｗＡ。 ｆ！７７図 ｆｙ ｚ 図 ｆｙ３ 図 篤４図 ￥５図 ｚ６図
に開孔部を設けた場合の半導体装置の断面図、第２１は
第１図で開孔部を形成したＰ−８ｉＮ膜上にＡｌｔ−被
着した場合の断面図％第４図（ａ）。 （ｂ）は不発明の一実施例によ５ＡＪ配線上にＰ−８ｉ
ＮｈＡを形成した半導体装置の断面図及びＰ−８ｉＮ膜
の工、チング速度特性図、第５図及び第６図は第４図の
Ｐ−８ｉＮＭｋエツチングした場合の工、チング時間径
過につれて示した工程断面図である。 ｌ・・・・・・半導体基板、２・ ・・ＡＪ配Ｈ１３，
ａ’・・・・・・ｐ−ｓ：Ｎｇ、４・・・・・・フォト
レジストリマスク、５．５′・・・・・・開孔部、６・
・・・・・ヘリ、７・・・・・・ＡｌｗＡ。 ｆ！７７図 ｆｙ ｚ 図 ｆｙ３ 図 篤４図 ￥５図 ｚ６図
Claims (1)
- ケイ素を主成分とする原料ガスと他の元素から成る反応
ガスとｔ含む混合ガスを減圧の反応室に導いて半導体基
板上にケイ素を含む絶縁族を形成するプラズマＣＶＤ法
において、ｏ１１把絶縁腺形成時の条件である）ＬＰパ
ワー、ガス流に比、圧力及び温度のうち少くとも２つめ
条件を絶縁膜ル成時に段階的もしくは連続的に変化させ
ることを特徴とするプラズマＣＶＩＪ法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59004326A JPS60148125A (ja) | 1984-01-13 | 1984-01-13 | プラズマｃｖｄ法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59004326A JPS60148125A (ja) | 1984-01-13 | 1984-01-13 | プラズマｃｖｄ法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60148125A true JPS60148125A (ja) | 1985-08-05 |
Family
ID=11581324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59004326A Pending JPS60148125A (ja) | 1984-01-13 | 1984-01-13 | プラズマｃｖｄ法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60148125A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5981375A (en) * | 1996-07-11 | 1999-11-09 | Oki Electric Industry Co., Ltd. | Method of manufacturing a semiconductor device |
-
1984
- 1984-01-13 JP JP59004326A patent/JPS60148125A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5981375A (en) * | 1996-07-11 | 1999-11-09 | Oki Electric Industry Co., Ltd. | Method of manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007114B1 (ko) | 반도체 소자 제조 방법 | |
| US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
| JPS63142A (ja) | 半導体装置の製造方法 | |
| JPH0157495B2 (ja) | ||
| JPS60148125A (ja) | プラズマｃｖｄ法 | |
| US4710264A (en) | Process for manufacturing a semiconductor arrangement | |
| JPH02292826A (ja) | 半導体装置 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPS63177537A (ja) | 半導体素子の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| GB2178896A (en) | A method of producing a layered structure | |
| JPS6033307B2 (ja) | 半導体装置の製造方法 | |
| JPH08288255A (ja) | 半導体装置の製造方法 | |
| JPS61154148A (ja) | 半導体装置の製造方法 | |
| KR100434713B1 (ko) | 반도체소자의제조방법 | |
| JPS5917540B2 (ja) | 半導体装置の配線形成方法 | |
| KR0186182B1 (ko) | 고밀도 플라즈마를 이용한 절연막 식각방법 | |
| JPH06208976A (ja) | 半導体装置の製造方法及びスルーホールの形成方法 | |
| JPS6324622A (ja) | 半導体装置 | |
| JPS6353952A (ja) | 多層配線の形成方法 | |
| JPH0669038B2 (ja) | 半導体装置の製造方法 | |
| KR19980060584A (ko) | 금속배선 형성 방법 | |
| JPS61256743A (ja) | 半導体装置の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 |