KR0186182B1 - 고밀도 플라즈마를 이용한 절연막 식각방법 - Google Patents

고밀도 플라즈마를 이용한 절연막 식각방법 Download PDF

Info

Publication number
KR0186182B1
KR0186182B1 KR1019950052930A KR19950052930A KR0186182B1 KR 0186182 B1 KR0186182 B1 KR 0186182B1 KR 1019950052930 A KR1019950052930 A KR 1019950052930A KR 19950052930 A KR19950052930 A KR 19950052930A KR 0186182 B1 KR0186182 B1 KR 0186182B1
Authority
KR
South Korea
Prior art keywords
etching
insulating film
density plasma
high density
etching method
Prior art date
Application number
KR1019950052930A
Other languages
English (en)
Other versions
KR970052737A (ko
Inventor
박재현
김윤희
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950052930A priority Critical patent/KR0186182B1/ko
Publication of KR970052737A publication Critical patent/KR970052737A/ko
Application granted granted Critical
Publication of KR0186182B1 publication Critical patent/KR0186182B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 절연막 식각공정에 관한 것으로, 식각대상 및 그 두께에 따라 비율을 가변하여, 반응가스로 CxFy/O2(x/y0.3)을 사용하여 모든 구조의 절연막에 대하여 높은 가공성을 갖는다.
특히, 다층구조의 절연막에 대해서도 뛰어난 식각특성을 갖는다.
그러므로, 고집적 소자에서의 식각공정에 따른 결함발생을 줄여, 소자의 수율 및 특성을 향상시키는 효과가 있다.

Description

고밀도 플라즈마를 이용한 절연막 식각방법
제1도는 종래의 절연막 식각을 나타낸 공정단면도
제2도는 본 발명의 절연막 식각을 나타낸 공정단면도
* 도면의 주요부분에 대한 부호의 설명
20 : 반도체 기판 21 : 절연막
본 발명은 반도체 소자의 절연막 식각공정에 관한 것으로, 특히, 고밀도 플라즈마 식각장비를 이용한 절연막 식각을 CxFy/O2을 사용하여 절연막에 대한 가공성을 높인 고밀도 플라즈마를 이용한 절연막 식각방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래의 절연막 식각공정에 대하여 설명하면 다음과 같다.
제1도는 종래의 절연막 식각을 나타낸 공정단면도이다.
종래의 기술에서는 절여막 콘택식각 공정에서 반응가스로 CF4/CHF3/Ar이 주로 사용되어져 왔으며, 상기와 같은 반응가스는 산화막(Oxide), 질화막(Nitride) 모두에 사용되어져 왔다.
그리고 소자의 고밀도화에 따른 디멘션 축소로 인해 콘택식각 등의 절연막 식각시에 폴리실리콘에 대한 높은 선택비가 요구됨에 따라 반응가스에 있어서도 새로운 것으로 대체되어지고 있다.
즉, CxFy에서 x/y비가 높은 가스가 사용되어지고 있다.
그러나 상기와 같은 CxFy(C2F6, C3F8…등)의 경우 산화막의 경우에는 좋은 식각특성을 나타내고 있으나, 질화막이나 다층식각이 요구되는 콘택식각 공정에서는 식각이 잘 이루어지지 않는다.
즉, 제1도에서와 같이, 반도체 기판(1)을 엔드 포인트(End Point)로 하여 절연막(2)을 식각할 경우 식각해야할 두께가임에도 불구하고정도밖에 식각이 이루어지지 않는다.
그리고 종래의 Ar/CHF3/CF4의 반응가스를 사용한 식각공정에서는 식각공정에 대한 충분한 식각선택비 및 마이크로로딩 효과(Microloading Effect) 등을 조절하기가 어려워 미세패턴의 소자의 경우에는 적용할 수 없는 문제점이 있었다.
그리고 CxFy의 경우에는 고선택비의 공정은 가능하나 식각가능한 종류에는 한계가 있어 질화막의 경우에는 식각특성이 좋지 않다.
본 발명은 상기와 같은 종래의 절연막 식각공정의 문제점을 해결하기 위하여 안출한 것으로, 고밀도 플라즈마 식각장비를 이용한 절연막 식각을 CxFy/O2을 사용하여 절연막에 대한 가공성을 높인 고밀도 플라즈마를 이용한 절연막 식각방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 고밀도 플라즈마를 이용한 절연막 식각방법은 식각대상 및 그 두께에 따라 비율을 가변하여, 반응가스로 CxFy/O2(x/y0.3)을 사용하는 것으로 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 고밀도 플라즈마를 이용한 절연막 식각방법에 대하여 상세히 설명하면 다음과 같다.
제2도는 본 발명의 절연막 식각을 나타낸 공정단면도이다.
본 발명은 플라즈마 소스(Plasma Source)를 이용한 절연막 식각공정 및 콘택식각 공정에 관한 것으로, 반응가스가 질화막, 산화막 또는 질화막, 산화막의 다층구조에 대하여 우수한 식각특성을 갖는 CxFy/O2(x/y0.3)를 사용한 것이다.
이때, CxFy의 가스량은 식각대상의 구조 및 두께에 따라 가변사용되나, 통상 20~30 SCCM 범위를 사용한다.
그리고 O2의 유량은 3~10 SCCM의 범위를 사용한다.
CxFy/O2의 비율은 절연막중에 질화막의 두께에 영향을 받으며, 그 두께가 1000Å 이하일 경우에는 5 : 1이 비율로 사용하고, 두께가 1000Å 이상이면 4 : 1 정도의 비율로 사용한다.
상기와 같은 조건에서의 절연막 식각은 제2도에서와 같이, 반도체 기판(20)을 엔드 포인트(End Point)로 하여 질화막 또는 산화막의 절연막(21)을 식각할 경우에 원하는 두께가 정확하게 식각되어진다.
상기와 같은 본 발명은 식각공정에서는 식각속도가 다음과 같다.
즉, 산화막의 경우에는 6000~8000Å/min의 값을 갖고, 질화막의 경우에는 2500~5000Å/min의 속도를 갖는다.
상기와 같은 본 발명의 고밀도 플라즈마를 이용한 절연막 식각방법에 있어서는 모든 구조의 절연막에 대하여 높은 가공성을 갖는다.
특히, 다층구조의 절연막에 대해서도 뛰어난 식각특성을 갖는다.
그러므로, 고집적 소자에서의 식각공정에 따른 결함발생을 줄여, 소자의 수율 및 특성을 향상시키는 효과가 있다.

Claims (5)

  1. 고밀도 플라즈마를 이용한 절연막 식각에 있어서, 식각대상 및 그 두께에 따라 비율을 가변하여, 반응가스로 CxFy/O2(x/y0.3)을 사용하는 것을 특징으로 하는 고밀도 플라즈마를 이용한 절연막 식각방법.
  2. 제1항에 있어서, CxFy의 가스량은 20~30 SCCM의 범위내에서 사용하는 것을 특징으로 하는 고밀도 플라즈마를 이용한 절연막 식각방법.
  3. 제1항에 있어서, 식각대상이 질화막일 경우에 그 두께가 1000Å 이상이면 CxFy/O2의 비율이 3~4 : 1이 되도록 하는것을 특징으로 하는 고밀도 플라즈마를 이용한 절연막 식각방법.
  4. 제1항에 있어서, 식각대상이 질화막일 경우에 그 두께가 1000Å 이하이면 CxFy/O2의 비율이 5~6 : 1이 되도록 하는 것을 특징으로 하는 고밀도 플라즈마를 이용한 절연막 식각방법.
  5. 제1항에 있어서, O2이 가스량은 3~10 SCCM의 범위내에서 사용하는 것을 특징으로 하는 고밀도 플라즈마를 이용한 절연막 식각방법.
KR1019950052930A 1995-12-20 1995-12-20 고밀도 플라즈마를 이용한 절연막 식각방법 KR0186182B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052930A KR0186182B1 (ko) 1995-12-20 1995-12-20 고밀도 플라즈마를 이용한 절연막 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052930A KR0186182B1 (ko) 1995-12-20 1995-12-20 고밀도 플라즈마를 이용한 절연막 식각방법

Publications (2)

Publication Number Publication Date
KR970052737A KR970052737A (ko) 1997-07-29
KR0186182B1 true KR0186182B1 (ko) 1999-04-15

Family

ID=19442009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052930A KR0186182B1 (ko) 1995-12-20 1995-12-20 고밀도 플라즈마를 이용한 절연막 식각방법

Country Status (1)

Country Link
KR (1) KR0186182B1 (ko)

Also Published As

Publication number Publication date
KR970052737A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US6537922B1 (en) Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby
KR940022724A (ko) 드라이에칭방법
DE69130787T2 (de) Ätzverfahren für eine leitende Doppelschicht-Struktur
KR970001203B1 (ko) 폴리실리콘 막 에칭 방법
KR100311487B1 (ko) 산화막식각방법
US4479850A (en) Method for etching integrated semiconductor circuits containing double layers consisting of polysilicon and metal silicide
KR0186182B1 (ko) 고밀도 플라즈마를 이용한 절연막 식각방법
KR19990063182A (ko) 에칭방법
KR100548542B1 (ko) 반도체 소자의 게이트 형성방법
US20020164857A1 (en) Method for forming dual gate of a semiconductor device
US6875371B1 (en) Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby
JP3158770B2 (ja) プラズマエッチング方法
KR100237824B1 (ko) 모스트랜지스터의 게이트 형성 방법
US7173339B1 (en) Semiconductor device having a substrate an undoped silicon oxide structure and an overlaying doped silicon oxide structure with a sidewall terminating at the undoped silicon oxide structure
JP3326662B2 (ja) 酸化シリコン系材料層のプラズマエッチング方法
KR20010040050A (ko) 실리콘 산화막 및 유기막 에칭 장치 및 방법
KR100226216B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR0137716B1 (ko) 반도체 소자의 콘텍 식각방법
KR0179004B1 (ko) 반도체장치의 평탄화방법
JPS62176134A (ja) シリサイド、多結晶シリコン及びポリサイドのエッチング方法
KR100259071B1 (ko) 반도체소자의 식각방법
JPH07135198A (ja) エッチング方法
KR19980038875A (ko) 반도체 소자의 제조방법
KR100338811B1 (ko) 반도체 소자의 금속배선 형성방법
KR970030387A (ko) 반도체 장치의 콘택 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081125

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee