KR20010040050A - 실리콘 산화막 및 유기막 에칭 장치 및 방법 - Google Patents

실리콘 산화막 및 유기막 에칭 장치 및 방법 Download PDF

Info

Publication number
KR20010040050A
KR20010040050A KR1020000059680A KR20000059680A KR20010040050A KR 20010040050 A KR20010040050 A KR 20010040050A KR 1020000059680 A KR1020000059680 A KR 1020000059680A KR 20000059680 A KR20000059680 A KR 20000059680A KR 20010040050 A KR20010040050 A KR 20010040050A
Authority
KR
South Korea
Prior art keywords
etching
gas
silicon oxide
oxide film
film
Prior art date
Application number
KR1020000059680A
Other languages
English (en)
Inventor
가와모또히데아끼
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20010040050A publication Critical patent/KR20010040050A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

에칭 방법은 실리콘 산화막을 제공하는 단계, 실리콘 산화막상에 유기막을 형성하는 단계, 및 에칭 가스내에 유기 막을 에칭하는 단계를 포함한다. 에칭 가스는 플루오르 가스 및 산소 가스를 포함한다.

Description

실리콘 산화막 및 유기막 에칭 장치 및 방법{APPARATUS FOR AND METHOD OF ETCHING SILICON OXIDE FILM AND ORGANIC RESIN FILM}
본 발명은 에칭 장치 및 에칭 방법에 관한 것이다. 특히, 본 발명은 실리콘 산화막 및 유기막의 에칭 장치 및 방법에 관한 것이다.
반도체 장치 제조시, 실리콘 산화막은 레지스트 마스크를 사용하여 포토리소그래피 기술로 에칭된다.
레지스트 마스크를 형성하기 위해 레지스트막이 광에 노출되는 경우, 정재파 (standing wave)가 레지스트막내에서 발생된다. 특히, 해상도를 향상시키기 위해 단파장의 광이 노광에 사용되는 경우 상기 정재파가 쉽게 발생된다.
형성될 패턴이 초미세화(hyperfine) 되는 경우, 발생된 정재파는 형성된 레지스트막을 변형시킬 수 있다.
정재파 발생을 억제시키기 위하여, 형성될 실리콘 산화막상에 유기막이 형성되는 에칭방법이 공지되어 있다. 유기막은 반사방지막의 역할을 한다. 도 1a 및 1c 는 상기 에칭방법에 의해 에칭이 수행되는 공정들을 도시하는 단면도이다.
먼저, 도 1a 에 도시된 바와 같이, 실리콘 산화막 (102), 반사방지막 (103), 및 레지스트 마스크(104)가 실리콘 기판(101) 상에 차례로 형성된다. 반사방지막은 유기 수지로 만들어진다. 이어서, 도 1b 에 도시된 바와 같이, 상기 레지스트 마스크(104)가 마스크로 사용되면서 반사방지막(103)이 에칭된다. 상기 반사방지막(103) 은 실리콘 산화막(102)이 에칭되지 않는 조건으로 에칭된다.
이어서, 에칭 조건이 실리콘 산화막(102)이 에칭되는 조건으로 변경된 후, 실리콘 산화막(102)이 에칭된다.
상기 에칭 방법은 반사방지막(103)을 에칭할 때 과에칭을 필요로 한다. 상기 과에칭은 레지스트 마스크(104)를 얇게 하여, 레지스크 마스크(104)의 크기를 변동시킨다. 그 결과, 실리콘 산화막(102)의 최종 형상은 에칭전 형성된 레지스트막(104)의 크기와 크게 다르다.
실리콘 산화막이 에칭되는 경우에, 형성된 레지스트 마스크의 크기와 에칭된 실리콘 산화막의 크기가 가능한 서로 일치하는 것이 바람직하다.
또한, 실리콘 산화막과 상기 실리콘 산화막에 형성된 유기막으로 이루어진 반사방지막을 연속적으로 에칭하기 위한 에칭방법을 제공하는 것이 바람직하다.
한편, 또 다른 에칭방법이 일본 특개평 2-244625 호에 기재되어 있다. 이 에칭방법에서는, 유기막이 염소 가스와 산소 가스의 혼합된 에칭가스로 에칭된다.
또한, 일본 특개평 10-125680 호에 또 다른 에칭기술이 기술된다. 이 에칭방법에서는, 티타늄 및 티타늄 질화물로 이루어지고, 알루미늄 배선상에 형성된 적층 막이 CF4및 O2의 혼합된 에칭가스로 에칭된다. 티타늄 및 티타늄 질화물로 이루어진 적층막은 반사방지막의 역할을 한다.
따라서, 본 발명의 목적은 포토리소그래피를 통하여 형성된 레지스트 패턴의 크기와 에칭에 의해 형성된 실리콘 산화막의 패턴의 크기 사이의 차이를 감소시키는 것이다.
본 발명의 또 다른 목적은, 포토리소그래피를 통해 형성된 레지스트 패턴의 크기와 에칭된 실리콘 산화막의 패턴의 크기 사이의 차이를 감소시키면서, 빠른 에칭속도로 실리콘 산화막을 에칭하는 것이다.
본 발명의 또 다른 목적은, 실리콘 산화막과 상기 실리콘 산화막의 형태로 형성된 유기막을 연속적으로 에칭하는 것이다.
도 1a 내지 도 1c 는 종래의 에칭방법의 공정을 도시하는 웨이퍼 부분의 측단면도.
도 2a 내지 2e 는 본 발명의 실시예에 따른 에칭방법을 도시하는 웨이퍼 부분의 측단면도.
도 3a 내지 3c 는 유기막(3)이 에칭된 후의 적층구조 (50) 의 형상들을 도시한 도면.
도 4 는 본 발명의 실시예에 따른 에칭장치를 도시한 도면.
도 5a 내지 5d 는 CHF3/O2/Ar 가스가 에칭가스로 사용될 경우 에칭된 유기막 (3) 의 형상을 도시한 도면.
도 6a 내지 6d 는 C4F8/O2/Ar 가스가 에칭가스로 사용될 경우 에칭된 유기막 (3) 의 형상들을 도시한 도면.
* 도면의 부호에 대한 간단한 설명 *
1 : 실리콘 기판 2 : 실리콘 산화막
3 : 유기막 4 : 레지스트 마스크
본 발명의 특징을 성취하기 위하여, 에칭 방법은,
실리콘 산화막을 제공하는 단계,
상기 실리콘 산화막상에 유기막을 형성하는 단계,
에칭 가스내에 유기막을 에칭하는 단계를 포함한다. 상기 에칭가스는 플루오르카본 가스 및 산소 가스를 포함한다. 따라서, 실리콘 산화막은 에칭가스로 에칭될 수 있다. 상기 에칭 방법에 있어서, 유기막의 과에칭은 필요치 않다.
이 경우, RC/O(Rc/o= [C]/[O])는 0.5 ≤ RC/O≤ 1.5 의 값을 갖는 것이 바람직하며, 여기서, [C] 는 상기 에칭 가스내에 포함된 제 1 탄소 원자수, [O] 는 에칭가스내에 포함된 제 2 산소 원자수이다. 또한, RF/O(RF/O= [F]/[O]) 는 1.0 ≤ RF/O≤ 3.5 의 값을 갖는 것이 바람직하며, 여기서 [F] 는 에칭가스에 포함된 제 3 플루오르 원자수이다. 상술된 범위내에서 선택된 RC/O및 RF/O는 포토리소그래피를 통하여 형성된 레지스트 패턴의 크기와 에칭으로 형성된 실리콘 산화막 패턴의 크기 사이의 차이를 감소시킨다.
플루오르카본 가스는 CHF3의 분자식을 가질 수 있다.
이 경우, 상기 분자식은 0.3 ≤ [O2]/([CHF3]+[O2]) ≤ 0.5 를 유지할 수 있으며, 여기서 [O2] 는 에칭가스내의 제 1 산소가스량, [CHF3] 은 에칭가스내의 제 2 플루오르카본 가스량이다.
플루오르카본 가스는 C4F8의 분자식을 가질 수 있다.
이 경우, 상기 분자식은 0.6 ≤ [O2]/([C4F8]+[O2]) ≤ 0.8 을 유지할 수 있으며, 여기서 [O2] 는 에칭가스내의 제 1 산소 가스량, [C4F8] 은 에칭 가스내의 제 2 플루오르카본 가스량이다.
에칭방법은 에칭가스로 실리콘 산화막을 에칭하는 단계를 더 포함할 수 있다.
이 경우, 실리콘 산화막의 에칭은 연속적으로 유기막의 에칭에 후속된다.
상기 에칭 방법은,
실리콘 산화막의 제 1 부분을 에칭가스로 에칭하는 단계,
조성이 상기 에칭가스의 조성과는 다른 에칭가스로 실리콘 산화막의 나머지 제 2 부분을 에칭하는 단계를 더 포함할 수 있다.
이 경우, 다른 에칭가스의 조성은 나머지 제 2 부분을 에칭하는 에칭속도가 제 1 부분을 에칭하는 에칭속도보다 더 크게 되도록 선택된다.
또한, 실리콘 산화막의 제 1 부분의 에칭은 연속적으로 유기막 에칭에 후속된다.
또한, 상기 실리콘 산화막의 나머지 제 2 부분의 에칭은 연속적으로 실리콘 산화막의 제 1 부분의 에칭을 뒤따를 수 있다.
상기 에칭 방법은 유기막상에 레지스트 마스크을 형성하는 단계를 더 포함할 수 있다. 이 경우, 레지스트 마스크는 광을 사용하여 포토리소그래피 공정에 의해 형성된다. 유기막은 광에 대한 반사 방지막의 역할을 한다.
유기막은 아크릴 수지, 노보락(novolak) 수지, 페놀 수지, 및 멜라민-포름알데히드 수지로 구성된 일군에서 선택된 물질들중 하나로 이루어질 수 있다.
본 발명의 또 다른 특징을 성취하기 위하여, 에칭 방법은,
실리콘 산화막을 제공하는 단계,
실리콘 산화막상에 유기막을 형성하는 단계,
에칭가스내에 유기막을 에칭하는 단계,
에칭가스로 실리콘 산화막의 적어도 한 부분을 에칭하는 단계를 포함한다. 에칭 가스는 실리콘 산화막이 에칭가스로 에칭될 수 있도록 선택된다. 상기 부분의 에칭은 연속적으로 유기막의 에칭에 후속된다. 이 경우, 유기막이 에칭될 때 과에칭을 수행할 필요가 없다.
본 발명의 또 다른 특징을 성취하기 위하여, 실리콘 산화막 및 상기 실리콘 산화막상에 형성된 유기막을 포함하는 적층구조를 에칭하는 공정에 사용된 에칭가스는 플루오르카본 가스 및 산소가스를 포함한다.
본 발명의 또 다른 특징을 성취하기 위하여, 실리콘 산화막 및 상기 실리콘 산화막상에 형성된 유기막을 포함하는 적층구조를 에칭하는 에칭 장치는 상기 적층 구조가 에칭되는 에칭 챔버와 상기 에칭 챔버에 에칭 가스를 주입하는 가스 라인으로 구성된다. 에칭가스는 플루오르카본 가스 및 산소 가스를 포함한다.
본 발명에 따른 에칭 방법 및 장치를 첨부된 도면들을 참조하여 아래에 기술한다.
도 2a 내지 2e 는 본 발명의 실시예의 에칭방법을 도시하는 측단면도이다. 먼저, 도 2a 에 도시된 바와 같이, 실리콘 기판(1) 상에 실리콘 산화막(2) 이 형성된다. 다음, 도 2b 에 도시된 바와 같이, 유기막(3) 이 형성된다. 상기 유기막(3)은 아크릴 수지, 노보락 수지, 페놀 수지, 및 멜라민-포름알데히드 수지로 이루어질 수 있다. 이어서, 도 2c 에 도시된 바와 같이, 포토리소그래피 공정을 통해 레지스트 마스크(4)가 형성된다. 이 때, 유기막(3)은 포토리소그래피 공정에 사용되는 광에 대한 반사방지막의 역할을 한다. 에칭될 적층 구조(50)가 상기 공정들에 의해 형성된다.
다음으로, 도 2d 에 도시된 바와 같이, 유기막(3)은 레지스트 마스크(4)를 사용하여 플라즈마 에칭방법으로 에칭된다. 상기 유기막(3)에 홀들이 형성된다. 에칭에 사용된 에칭가스의 조성은 유기막(3)뿐 아니라 실리콘 산화막(2)이 에칭되도록 선택된다. 실제로, 에칭가스는 플루오르카본 가스 및 산소 가스를 포함한다.
상기 에칭가스는 아르곤 가스를 더 포함한다. 상기 아르곤 가스는 상기 플루오르카본 가스와 산소 가스를 희석시킨다. 아르곤 가스는 에칭 시기에 발생된 플라즈마를 안정화한다.
여기서, [C] 는 에칭가스에 포함된 탄소원자의 양이며, [O] 는 에칭가스에 포함된 산소원자의 양이며, [F] 는 에칭가스에 포함된 플루오르 원자의 양이라고 가정한다. 또한, RC/O= [C]/[O] 및 RF/O= [F]/[O] 라고 가정한다.
에칭 가스의 조성은 0.5 ≤RC/O≤1.5 및 1.0 ≤RF/O≤3.5 가 되도록 선택된다. 상기 에칭가스를 사용한 유기막(3)의 에칭은 실리콘 산화막(2)에서 정지되지 않는다. 이것은 에칭가스가 플루오르를 포함하기 때문이다. 따라서, 도 2d 에 도시된 바와 같이, 실리콘 산화막(2)의 부분이 유기막(3)이 에칭된 후 연속하여 에칭된다.
다음으로, 도 2e 에 도시된 바와 같이, 실리콘 산화막(2) 의 나머지 부분이 에칭가스내에서 에칭된다. 따라서, 실리콘 산화막(2)내에 홀들이 형성된다.
나머지 실리콘 산화막 (2) 이 에칭될 때, 실리콘 산화막(2)을 에칭하는데 적합한 또 다른 에칭가스가 원래의 에칭가스를 대신하여 사용될 수 있다. 이 때, 다른 에칭가스는 원래의 에칭 가스의 조성과 다른 조성을 갖는다. 바람직하게는, 다른 에칭가스의 조성은 다른 에칭가스로 에칭되는 실리콘 산화막(2)의 에칭속도가 원래의 에칭가스로 에칭되는 실리콘 산화막(2)의 에칭속도보다 더 높도록 선택된다. 따라서, 실리콘 산화막(2)이 에칭되는 속도를 높이는 것이 가능하다.
도 3a 내지 3c 는 RC/O및 RF/O와 유기막(3)이 에칭될 때의 적층 구조 (50) 의 구조사이의 관계를 나타낸다.
RC/O＞ 1.5 또는 RF/O＞ 3.5 인 경우, 도 3a 에 도시된 바와 같이, 유기막 (3) 이 에칭되는 동안 레지스트 마스크(4)의 내벽(4a)상에 측벽 보호막(5)이 두껍게 증착된다. 따라서, 유기막(3)의 에칭이 저지된다. RC/O＞ 1.5 또는 RF/O＞ 3.5 인 경우, 유기막 (3) 을 에칭하는 것은 불가능하다.
반면, RC/O＜ 0.5 또는 RF/O＜ 1.5 일 경우, 유기막 (3) 이 에칭되는 동안 사이드-에칭이 진행된다. 에칭가스내에 산소가 함유되었으므로, 레지스트 마스크(4) 의 에칭은 고속으로 진행된다. 그 결과, 유기막(3)내에 형성된 홀의 크기는 도 3c 에 도시된 바와 같이, 에칭에 의해 형성될 크기보다 넓게 된다. 그 결과, 실리콘 산화막(2)내 형성된 홀의 크기가 또한 형성될 크기보다 또한 넓게 된다.
0.5 ≤RC/O≤1.5 및 1.0 ≤RF/O≤3.5 인 경우, 도 3b 에 도시된 바와 같이, 소망하는 범위내의 크기를 갖는 홀이 유기막(3)내에 형성된다. 따라서, 소망의 범위내의 크기를 갖는 홀이 실리콘 산화막(2)내에 또한 형성된다.
도 4 는 에칭 방법을 수행하는데 사용되는 에칭장치를 도시한다. 상기 에칭 장치는 챔버 (11), 플루오르카본 가스라인 (12) , 산소 가스라인 (13), 및 아르곤 가스라인 (14) 를 포함한다.
에칭가스는 플루오르카본 가스라인(12), 산소 가스라인 (13), 및 아르곤 가스라인(14)을 통하여 챔버(11)로 주입된다. 플루오르카본 가스는 상기 플루오르카본 가스라인(12)를 통해 챔버(11)로 주입된다. 산소 가스는 산소 가스라인 (13)을 통해 산소 가스가 챔버(11)로 주입된다. 아르곤 가스가 아르곤 가스라인(14) 를 통해 챔버(11)로 주입된다.
에칭 가스의 조성은 전술한 에칭방법에서 기술된 조성을 갖도록 플루오르카본 가스라인(12) 및 산소 가스라인(13)을 사용하여 조절된다. 챔버(11)의 적층구조(50)는 에칭가스가 주입되는 조건으로 챔버(11)의 전극(11a, 11b)에 의해 플라즈마가 발생될 때 소망의 형상으로 에칭된다.
상기 에칭방법 및 에칭장치에 사용되는 플루오르카본 가스로서, 예컨데, CHF3, C4H8, CF4, CH2F2, C2F6, C2HF5, C3H8, C3H2F6, C3F6, C3H2F4, C4F10, C4H2F8, C4F6, C4H4F6, 및 C5H8가 존재한다.
여기서, 플루오르카본 가스가 CHF3가스 또는 C4H8가스이면 바람직하고, 에칭시에, 이방성이 더 커지고, 에칭 속도가 더 커지며, 그 유용성이 용이하게 된다.
에칭 가스내에 포함된 플루오르카본 가스가 CHF3가스 또는 C4F8가스인 경우에 대하여, 유기막(3)을 에칭한 후의 형상이 아래에 기술된다.
접근법 1
먼저, CHF3/O2/Ar 가스가 에칭가스로서 사용되는 경우가 기술된다. 상기 CHF3가스, O2가스, Ar 가스의 유속은 각각 x(sccm), y(sccm), 200(sccm)이라고 가정하자. 여기서, x + y = 20 (sccm) 이다.
도 5a 내지 도 5d 는 에칭된 유기막(3)의 형상을 도시한다. 상기 CHF3가스의 유속은 [CHF3]로 표시되며, O2가스의 유속은 [O2]로 표시된다. 그 후에, [O2]/([CHF3]+[O2]) 가 30 내지 50 % 인 경우에, 유기막(3)은 우수한 형상으로 에칭된다. [O2]/([CHF3]+[O2]) 가 60 %인 경우에, 유기막(3)내에 형성된 홀의 크기는 에칭에 의해 형성될 크기보다 더 넓게 된다. 유기막(3)은 0.5 ≤ RC/O≤ 1.5 및 1.0 ≤ RF/O≤ 3.5 인 조건하에 우수한 형상으로 에칭된다.
접근법 2
이어서, C4F8/O2/Ar 가스가 에칭 가스로서 사용되는 경우가 기술된다. C4F8가스, O2가스, Ar 가스의 유속은 각각 x' (sccm), y'(sccm), x'+y' = 20 (sccm) 라고 가정하자. 여기서, x'+y' = 20 (sccm) 이다.
도 6a 내지 6d는 에칭된 유기막(3)의 형상을 도시한다. C4F8가스의 흐름속도는 [C4F8]로 표시되며, O2가스의 유속은 [O2]로 표시된다. [O2]/([CHF3]+[O2]) 가 60 내지 80 % 인 경우에, 상기 유기막(3)은 우수한 형상으로 에칭된다. 상기 유기막(3)은 0.5 ≤ RC/O≤ 1.5 및 1.0 ≤ RF/O≤ 3.5 의 조건하에 우수한 형상으로 에칭된다.
본 실시예의 에칭 방법 및 에칭 장치는 실리콘 산화막 및 유기막으로 구성된 적층 막을 에칭할 수 있다. 에칭 방법 및 에칭 장치는 포토리소그래피를 통해 형성된 레지스트 패턴의 크기와 에칭에 의해 형성된 실리콘 산화막의 패턴의 크기의 차이를 감소시킨다.
이 때, 실리콘 산화막이 에칭되는 경우에, 상기 산화 실리콘 막을 에칭하는 데 적합한 또 다른 에칭 가스가 상기 유기막을 에칭하는데 사용되는 원래의 에칭 가스를 대신하여 사용될 수 있다. 이는 상기 포토리소그래피를 통해 형성된 레지스트 패턴의 크기와 상기 에칭된 산화막의 패턴의 크기 사이의 차이를 감소시키며, 또한 빠른 에칭 속도로 상기 실리콘 산화막을 에칭할 수 있다.
또한, 이러한 실시예의 에칭 방법 및 에칭 장치는 상기 실리콘 산화막 및 상기 실리콘 산화막상에 형성된 유기막을 연속적으로 그리고 집합적으로 에칭할 수 있다.
본 발명이 어느 정도 특수성을 가지고 양호한 형태로 기술되었을지라도, 이는 양호한 형태의 본 발명의 기술이 구성의 세부사항에서 변경되며, 부분들의 조합및 배치가 아래에 청구되는 바와 같이 본 발명의 사상 및 범위를 이탈하지 않고 재분류될 수 있음을 이해할 수 있다.
본 발명은 포토리소그래피를 통하여 형성된 레지스트 패턴의 크기와 에칭에 의해 형성된 실리콘 산화막의 패턴의 크기 사이의 차이를 감소시키면서, 빠른 에칭속도로 실리콘 산화막을 에칭하며, 실리콘 산화막과 실리콘 산화막의 형태로 형성된 유기막을 연속적으로 에칭한다.

Claims (19)

  1. 실리콘 산화막을 제공하는 단계와,
    상기 실리콘 산화막상에 유기막을 형성하는 단계와,
    플루오르카본 가스와 산소가스를 포함하는 에칭 가스로 상기 유기막을 에칭하는 단계를 포함하는 에칭 방법.
  2. 제 1 항에 있어서,
    RC/O(Rc/o= [C]/[O])는 0.5 ≤ RC/O≤ 1.5 의 값을 가지며,
    상기 [C] 는 상기 에칭 가스내에 포함된 제 1 탄소 원자수, 상기 [O] 는 상기 에칭 가스내에 포함된 제 2 산소 원자수이며,
    RF/O(RF/O= [F]/[O])는 1.0 ≤ RF/O≤ 3.5 의 값을 가지며,
    상기 [F] 는 상기 에칭가스내에 포함된 제 3 플루오르 원자수인 에칭 방법.
  3. 제 1 항에 있어서,
    상기 플루오르카본 가스는 CHF3의 분자식을 가지는 에칭 방법.
  4. 제 3 항에 있어서,
    0.3 ≤ [O2]/([CHF3]+[O2]) ≤ 0.5 이며, 상기 [O2] 는 상기 에칭가스내의 제 1 산소 가스량이며, 상기 [CHF3] 는 상기 에칭가스내의 제 2 플루오르카본 가스량인 에칭 방법.
  5. 제 1 항에 있어서,
    상기 플루오르카본 가스는 C4F8의 분자식을 가지는 에칭 방법.
  6. 제 5 항에 있어서,
    0.6 ≤ [O2]/([C4F8]+[O2]) ≤ 0.8 이며, 상기 [O2] 는 상기 에칭 가스내의 제 1 산소 가스량이며, 상기 [C4F8] 는 상기 에칭 가스내의 제 2 플루오르카본 가스량인 에칭 방법.
  7. 제 1 항에 있어서,
    상기 에칭 가스로 상기 실리콘 산화막을 에칭하는 단계를 더 포함하는 에칭 방법.
  8. 제 7 항에 있어서,
    상기 실리콘 산화막을 에칭하는 단계는 연속적으로 상기 유기막을 에칭하는 단계에 후속하는 에칭 방법.
  9. 제 1 항에 있어서,
    상기 에칭 가스로 상기 실리콘 산화막의 제 1 부분을 에칭하는 단계와,
    상기 에칭 가스의 조성과 상이한 다른 에칭 가스로 상기 실리콘 산화막의 나머지 제 2 부분을 에칭하는 단계를 더 포함하는 에칭 방법.
  10. 제 9 항에 있어서,
    상기 다른 에칭 가스의 조성은 상기 나머지 제 2 부분을 에칭하는 에칭속도가 상기 제 1 부분을 에칭하는 에칭속도보다 더 크게 되도록 선택되는 에칭 방법.
  11. 제 9 항에 있어서,
    상기 실리콘 산화막의 제 1 부분을 에칭하는 단계는 연속적으로 상기 유기막을 에칭하는 단계에 후속하는 에칭 방법.
  12. 제 9 항에 있어서,
    상기 실리콘 산화막의 상기 나머지 제 2 부분을 에칭하는 단계는 연속적으로 상기 실리콘 산화막의 제 1 부분을 에칭하는 단계에 후속하는 에칭 방법.
  13. 제 1 항에 있어서,
    상기 유기막상에 레지스트 마스크를 형성하는 단계를 더 포함하며,
    상기 레지스트 마스크는 광을 사용하여 포토리소그래피 공정에 의해 형성되며, 상기 유기막은 상기 광에 대하여 반사방지막의 역할을 하는 에칭 방법.
  14. 제 1 항에 있어서, 상기 유기막은 아크릴 수지, 노보락(novolak) 수지, 페놀 수지, 및 멜라닌-프름알데히드 수지로 구성된 일군에서 선택된 물질들중 하나로 이루어지는 에칭 방법.
  15. 실리콘 산화막을 제공하는 단계와,
    상기 실리콘 산화막상에 유기막을 형성하는 단계와,
    에칭가스내에 상기 유기막을 에칭하는 단계로서, 상기 에칭가스는 상기 실리콘 산화막이 상기 에칭 가스로 에칭될 수 있도록 선택되는 에칭 단계와,
    상기 에칭가스로 상기 실리콘 산화막의 적어도 한 부분을 에칭하는 단계로서, 연속적으로 상기 유기막을 에칭하는 단계에 후속하는 상기 부분을 에칭하는 단계를 포함하는 에칭 방법.
  16. 실리콘 산화막 및 상기 실리콘 산화막상에 형성된 유기막을 포함하는 적층 구조를 에칭하는 공정에 사용되는 에칭 가스로서,
    플루오르카본 가스와,
    산소 가스를 포함하는 에칭 가스.
  17. 제 16 항에 있어서, RC/O(RC/O= [C]/[O]) 는 0.5 ≤ RC/O≤ 1.5 의 값을 가지며,
    상기 [C] 는 상기 에칭 가스내에 포함된 제 1 탄소 원자수이며, 상기 [O] 는 상기 에칭 가스내에 포함된 제 2 산소 원자수이며,
    RF/O(RF/O= [F]/[O]) 는 1.0 ≤ RF/O≤3.5 의 값을 가지며
    상기 [F] 는 상기 에칭 가스내에 포함된 제 3 플루오르 원자수인 에칭 가스.
  18. 실리콘 산화막 및 상기 실리콘 산화막상에 형성된 유기막을 포함하는 적층 구조를 에칭하는 에칭 장치에 있어서,
    상기 적층 구조가 에칭되는 에칭 챔버와,
    상기 에칭 챔버에 플루오르카본 가스, 산소 가스를 포함하는 에칭 가스를 주입하는 가스 라인을 포함하는 에칭 장치.
  19. 제 18 항에 있어서,
    RC/O(Rc/o= [C]/[O]) 는 0.5 ≤ RC/O≤1.5 의 값을 가지며,
    상기 [C] 는 상기 에칭 가스내에 포함된 제 1 탄소원자수이며, 상기 [O] 는 상기 에칭 가스내에 포함된 제 2 산소원자수이며,
    RF/O(RF/O= [F]/[O]) 는 1.0 ≤ RF/O≤3.5 의 값을 가지며,
    상기 [F] 는 상기 에칭 가스내에 포함된 제 3 플루오르 원자수인 에칭 장치.
KR1020000059680A 1999-10-13 2000-10-11 실리콘 산화막 및 유기막 에칭 장치 및 방법 KR20010040050A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-290500 1999-10-13
JP29050099A JP2001110776A (ja) 1999-10-13 1999-10-13 プラズマエッチング方法

Publications (1)

Publication Number Publication Date
KR20010040050A true KR20010040050A (ko) 2001-05-15

Family

ID=17756838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000059680A KR20010040050A (ko) 1999-10-13 2000-10-11 실리콘 산화막 및 유기막 에칭 장치 및 방법

Country Status (2)

Country Link
JP (1) JP2001110776A (ko)
KR (1) KR20010040050A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100499035C (zh) 2003-10-03 2009-06-10 株式会社半导体能源研究所 半导体器件的制造方法
US20080206991A1 (en) * 2007-02-22 2008-08-28 Nadia Rahhal-Orabi Methods of forming transistor contacts and via openings
JP5640361B2 (ja) * 2009-12-03 2014-12-17 富士通セミコンダクター株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2001110776A (ja) 2001-04-20

Similar Documents

Publication Publication Date Title
US8093155B2 (en) Method of controlling striations and CD loss in contact oxide etch
US6284149B1 (en) High-density plasma etching of carbon-based low-k materials in a integrated circuit
US6605540B2 (en) Process for forming a dual damascene structure
US6326307B1 (en) Plasma pretreatment of photoresist in an oxide etch process
US6426300B2 (en) Method for fabricating semiconductor device by using etching polymer
US5376228A (en) Dry etching method
US6537922B1 (en) Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby
US5078833A (en) Dry etching method
US6410451B2 (en) Techniques for improving etching in a plasma processing chamber
KR20050047091A (ko) 식각 공정에서 포토레지스트를 경화하는 방법 및 조성물
KR980012063A (ko) 기판으로부터의 유기 반사 방지 코팅물 에칭 방법
US6946400B2 (en) Patterning method for fabricating integrated circuit
KR101276043B1 (ko) 아산화질소를 사용하는 에치백 프로세스
KR20010040050A (ko) 실리콘 산화막 및 유기막 에칭 장치 및 방법
US7550390B2 (en) Method and apparatus for dielectric etching during integrated circuit fabrication
US5180466A (en) Process for dry etching a silicon nitride layer
US6828250B1 (en) Process for etching vias in organosilicate glass materials without causing RIE lag
JP2006108484A (ja) 層間絶縁膜のドライエッチング方法
JP2003158072A (ja) フォトレジストのパターン間の寸法を小さくする方法
JP2005079191A (ja) 層間絶縁膜のドライエッチング方法
JPH07135198A (ja) エッチング方法
JP2004158538A (ja) 半導体装置の製造方法
US7560387B2 (en) Opening hard mask and SOI substrate in single process chamber
KR20030004546A (ko) 표면경화된 포토레지스트 패턴 형성방법 및 이를 이용한패턴
KR20000003056A (ko) 실리콘 질화막을 이용한 반도체장치의 다결정 실리콘층 식각방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application