JP2003158072A - フォトレジストのパターン間の寸法を小さくする方法 - Google Patents
フォトレジストのパターン間の寸法を小さくする方法Info
- Publication number
- JP2003158072A JP2003158072A JP2002245175A JP2002245175A JP2003158072A JP 2003158072 A JP2003158072 A JP 2003158072A JP 2002245175 A JP2002245175 A JP 2002245175A JP 2002245175 A JP2002245175 A JP 2002245175A JP 2003158072 A JP2003158072 A JP 2003158072A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photoresist
- semiconductor
- substrate
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】
【課題】 フォトレジスト層上のパターンを隔てる間隔
を小さくする方法を提供する。 【解決手段】 基板を形成するステップと、前記基板上
にポリシリコン層を被着させるステップと、前記ポリシ
リコン層上にフォトレジスト層を被着させるステップ
と、前記フォトレジスト層をパターン形成するステップ
と、前記パターン形成したフォトレジスト層上に共形か
つ非感光性の無機材料層を被着させるステップと、前記
無機材料層および半導体材料層に異方性エッチングを施
すステップとを含むことを特徴とする半導体製造方法で
ある。
を小さくする方法を提供する。 【解決手段】 基板を形成するステップと、前記基板上
にポリシリコン層を被着させるステップと、前記ポリシ
リコン層上にフォトレジスト層を被着させるステップ
と、前記フォトレジスト層をパターン形成するステップ
と、前記パターン形成したフォトレジスト層上に共形か
つ非感光性の無機材料層を被着させるステップと、前記
無機材料層および半導体材料層に異方性エッチングを施
すステップとを含むことを特徴とする半導体製造方法で
ある。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造方法に
係り、特に、フォトレジストのパターン間の寸法を小さ
くするフォトリソグラフィ方法に関する。
係り、特に、フォトレジストのパターン間の寸法を小さ
くするフォトリソグラフィ方法に関する。
【０００２】
【従来の技術】サブミクロン半導体製造方法が普及して
きたために、高解像度のフォトリソグラフィ方法に対す
る要求が高まっている。従来のフォトリソグラフィ方法
の解像度は、主に光源の波長に依存するために、フォト
レジストのパターン間にある一定の間隔が要求される。
光源の波長よりも小さいパターンを隔てる間隔を正確に
パターン形成することはできなかった。
きたために、高解像度のフォトリソグラフィ方法に対す
る要求が高まっている。従来のフォトリソグラフィ方法
の解像度は、主に光源の波長に依存するために、フォト
レジストのパターン間にある一定の間隔が要求される。
光源の波長よりも小さいパターンを隔てる間隔を正確に
パターン形成することはできなかった。
【０００３】通常、低波長を有する従来技術の光源が高
解像度フォトリソグラフィ方法で使用される。さらに、
高解像度フォトリソグラフィ方法の焦点深度は、相対的
に解像度が低いフォトリソグラフィ方法と比較して浅
い。結果として、従来のフォトリソグラフィ方法には、
薄いフォトレジスト層が必要になる。しかし、薄いフォ
トレジスト層は半導体製造工程における後続のエッチン
グステップの影響を受けやすい。このようにエッチング
に対する耐性が相対的に低いために、フォトレジストの
パターン形成の精度が低下してしまう。このような制限
があるために、フォトレジストのパターンの寸法を小さ
くできない。
解像度フォトリソグラフィ方法で使用される。さらに、
高解像度フォトリソグラフィ方法の焦点深度は、相対的
に解像度が低いフォトリソグラフィ方法と比較して浅
い。結果として、従来のフォトリソグラフィ方法には、
薄いフォトレジスト層が必要になる。しかし、薄いフォ
トレジスト層は半導体製造工程における後続のエッチン
グステップの影響を受けやすい。このようにエッチング
に対する耐性が相対的に低いために、フォトレジストの
パターン形成の精度が低下してしまう。このような制限
があるために、フォトレジストのパターンの寸法を小さ
くできない。
【０００４】
【発明が解決しようとする課題】したがって、本発明の
主目的は、フォトレジスト層上のパターンを隔てる間隔
を小さくする方法を提供することである。また、本発明
の別の目的は、パターニングされたフォトレジスト層の
エッチング耐性を改善する方法を提供することである。
主目的は、フォトレジスト層上のパターンを隔てる間隔
を小さくする方法を提供することである。また、本発明
の別の目的は、パターニングされたフォトレジスト層の
エッチング耐性を改善する方法を提供することである。
【０００５】
【課題を解決するための手段】本発明によれば、基板上
に半導体材料層を被着させるステップと、前記半導体材
料層上にフォトレジスト層を準備するステップと、前記
フォトレジスト層をパターン形成するステップと、前記
パターン形成されたフォトレジスト層上に非感光性の無
機材料層を被着させるステップと、前記無機材料層およ
び半導体材料層に異方性エッチングを施すステップと、
前記パターン形成されたフォトレジスト層を除去するス
テップとを含む半導体製造方法が提供される。
に半導体材料層を被着させるステップと、前記半導体材
料層上にフォトレジスト層を準備するステップと、前記
フォトレジスト層をパターン形成するステップと、前記
パターン形成されたフォトレジスト層上に非感光性の無
機材料層を被着させるステップと、前記無機材料層およ
び半導体材料層に異方性エッチングを施すステップと、
前記パターン形成されたフォトレジスト層を除去するス
テップとを含む半導体製造方法が提供される。
【０００６】別の態様では、前記無機材料層はほぼ共形
である。さらに別の態様では、前記無機材料を被着させ
るステップは、前記パターン形成されたフォトレジスト
層の安定温度よりも低い温度で実行される。
である。さらに別の態様では、前記無機材料を被着させ
るステップは、前記パターン形成されたフォトレジスト
層の安定温度よりも低い温度で実行される。
【０００７】また、本発明によれば、基板を形成するス
テップと、前記基板上に半導体材料層を被着させるステ
ップと、前記半導体材料層上にフォトレジスト層を準備
するステップと、前記フォトレジスト層をパターン形成
して少なくとも１つのほぼ垂直な側壁と１つのほぼ水平
な上面とを有する少なくとも１つのフォトレジスト構造
物を形成するステップと、前記少なくとも１つのフォト
レジスト構造物および前記半導体材料層上に非感光性材
料を被着させるステップと、前記非感光性材料をエッチ
ングするステップと、前記少なくとも１つのフォトレジ
スト構造物を除去するステップとを含み、前記フォトレ
ジスト構造物の上面に被着した前記非感光性材料の量
が、前記フォトレジスト構造物の少なくとも１つの側壁
に被着した非感光性材料の量よりも実質的に大きいこと
を特徴とする半導体製造方法が提供される。１つの態様
では、前記フォトレジスト構造物の上面に被着した前記
非感光性材料の量が、前記半導体材料層上に被着した非
感光性材料の量よりも実質的に大きい。
テップと、前記基板上に半導体材料層を被着させるステ
ップと、前記半導体材料層上にフォトレジスト層を準備
するステップと、前記フォトレジスト層をパターン形成
して少なくとも１つのほぼ垂直な側壁と１つのほぼ水平
な上面とを有する少なくとも１つのフォトレジスト構造
物を形成するステップと、前記少なくとも１つのフォト
レジスト構造物および前記半導体材料層上に非感光性材
料を被着させるステップと、前記非感光性材料をエッチ
ングするステップと、前記少なくとも１つのフォトレジ
スト構造物を除去するステップとを含み、前記フォトレ
ジスト構造物の上面に被着した前記非感光性材料の量
が、前記フォトレジスト構造物の少なくとも１つの側壁
に被着した非感光性材料の量よりも実質的に大きいこと
を特徴とする半導体製造方法が提供される。１つの態様
では、前記フォトレジスト構造物の上面に被着した前記
非感光性材料の量が、前記半導体材料層上に被着した非
感光性材料の量よりも実質的に大きい。
【０００８】本発明によれば、さらに、基板を形成する
ステップと、前記基板上に第１の層を準備するステップ
と、前記第１層上にフォトレジスト層を準備するステッ
プと、前記フォトレジスト層をパターン形成して、ほぼ
垂直な側壁とほぼ水平な上面とを有し、スペースによっ
て隔てられた少なくとも２つのフォトレジスト構造物を
形成するステップと、前記フォトレジスト構造物の上面
および前記フォトレジスト構造物を隔てる前記スペース
上にポリマ層を被着させるステップと、前記フォトレジ
スト構造物の上面、前記フォトレジスト構造物間のスペ
ース、および前記第１層上の前記ポリマ層をエッチング
するステップとを含み、前記フォトレジスト構造物の上
面に被着した前記ポリマの量が、前記フォトレジスト構
造物の側壁に被着したポリマの量よりも実質的に大きい
ことを特徴とする半導体製造方法が提供される。１つの
態様では、前記第１層は誘電体層である。
ステップと、前記基板上に第１の層を準備するステップ
と、前記第１層上にフォトレジスト層を準備するステッ
プと、前記フォトレジスト層をパターン形成して、ほぼ
垂直な側壁とほぼ水平な上面とを有し、スペースによっ
て隔てられた少なくとも２つのフォトレジスト構造物を
形成するステップと、前記フォトレジスト構造物の上面
および前記フォトレジスト構造物を隔てる前記スペース
上にポリマ層を被着させるステップと、前記フォトレジ
スト構造物の上面、前記フォトレジスト構造物間のスペ
ース、および前記第１層上の前記ポリマ層をエッチング
するステップとを含み、前記フォトレジスト構造物の上
面に被着した前記ポリマの量が、前記フォトレジスト構
造物の側壁に被着したポリマの量よりも実質的に大きい
ことを特徴とする半導体製造方法が提供される。１つの
態様では、前記第１層は誘電体層である。
【０００９】本発明の別の目的および利点は、以下の記
載に示されたり、以下の記載から自明であったり、ま
た、本発明の実施によって分かったりする。本発明の目
的および利点は、特に、添付の特許請求の範囲で示す構
成要素およびその組合せにより実現および達成される。
載に示されたり、以下の記載から自明であったり、ま
た、本発明の実施によって分かったりする。本発明の目
的および利点は、特に、添付の特許請求の範囲で示す構
成要素およびその組合せにより実現および達成される。
【００１０】以上の大まかな説明および以下の詳細な説
明はどちらも例示説明的なものに過ぎず、特許請求され
た本発明を限定するものではないことを理解されたい。
本明細書に組み込まれ、その一部を構成する添付図面
は、この記載とともに本発明の種々の実施形態を例示
し、本発明の原理を説明するのに役立つ。本発明の例示
的な実施形態を、添付図面を参照して以下で詳細に説明
する。同じまたは類似の部分を参照するために、図面を
通して可能な限り同じ参照番号を使用する。
明はどちらも例示説明的なものに過ぎず、特許請求され
た本発明を限定するものではないことを理解されたい。
本明細書に組み込まれ、その一部を構成する添付図面
は、この記載とともに本発明の種々の実施形態を例示
し、本発明の原理を説明するのに役立つ。本発明の例示
的な実施形態を、添付図面を参照して以下で詳細に説明
する。同じまたは類似の部分を参照するために、図面を
通して可能な限り同じ参照番号を使用する。
【００１１】
【発明の実施の形態】図１乃至３は、本発明の半導体製
造工程ステップを示す断面図である。図１について説明
する。本発明の方法はウェファ基板１００を形成するこ
とから始まる。ウェファ基板１００は、シリコンなどの
任意の周知の半導体基板材料からできていて良い。次
に、第１層１１０がウェファ基板１００上に準備され
る。１つの実施形態では、第１層１１０は、ポリシリコ
ンなどの半導体材料である。第１層１１０は、また、誘
電体層または金属層であっても良い。第１層１１０は、
任意の周知の蒸着プロセスによってウェファ基板１００
上に被着されても良い。別の実施形態では、第１層１１
０は誘電体材料であり、その場合には第１層１１０はウ
ェファ基板１００上に被着しても成長しても良い。
造工程ステップを示す断面図である。図１について説明
する。本発明の方法はウェファ基板１００を形成するこ
とから始まる。ウェファ基板１００は、シリコンなどの
任意の周知の半導体基板材料からできていて良い。次
に、第１層１１０がウェファ基板１００上に準備され
る。１つの実施形態では、第１層１１０は、ポリシリコ
ンなどの半導体材料である。第１層１１０は、また、誘
電体層または金属層であっても良い。第１層１１０は、
任意の周知の蒸着プロセスによってウェファ基板１００
上に被着されても良い。別の実施形態では、第１層１１
０は誘電体材料であり、その場合には第１層１１０はウ
ェファ基板１００上に被着しても成長しても良い。
【００１２】反射防止コーティング（ＡＲＣ）層１２０
をオプションで第１層１１０上に準備して、後続の製造
ステップにおける第１層１１０からの反射を減らしても
良い。次に、フォトレジスト層１３０をＡＲＣ層１２０
上に準備する。ＡＲＣ層が準備されない実施形態では、
フォトレジスト層１３０は第１層１１０上に被着され
る。次に、フォトレジスト層１３０は、周知のフォトリ
ソグラフィプロセスによってパターン形成され、複数の
フォトレジスト構造物１３０を有するパターン形成され
たフォトレジスト層が形成される。フォトレジスト構造
物１３０は、ほぼ垂直な側壁１３２およびほぼ水平な上
面１３４を備える。第１層１１０が半導体材料である
時、フォトレジスト構造物１３０が第１層１１０から導
体を形成する役目をする。
をオプションで第１層１１０上に準備して、後続の製造
ステップにおける第１層１１０からの反射を減らしても
良い。次に、フォトレジスト層１３０をＡＲＣ層１２０
上に準備する。ＡＲＣ層が準備されない実施形態では、
フォトレジスト層１３０は第１層１１０上に被着され
る。次に、フォトレジスト層１３０は、周知のフォトリ
ソグラフィプロセスによってパターン形成され、複数の
フォトレジスト構造物１３０を有するパターン形成され
たフォトレジスト層が形成される。フォトレジスト構造
物１３０は、ほぼ垂直な側壁１３２およびほぼ水平な上
面１３４を備える。第１層１１０が半導体材料である
時、フォトレジスト構造物１３０が第１層１１０から導
体を形成する役目をする。
【００１３】図２について説明する。第２層１５０が、
周知の化学蒸着装置１４０によりパターン形成されたフ
ォトレジスト層１３０上に被着する。周知の化学蒸着プ
ロセスには、プラズマ増強化学蒸着（ＰＥＣＶＤ）およ
び低圧化学蒸着（ＬＰＣＶＤ）が含まれる。第２層１５
０は有機的または無機的であって良く、非感光性であ
る。１つの実施形態では、第２層１５０はポリマ層であ
る。別の実施形態では、第２層１５０はほぼ共形であ
り、フォトレジスト構造物１３０の上面１３４と側壁１
３２の両方を覆う。１つの実施形態では、フォトレジス
ト構造物１３０の上面１３４上に被着した第２層１５０
の量は、側壁１３２に被着した量よりも実質的に大き
い。実質的により多くの第２層１５０が上面１３４上に
被着するために、フォトレジスト構造物１３０は後続の
エッチングステップに対してより抵抗を増し、その結果
フォトリソグラフィプロセスの精度が保たれる。さら
に、第２層１５０を被着させるステップはフォトレジス
ト構造物１３０の安定温度よりも低い温度で実行され
る。つまり、第２層１５０はフォトレジスト構造物１３
０の構造安定性に影響を及ぼさない温度で被着する。第
２層１５０の被着後、フォトレジスト構造物１３０間の
スペースが、例えば０．２２ミクロンから０．０２ミク
ロンに減少する。
周知の化学蒸着装置１４０によりパターン形成されたフ
ォトレジスト層１３０上に被着する。周知の化学蒸着プ
ロセスには、プラズマ増強化学蒸着（ＰＥＣＶＤ）およ
び低圧化学蒸着（ＬＰＣＶＤ）が含まれる。第２層１５
０は有機的または無機的であって良く、非感光性であ
る。１つの実施形態では、第２層１５０はポリマ層であ
る。別の実施形態では、第２層１５０はほぼ共形であ
り、フォトレジスト構造物１３０の上面１３４と側壁１
３２の両方を覆う。１つの実施形態では、フォトレジス
ト構造物１３０の上面１３４上に被着した第２層１５０
の量は、側壁１３２に被着した量よりも実質的に大き
い。実質的により多くの第２層１５０が上面１３４上に
被着するために、フォトレジスト構造物１３０は後続の
エッチングステップに対してより抵抗を増し、その結果
フォトリソグラフィプロセスの精度が保たれる。さら
に、第２層１５０を被着させるステップはフォトレジス
ト構造物１３０の安定温度よりも低い温度で実行され
る。つまり、第２層１５０はフォトレジスト構造物１３
０の構造安定性に影響を及ぼさない温度で被着する。第
２層１５０の被着後、フォトレジスト構造物１３０間の
スペースが、例えば０．２２ミクロンから０．０２ミク
ロンに減少する。
【００１４】ＰＥＣＶＤプロセスでは、使用される圧力
はおよそ１０から２０ｍトールの範囲にある。電力はお
よそ５００から８００ワットに及ぶ。蒸着速度はおよそ
毎分３０００Δから６０００Δの間である。さらに、ポ
リマ層１５０は、ポリマを形成するソースである、弗素
に部分的に置換された少なくとも１つの炭化水素を含
む。部分的に置換された炭化水素を、ジフルオロメタン
（ＣＨ２Ｆ２）、ジフルオロメタンとオクタフルオロブ
タン（Ｃ４Ｆ８）の混合物、およびジフルオロメタンと
トリフルオロメタン（ＣＨＦ３）の混合物から選択して
も良い。１つの実施形態では、部分的に置換された炭化
水素がＣＨ２Ｆ２のみを含む時、ポリマ層１５０の１つ
の部分の厚さ“ａ”は、ポリマ層１５０の別の部分の厚
さ“ｂ”と同じになる。別の実施形態では、ＣＨ２Ｆ２
とＣ４Ｆ８の混合物、またはＣＨ２Ｆ２とＣＨＦ３の混
合物が使用される時、厚さ“ａ”は厚さ“ｂ”よりも大
きい。したがって、厚さ“ａ”および“ｂ”はＣＨ２Ｆ
２対Ｃ４Ｆ８の比率、またはＣＨ２Ｆ２対ＣＨＦ３の比
率を調整することによって変えられる。
はおよそ１０から２０ｍトールの範囲にある。電力はお
よそ５００から８００ワットに及ぶ。蒸着速度はおよそ
毎分３０００Δから６０００Δの間である。さらに、ポ
リマ層１５０は、ポリマを形成するソースである、弗素
に部分的に置換された少なくとも１つの炭化水素を含
む。部分的に置換された炭化水素を、ジフルオロメタン
（ＣＨ２Ｆ２）、ジフルオロメタンとオクタフルオロブ
タン（Ｃ４Ｆ８）の混合物、およびジフルオロメタンと
トリフルオロメタン（ＣＨＦ３）の混合物から選択して
も良い。１つの実施形態では、部分的に置換された炭化
水素がＣＨ２Ｆ２のみを含む時、ポリマ層１５０の１つ
の部分の厚さ“ａ”は、ポリマ層１５０の別の部分の厚
さ“ｂ”と同じになる。別の実施形態では、ＣＨ２Ｆ２
とＣ４Ｆ８の混合物、またはＣＨ２Ｆ２とＣＨＦ３の混
合物が使用される時、厚さ“ａ”は厚さ“ｂ”よりも大
きい。したがって、厚さ“ａ”および“ｂ”はＣＨ２Ｆ
２対Ｃ４Ｆ８の比率、またはＣＨ２Ｆ２対ＣＨＦ３の比
率を調整することによって変えられる。
【００１５】さらに、アルゴン（Ａｒ）および一酸化炭
素（ＣＯ）をＰＥＣＶＤプロセス時に導入されたガスと
混合しても良い。アルゴンはフォトレジスト層１３０お
よびＡＲＣ層１２０のエッチング均一性を改善するため
のキャリアとしての役割を果たす。一酸化炭素の役割
は、フルオロで置換された炭化水素により生成される弗
素ラジカルおよび弗化物イオンを捕捉することである。
したがって、蒸着プロセス時のポリマのエッチングが抑
制され、ポリマ層１５０の蒸着速度が高まる。また、酸
素（Ｏ２）および窒素（Ｎ２）ガスをＰＥＣＶＤプロセ
スに加えても良い。一酸化炭素の役割とは反対に、酸素
の存在はポリマ層１５０をエッチングするのに役立つ。
したがって、ポリマ層１５０の蒸着速度を制御できる。
また、ヘキサフルオロエタン（Ｃ２Ｆ６）やテトラフル
オロメタン（ＣＦ４）などのパーフルオロ炭化水素を、
蒸着時にプラズマと結合したガスと混合しても良い。な
ぜなら、これらのガスは、酸素ガスと同様に、ポリマ層
１５０をエッチングするからである。
素（ＣＯ）をＰＥＣＶＤプロセス時に導入されたガスと
混合しても良い。アルゴンはフォトレジスト層１３０お
よびＡＲＣ層１２０のエッチング均一性を改善するため
のキャリアとしての役割を果たす。一酸化炭素の役割
は、フルオロで置換された炭化水素により生成される弗
素ラジカルおよび弗化物イオンを捕捉することである。
したがって、蒸着プロセス時のポリマのエッチングが抑
制され、ポリマ層１５０の蒸着速度が高まる。また、酸
素（Ｏ２）および窒素（Ｎ２）ガスをＰＥＣＶＤプロセ
スに加えても良い。一酸化炭素の役割とは反対に、酸素
の存在はポリマ層１５０をエッチングするのに役立つ。
したがって、ポリマ層１５０の蒸着速度を制御できる。
また、ヘキサフルオロエタン（Ｃ２Ｆ６）やテトラフル
オロメタン（ＣＦ４）などのパーフルオロ炭化水素を、
蒸着時にプラズマと結合したガスと混合しても良い。な
ぜなら、これらのガスは、酸素ガスと同様に、ポリマ層
１５０をエッチングするからである。
【００１６】図３（ａ）および（ｂ）について説明す
る。第２層１５０、フォトレジスト構造物１３０、ＡＲ
Ｃ層１２０、および第１層１１０には、プラズマベース
のドライエッチングプロセスにより、異方的にエッチン
グされる。ドライエッチングプロセスはエッチ液として
プラズマ１６０を使用する。“ａ”が“ｂ”より厚い実
施形態では、第２層１５０の厚さは、ＡＲＣ層１２０上
に被着した第２層１５０が完全にエッチング除去された
後、“ａ”から“ａ−ｂ”に変化する。このことは、第
２層１５０がプラズマエッチングプロセスに対する優れ
た耐性を提供し、したがってフォトレジスト構造物１３
０のエッチング耐性を向上させることを示している。
る。第２層１５０、フォトレジスト構造物１３０、ＡＲ
Ｃ層１２０、および第１層１１０には、プラズマベース
のドライエッチングプロセスにより、異方的にエッチン
グされる。ドライエッチングプロセスはエッチ液として
プラズマ１６０を使用する。“ａ”が“ｂ”より厚い実
施形態では、第２層１５０の厚さは、ＡＲＣ層１２０上
に被着した第２層１５０が完全にエッチング除去された
後、“ａ”から“ａ−ｂ”に変化する。このことは、第
２層１５０がプラズマエッチングプロセスに対する優れ
た耐性を提供し、したがってフォトレジスト構造物１３
０のエッチング耐性を向上させることを示している。
【００１７】図３（ｂ）に示すように、異方性ドライエ
ッチングプロセスが続く時、第２層１５０はエッチング
ストップとして働き、フォトレジスト構造物１３０の側
壁に残留する。したがって、パターン形成されたフォト
レジストと下にあるパターン形成された第１層１１０と
の間の寸法が小さくなる。フォトレジスト構造物１３０
は任意の従来技術により除去しても良い。
ッチングプロセスが続く時、第２層１５０はエッチング
ストップとして働き、フォトレジスト構造物１３０の側
壁に残留する。したがって、パターン形成されたフォト
レジストと下にあるパターン形成された第１層１１０と
の間の寸法が小さくなる。フォトレジスト構造物１３０
は任意の従来技術により除去しても良い。
【００１８】ここで開示した本発明の明細書および手順
から、本発明の別の実施形態が当業者には明らかとなる
であろう。本明細書および例は例示説明的なものであ
り、本発明の真の範囲および精神は特許請求の範囲によ
って示すものである。
から、本発明の別の実施形態が当業者には明らかとなる
であろう。本明細書および例は例示説明的なものであ
り、本発明の真の範囲および精神は特許請求の範囲によ
って示すものである。
【図１】本発明の半導体製造工程ステップを示す断面図
である。
である。
【図２】本発明の半導体製造工程ステップを示す断面図
である。
である。
【図３】（ａ）および（ｂ）は、本発明の半導体製造工
程ステップを示す断面図である。
程ステップを示す断面図である。
１００：ウェファ基板
１１０：第１層
１２０：反射防止コーティング（ＡＲＣ）層
１３０：フォトレジスト層（構造物）
１３２：側壁
１３４：上面
１４０：化学蒸着装置
１５０：第２層
１６０：プラズマ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2H096 AA25 CA05 HA23 HA30 JA04
LA01
5F004 AA04 DB02 EA03 EA12 EA22
5F046 LA18
5F058 AA03 AA10 AC06 AF01 AH04
AH07
Claims (3)
- 【請求項１】 半導体製造方法であって、 半導体基板上に半導体材料層を被着させるステップと、 前記半導体材料層上にフォトレジスト層を準備するステ
ップと、 前記フォトレジスト層をパターン形成するステップと、 前記パターン形成されたフォトレジスト層上に非感光性
の無機材料層を被着させるステップと、 前記無機材料層および前記半導体材料層に異方性エッチ
ングを施すステップと、 前記パターン形成されたフォトレジスト層を除去するス
テップとを含むことを特徴とする半導体製造方法。 - 【請求項２】 半導体製造方法であって、 基板を形成するステップと、 前記基板上に半導体材料層を被着させるステップと、 前記半導体材料層上にフォトレジスト層を準備するステ
ップと、 前記フォトレジスト層をパターン形成して少なくとも１
つのほぼ垂直な側壁と１つのほぼ水平な上面とを有する
少なくとも１つのフォトレジスト構造物を形成するステ
ップと、 前記少なくとも１つのフォトレジスト構造物および前記
半導体材料層上に非感光性材料を被着させるステップ
と、 前記非感光性材料および前記半導体材料層をエッチング
するステップと、 前記少なくとも１つのフォトレジスト構造物を除去する
ステップとを含み、 前記フォトレジスト構造物の上面に被着した前記非感光
性材料の量が、前記フォトレジスト構造物の少なくとも
１つの側壁に被着した非感光性材料の量よりも実質的に
大きいことを特徴とする半導体製造方法。 - 【請求項３】 半導体製造方法であって、 基板を形成するステップと、 前記基板上に第１の層を準備するステップと、 前記第１層上にフォトレジスト層を準備するステップ
と、 前記フォトレジスト層をパターン形成して、ほぼ垂直な
側壁とほぼ水平な上面とを有し、スペースによって隔て
られた少なくとも２つのフォトレジスト構造物を形成す
るステップと、 前記フォトレジスト構造物の上面および前記フォトレジ
スト構造物を隔てる前記スペース上にポリマ層を被着さ
せるステップと、 前記フォトレジスト構造物の上面、前記フォトレジスト
構造物間のスペース、および前記第１層上の前記ポリマ
層をエッチングするステップとを含み、 前記フォトレジスト構造物の上面に被着した前記ポリマ
の量が、前記フォトレジスト構造物の側壁に被着したポ
リマの量よりも実質的に大きいことを特徴とする半導体
製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW090124030 | 2001-09-28 | ||
| TW90124030A TW502300B (en) | 2001-09-28 | 2001-09-28 | Method of reducing pattern spacing or opening dimension |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003158072A true JP2003158072A (ja) | 2003-05-30 |
Family
ID=21679394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002245175A Pending JP2003158072A (ja) | 2001-09-28 | 2002-08-26 | フォトレジストのパターン間の寸法を小さくする方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2003158072A (ja) |
| TW (1) | TW502300B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005109476A1 (ja) * | 2004-05-10 | 2005-11-17 | Tokyo Electron Limited | 基板の処理方法及び基板の処理装置 |
| CN1324683C (zh) * | 2004-07-02 | 2007-07-04 | 旺宏电子股份有限公司 | 形成超越光学微影制程分辨率的节距的方法 |
| KR100929295B1 (ko) | 2003-06-30 | 2009-11-27 | 주식회사 하이닉스반도체 | 반도체소자의 미세 콘택 형성방법 |
| KR101274308B1 (ko) | 2005-05-31 | 2013-06-13 | 램 리써치 코포레이션 | 임계 치수 감소 및 거칠기 제어 |
| KR101274382B1 (ko) * | 2005-03-08 | 2013-06-14 | 램 리써치 코포레이션 | 에칭 프로세스를 위한 안정화된 포토레지스트 구조 |
| JP2022161940A (ja) * | 2020-09-18 | 2022-10-21 | 東京エレクトロン株式会社 | エッチング方法及びプラズマ処理装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8753804B2 (en) | 2008-03-11 | 2014-06-17 | Lam Research Corporation | Line width roughness improvement with noble gas plasma |
-
2001
- 2001-09-28 TW TW90124030A patent/TW502300B/zh not_active IP Right Cessation
-
2002
- 2002-08-26 JP JP2002245175A patent/JP2003158072A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100929295B1 (ko) | 2003-06-30 | 2009-11-27 | 주식회사 하이닉스반도체 | 반도체소자의 미세 콘택 형성방법 |
| WO2005109476A1 (ja) * | 2004-05-10 | 2005-11-17 | Tokyo Electron Limited | 基板の処理方法及び基板の処理装置 |
| US7781342B2 (en) | 2004-05-10 | 2010-08-24 | Tokyo Electron Limited | Substrate treatment method for etching a base film using a resist pattern |
| CN1324683C (zh) * | 2004-07-02 | 2007-07-04 | 旺宏电子股份有限公司 | 形成超越光学微影制程分辨率的节距的方法 |
| KR101274382B1 (ko) * | 2005-03-08 | 2013-06-14 | 램 리써치 코포레이션 | 에칭 프로세스를 위한 안정화된 포토레지스트 구조 |
| KR101338841B1 (ko) * | 2005-03-08 | 2013-12-06 | 램 리써치 코포레이션 | 에칭 프로세스를 위한 안정화된 포토레지스트 구조 |
| KR101274308B1 (ko) | 2005-05-31 | 2013-06-13 | 램 리써치 코포레이션 | 임계 치수 감소 및 거칠기 제어 |
| JP2022161940A (ja) * | 2020-09-18 | 2022-10-21 | 東京エレクトロン株式会社 | エッチング方法及びプラズマ処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW502300B (en) | 2002-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7033948B2 (en) | Method for reducing dimensions between patterns on a photoresist | |
| JP5894622B2 (ja) | シリコン含有ハードマスクをエッチングする方法 | |
| US7271107B2 (en) | Reduction of feature critical dimensions using multiple masks | |
| US6569774B1 (en) | Method to eliminate striations and surface roughness caused by dry etch | |
| JP2009076661A (ja) | 半導体装置の製造方法 | |
| KR101322112B1 (ko) | 마스크 패턴의 형성 방법 | |
| KR20010032912A (ko) | 실리콘 산화 질화물과 무기 반사 방지 코팅막 에칭 방법 | |
| US7105442B2 (en) | Ashable layers for reducing critical dimensions of integrated circuit features | |
| KR20010076361A (ko) | 기질상에 필름을 형성하는 방법 및 장치 | |
| EP1042791B1 (en) | Improved techniques for etching with a photoresist mask | |
| US6897120B2 (en) | Method of forming integrated circuitry and method of forming shallow trench isolation in a semiconductor substrate | |
| KR20020060957A (ko) | 탄소-함유 실리콘 옥사이드 막을 에칭하는 방법 | |
| JPH1098029A (ja) | 基板から有機反射防止膜をエッチングする処理法 | |
| JP2003158072A (ja) | フォトレジストのパターン間の寸法を小さくする方法 | |
| US6828251B2 (en) | Method for improved plasma etching control | |
| KR20020096678A (ko) | 듀얼 다마신 배선 형성방법 | |
| US7361604B2 (en) | Method for reducing dimensions between patterns on a hardmask | |
| US7303995B2 (en) | Method for reducing dimensions between patterns on a photoresist | |
| US20030235998A1 (en) | Method for eliminating standing waves in a photoresist profile | |
| JP2004207286A (ja) | ドライエッチング方法および半導体装置の製造方法 | |
| KR100587039B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| WO2006019849A1 (en) | Low-k dielectric etch | |
| US7005385B2 (en) | Method for removing a resist mask with high selectivity to a carbon hard mask used for semiconductor structuring | |
| US20030224254A1 (en) | Method for reducing dimensions between patterns on a photomask | |
| KR0140638B1 (ko) | 콘택식각방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A02 | Decision of refusal |
Effective date: 20050517 Free format text: JAPANESE INTERMEDIATE CODE: A02 |