CN1440051A - 缩小图案间隙且确保该间隙的方法 - Google Patents
缩小图案间隙且确保该间隙的方法 Download PDFInfo
- Publication number
- CN1440051A CN1440051A CN02126486A CN02126486A CN1440051A CN 1440051 A CN1440051 A CN 1440051A CN 02126486 A CN02126486 A CN 02126486A CN 02126486 A CN02126486 A CN 02126486A CN 1440051 A CN1440051 A CN 1440051A
- Authority
- CN
- China
- Prior art keywords
- layer
- guaranteeing
- semiconductor technology
- hydro carbons
- cover curtain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000010410 layer Substances 0.000 claims abstract description 104
- 239000011241 protective layer Substances 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000007789 gas Substances 0.000 claims description 36
- 229930195733 hydrocarbon Natural products 0.000 claims description 29
- 150000002430 hydrocarbons Chemical class 0.000 claims description 29
- 238000005229 chemical vapour deposition Methods 0.000 claims description 28
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 28
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 26
- 229910052731 fluorine Inorganic materials 0.000 claims description 26
- 239000011737 fluorine Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 24
- 230000008021 deposition Effects 0.000 claims description 24
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims description 10
- 229910002091 carbon monoxide Inorganic materials 0.000 claims description 10
- 229920000642 polymer Polymers 0.000 claims description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 125000000383 tetramethylene group Chemical group [H]C([H])([*:1])C([H])([H])C([H])([H])C([H])([H])[*:2] 0.000 claims description 6
- WMIYKQLTONQJES-UHFFFAOYSA-N hexafluoroethane Chemical compound FC(F)(F)C(F)(F)F WMIYKQLTONQJES-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000000428 dust Substances 0.000 claims description 3
- 239000003595 mist Substances 0.000 claims 2
- 239000000126 substance Substances 0.000 abstract description 4
- 239000012495 reaction gas Substances 0.000 abstract 2
- 238000001947 vapour-phase growth Methods 0.000 abstract 1
- 238000001459 lithography Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229920002521 macromolecule Polymers 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- ZVJOQYFQSQJDDX-UHFFFAOYSA-N 1,1,2,3,3,4,4,4-octafluorobut-1-ene Chemical compound FC(F)=C(F)C(F)(F)C(F)(F)F ZVJOQYFQSQJDDX-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- -1 fluoro free radical Chemical class 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
- H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明公开了一种缩小图案间隙且确保该间隙的方法，是一种半导体工艺，先定义一基底，再在基底上沉积一第一层。然后在第一层上提供一保护层，再在保护层上提供一罩幕层。接着，图案化并定义这层罩幕层，以形成具有至少一大体上垂直的侧壁与一大体上水平的顶部的至少一罩幕结构。随后，利用具有至少一反应气体的化学气相沉积工艺在罩幕结构与保护层上沉积一遮盖层，其中保护层是不与该用以形成遮盖层的反应气体反应的。最后，非等向性蚀刻保护层以及第一层。
Description
技术领域
本发明涉及一种半导体工艺，且特别涉及一种缩小图案间隙且确保该间隙的方法。
背景技术
随着次微米(sub-micro)半导体工艺在现今半导体工艺中已是普遍的技术，高解析度微影工艺(high-resolution photolithographic process)的需求也增加。而公知的影方法的分辨率主要取决于光源的波长(wavelength)，这将使罩幕层上的图案之间被规范于一固定距离。如果分开图案的距离小于光源波长时，则无法精准的图案化与进行定义。
所以公知技术通常使用具有较短波长的光源于高解析微影工艺中。此外，高解析微影工艺的聚焦深度(depth of focus)与相对较低解析微影工艺要浅。因此需要较低厚度的罩幕层(masking layer)。然而，较低厚度的罩幕层易受后续沉积步骤中作为与某些材质层反应的反应气体影响而被损坏。这种易受影响的情形(susceptibility)会降低罩幕层图案化与定义上的精密度(precision)而妨碍罩幕层上图案在尺寸上的缩小。
发明内容
因此，本发明的目的在于提供一种缩小图案间隙且确保该间隙的方法，以避免发生公知技术因降低罩幕层图案化与定义上的精密度，而妨碍罩幕层上图案在尺寸上的缩小，进而防止引起的后续沉积工艺的基底损害。
为解决上述问题，本发明提供一种半导体工艺，包括定义一基底，再在基底上沉积一第一层。然后在第一层上提供一保护层，再在保护层上提供一罩幕层。接着，图案化并定义这层罩幕层，随后利用具有至少一反应气体的化学气相沉积工艺在图案化并定义后的罩幕层上沉积一第二层，其中保护层是与反应气体不反应的材质，而且在稍后去除时与基底有相当大的选择比，或是留下来不会影响组件特性的材质。因此保护层又可以是抗反射层或其它聚硅层。
一方面，无机材质的第二层实质上与其下层是共形(conformal)的。
另一方面，沉积第二层的步骤是在一低于图案化罩幕层的稳定度的温度下进行的。
本发明还提供一种半导体工艺，包括定义一基底，再在基底上沉积一第一层；然后在第一层上提供一保护层，再在保护层上提供一罩幕层；接着，图案化并定义这层罩幕层，以形成具有至少一大体上为垂直的侧壁与一大体上为水平的顶部的至少一罩幕结构；随后，利用具有至少一反应气体的化学气相沉积工艺，在罩幕结构与保护层上沉积一遮盖层(shielding 1ayer)，其中遮盖层沉积于罩幕结构顶部或侧壁的数量远大于遮盖层沉积于保护层的数量，而且其中保护层是不与反应气体反应的。然后，非等向性蚀刻保护层以及第一层被蚀刻。
一方面，沉积遮盖层的步骤包括沉积一聚合层(polymer)的步骤。
另一方面，遮盖层沉积于罩幕结构顶部或侧壁的数量远大于遮盖层沉积于保护层上的数量。
本发明再提供一种半导体工艺，包括定义一基底，再在基底上沉积一第一层。然后在第一层上提供一保护层，再在保护层上提供一罩幕层。接着，图案化并定义这层罩幕层以形成至少两个罩幕结构，其中每一罩幕结构包括大体上为垂直的侧壁与一大体上为水平的顶部，以及其中罩幕结构分隔一空间。随后，利用具有至少一反应气体的化学气相沉积工艺在罩幕结构顶部与分隔罩幕结构的空间上沉积一聚合层，其中聚合层沉积于罩幕结构顶部或侧壁的数量远大于聚合层沉积于保护层的数量，而且其中保护层是与反应气体不反应的。然后，以罩幕结构与聚合层为蚀刻罩幕，非等向性蚀刻保护层以及第一层。
附图说明
为让本发明的目的、特征和优点能更明显易懂，下文配合附图，作详细说明：
图1至图3所示是本发明的较佳实施例的一种半导体制造步骤的剖面图。
图中标记分别为：
10：晶圆基底
12：基层
14：保护层
16：罩幕结构
18：第二层
162：顶部
164：侧壁
具体实施方式
图1至图3所示是依照本发明的较佳实施例的一种半导体制造步骤的剖面图。请参照图1，本发明的方法是在一晶圆基底(wafersubstrate)10上提供一基层(base layer)12，这可通过任何已知工艺来定义。而基层12可以是一金属层(metallic layer)，譬如通过任何已知沉积工艺在晶圆基底10上沉积一铝或铜层。而基层12也可以是一介电层，譬如一二氧化硅层(SiO2)，在此实例中基层12可在晶圆基底10上沉积或成长。
然后，在基层12上提供一保护层14，以保护基层12不受后续沉积步骤的影响。保护层14是不与反应气体反应的，例如在沉积步骤期间导入二氟甲烷(difluoromethane，化学式为CH2F2)、二氟甲烷(CH2F2)与八氟丁烯(octafluorobutene，化学式为C4F8)的混合物、二氟甲烷(CH2F2)与三氟甲烷(trifluoromethane，化学式为CHF3)的混合物。保护层14可以是有机或无机的，并且具有大概200埃至800埃之间的厚度。
接着，在保护层14上提供一罩幕层。然后使用一已知工艺图案化并定义罩幕层，以形成具有数个罩幕结构16的图案化罩幕层。而罩幕结构16包括大体上垂直的侧壁164与大体上水平的顶部162。
随后，请参照图2，通过已知的化学气相沉积(chemical vapordeposition，简称CVD)工艺，譬如等离子体化学气相沉积(plasmaenhanced CVD，简称PECVD)与低压化学气相沉积(low pressure CVD，简称LPCVD)在罩幕结构16上沉积一第二层18。这些已知的化学气相沉积工艺可以导入一或多种反应气体，这些反应气体中至少包含第一部分氟取代烃类，或可再加上另一全氟取代烃类，或是取代比例较高的第二部分氟取代烃类，其中第一部分氟取代烃类是导致高分子产生的最主要成分，而添加全氟取代烃类或第二部分氟取代烃类的目的是使罩幕结构16上的第二层18的厚度大于保护层14上的第二层18的厚度。上述第一部分氟取代烃类例如是二氟甲烷(CH2F2)，全氟取代烃类例如是八氟丁烯(C4F8)，而第二部分氟取代烃类例如是三氟甲烷(CHF3)。
本实施例是调整二氟甲烷与八氟丁烯(或三氟甲烷)的比例，以及此等离子体化学气相沉积步骤中的自我偏压(self-bias)的大小，以使罩幕结构16上的第二层18的厚度大于保护层14上的第二层18的厚度。虽然本实施例中形成在罩幕结构16上的第二层18的厚度较大，不过，如欲使各处的第二层18的厚度皆相同，则仅以第一部分氟取代烃类(如二氟甲烷)作为反应气体的主成分即可。举例来说，等离子体化学气相沉积步骤的压力介于5mTorr至30mTorr之间，功率介于500至1800W之间，自我偏压介于0～-400V之间，且沉积速率介于600/min至6000/min之间。此外，当反应气体的主成分仅有第一部分氟取代烃类(如二氟甲烷)时，上述条件也同样适用。
再者，此等离子体化学气相沉积步骤的反应气体中尚可加入氩气(Ar)与一氧化碳(CO)，其中氩气作为载体，其可增加罩幕结构16上保护层14上的第二层18厚度的一致性；而一氧化碳可捕捉氟取代烃类所产生的氟自由基(fluorine radical)或氟离子(fluoride ion)，以防止其蚀刻生成的高分子，从而增加第二层18的沉积速率。
再者，此等离子体化学气相沉积步骤的反应气体中尚可加入氧气(O2)与氮气(N2)，其中氧气具有蚀刻第二层18的功用，故可用来控制第二层18的沉积速率，其功用恰与一氧化碳相反。
除此之外，此等离子体化学气相沉积步骤的反应气体中还可加入全氟取代烃类一六氟乙烷(C2F6)或四氟化碳(CF4)，其在电浆中解离后可提供多量的氟原子或氟离子以蚀刻生成的高分子，从而减缓第二层18沉积的速率，其功用与上述的氧气类似。
而且，因为保护层14与反应气体二氟甲烷(CH2F2)、二氟甲烷(CH2F2)与八氟丁烯(C4F8)的混合物、二氟甲烷(CH2F2)与三氟甲烷(CHF3)的混合物不会发生反应的，所以保护层14可以防止在沉积第二层18的期间反应气体与基层12发生反应。
此外，第二层18可以是有机或是无机的，以及非感旋光性的(photo-insensitive)。在一实施例中，第二层18是一聚合层。在另一实施例中，第二层18实质上是为顺应下层外形的，且覆盖罩幕结构16的顶部162与侧壁164。在一实施例中，第二层18沉积于罩幕结构16的顶部162的数量大于沉积于侧壁164的数量，故具有防止罩幕层受损的功能；此外，在另一实施例中，第二层18沉积于罩幕结构16的侧壁164的数量也可大于或等于沉积于顶部162的数量，所以具有缩小间距的功能。在本实施例中，罩幕结构16变得对后续蚀刻步骤更有抵抗力，借以维持微影工艺(photolithographic process)的精密度(precision)。此外，沉积第二层18的步骤是在一低于罩幕结构16的稳定度的温度下进行的。换句话说，第二层18是在一个不会影响罩幕结构16的结构稳定性的温度下进行沉积的。在沉积第二层18之后，罩幕结构16之间的空间将可被缩小，举例来说从0.22微米到0.02微米；抑或是罩幕结构16的高度被增加，以防止罩幕结构16受后续工艺的损害。
接着，请参照图3，以第二层18、罩幕结构16作为蚀刻罩幕，利用一应用等离子体的干蚀刻(plasma-based dry etching)工艺对包括保护层14与基层12的结构进行非等向性蚀刻。然后，再将第二层18与罩幕结构16完全去除，而留下成为所需图案的基层12。
虽然本发明已以一较佳实施例公开如上，但其并非用以限定本发明，任何熟悉该项技术的人员，在不脱离本发明的精神和范围内，所作的各种更动与润饰，均属于本发明的保护范围。
Claims (32)
1.一种缩小图案间隙且确保该间隙的方法，其特征在于：包括：
定义一基底；
在该基底上沉积一第一层；
在该第一层上提供一保护层；
在该保护层上提供一罩幕层；
图案化并定义该罩幕层；
利用具有至少一反应气体的一化学气相沉积工艺在图案化并定义的该罩幕层上沉积一第二层，其中该保护层是与该至少一反应气体不反应的。
2.根据权利要求1所述的缩小图案间隙且确保该间隙的方法，其特征在于：该第二层包括一无机材质层。
3.根据权利要求2所述的缩小图案间隙且确保该间隙的方法，其特征在于：该无机材质层是与该第一层共形的。
4.根据权利要求1所述的缩小图案间隙且确保该间隙的方法，其特征在于：该第二层包括一聚合层。
5.根据权利要求4所述的缩小图案间隙且确保该间隙的方法，其特征在于：该化学气相沉积工艺包括一等离子体化学气相沉积工艺。
6.根据权利要求5所述的缩小图案间隙且确保该间隙的方法，其特征在于：该反应气体中至少包含一第一氟取代烃类，且该第一氟取代烃类是一部分氟取代烃类。
7.根据权利要求6所述的缩小图案间隙且确保该间隙的方法，其特征在于：该第一氟取代烃类包括二氟甲烷(CH2F2)。
8.根据权利要求5所述的缩小图案间隙且确保该间隙的方法，其特征在于：该反应气体中还包括一第二氟取代烃类，且该方法还包括调整该第一氟取代烃类与该第二氟取代烃类的比例以及该等离子体化学气相沉积工艺所使用的一自我偏压的大小，以使该罩幕层上的该第二层的厚度大于该保护层上的该第二层的厚度。
9.根据权利要求8所述的缩小图案间隙且确保该间隙的方法，其特征在于：该第二氟取代烃类包括三氟甲烷(CHF3)与八氟丁烯(C4F8)其中之一。
10.根据权利要求5所述的缩小图案间隙且确保该间隙的方法，其特征在于：还包括在该反应气体中添加氩气与一氧化碳、氩气(Ar)以及一氧化碳(CO)其中之一。
11.根据权利要求5所述的缩小图案间隙且确保该间隙的方法，其特征在于：还包括在该反应气体中添加选自包括六氟乙烷(C2F6)与四氟化碳(CF4)的族群与其混合气体其中之一。
12.根据权利要求5所述的缩小图案间隙且确保该间隙的方法，其特征在于：还括在该反应气体中添加氧气(O2)与氮气(N2)其中之一。
13.根据权利要求5所述的缩小图案间隙且确保该间隙的方法，其特征在于：该等离子体化学气相沉积工艺的压力介于5mTorr至30mTorr之间。
14.根据权利要求5所述的缩小图案间隙且确保该间隙的方法，其特征在于：该等离子体化学气相沉积工艺所使用的功率介于500至1800W之间。
15.根据权利要求5所述的缩小图案间隙且确保该间隙的方法，其特征在于：该等离子体化学气相沉积步骤所使用的自我偏压介于0～-400V之间。
16.根据权利要求5所述的缩小图案间隙且确保该间隙的方法，其特征在于：该第二层的沉积速率介于600埃/min至6000埃/min之间。
17.一种半导体工艺，其特征在于：包括：
定义一基底；
在该基底上沉积一第一层；
在该第一层上提供一保护层；
在该保护层上提供一罩幕层；
图案化并定义该罩幕层，以形成具有垂直的至少一侧壁以及水平的一顶部的至少一罩幕结构；
利用具有至少一反应气体的一化学气相沉积工艺在该至少一罩幕结构上沉积一遮盖层，其中该遮盖层沉积在该罩幕结构的该侧壁的数量大于该遮盖层沉积在该保护层上的数量，以及其中该保护层是与该至少一反应气体不反应的；
非等向性蚀刻该保护层以及该第一层。
18.根据权利要求17所述的半导体工艺，其特征在于：沉积该遮盖层的该步骤包括沉积一聚合层的步骤。
19.根据权利要求18所述的半导体工艺，其特征在于：该化学气相沉积工艺包括一等离子体化学气相沉积工艺。
20.根据权利要求19所述的半导体工艺，其特征在于：该反应气体中至少包含一第一氟取代烃类，且该第一氟取代烃类是一部分氟取代烃类。
21.根据权利要求20所述的半导体工艺，其特征在于：该第一氟取代烃类包括二氟甲烷(CH2F2)。
22.根据权利要求19所述的半导体工艺，其特征在于：该反应气体中还包括一第二氟取代烃类，且该半导体工艺还包括调整该第一氟取代烃类与该第二氟取代烃类的比例，以及该等离子体化学气相沉积工艺所使用的自我偏压的大小，以使该罩幕结构上的该遮盖层的厚度大于该保护层上的该遮盖层的厚度。
23.根据权利要求22所述的半导体工艺，其特征在于：该第二氟取代烃类包括三氟甲烷(CHF3)与八氟丁烯(C4F8)其中之一。
24.根据权利要求19所述的半导体工艺，其特征在于：还包括在该反应气体中添加氩气与一氧化碳、氩气(Ar)以及一氧化碳(CO)其中之一。
25.根据权利要求19所述的半导体工艺，其特征在于：还包括在该反应气体中添加选自包括六氟乙烷(C2F6)与四氟化碳(CF4)的族群与其混合气体其中之一。
26.根据权利要求19所述的半导体工艺，其特征在于：还包括在该反应气体中添加氧气(O2)与氮气(N2)其中之一。
27.根据权利要求19所述的半导体工艺，其特征在于：该等离子体化学气相沉积步骤的压力介于5mTorr至30mTorr之间。
28.根据权利要求19所述的半导体工艺，其特征在于：该等离子体化学气相沉积步骤所使用的功率介于500至1800W之间。
29.根据权利要求19所述的半导体工艺，其特征在于：该等离子体化学气相沉积步骤所使用的自我偏压介于0～-400V之间。
30.根据权利要求19所述的半导体工艺，其特征在于：该遮盖层的沉积速率介于600埃/min至6000埃/min之间。
31.根据权利要求17所述的半导体工艺，其特征在于：沉积该遮盖层的该步骤提供不影响该至少一罩幕结构的稳定性的一温度。
32.根据权利要求17所述的半导体工艺，其特征在于：该遮盖层沉积于该罩幕结构的该侧壁的数量大于该遮盖层沉积于该罩幕结构的该顶部上的数量。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/076,629 | 2002-02-19 | ||
| US10/076,629 US6573177B1 (en) | 2002-02-19 | 2002-02-19 | Protection layer to prevent under-layer damage during deposition |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1440051A true CN1440051A (zh) | 2003-09-03 |
| CN1299328C CN1299328C (zh) | 2007-02-07 |
Family
ID=22133237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021264864A Expired - Lifetime CN1299328C (zh) | 2002-02-19 | 2002-07-23 | 缩小图案间隙且确保该间隙的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6573177B1 (zh) |
| EP (1) | EP1336987A3 (zh) |
| JP (1) | JP2003249484A (zh) |
| CN (1) | CN1299328C (zh) |
| TW (1) | TW556308B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103578970A (zh) * | 2012-08-08 | 2014-02-12 | 爱思开海力士有限公司 | 制造半导体器件的方法 |
| CN104157556A (zh) * | 2013-05-15 | 2014-11-19 | 中芯国际集成电路制造(上海)有限公司 | 金属硬掩模开口刻蚀方法 |
| CN109390228A (zh) * | 2017-08-04 | 2019-02-26 | 应用材料公司 | 改进的锗蚀刻系统和方法 |
| CN110875176A (zh) * | 2018-08-31 | 2020-03-10 | 台湾积体电路制造股份有限公司 | 半导体装置的形成方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW557541B (en) * | 2002-07-11 | 2003-10-11 | Macronix Int Co Ltd | Method for forming contact |
| JP2015216233A (ja) * | 2014-05-09 | 2015-12-03 | 株式会社ディスコ | エッチング方法 |
| CN108417531A (zh) * | 2018-03-02 | 2018-08-17 | 武汉新芯集成电路制造有限公司 | 一种接触孔的刻蚀方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4333793A (en) * | 1980-10-20 | 1982-06-08 | Bell Telephone Laboratories, Incorporated | High-selectivity plasma-assisted etching of resist-masked layer |
| US4871630A (en) * | 1986-10-28 | 1989-10-03 | International Business Machines Corporation | Mask using lithographic image size reduction |
| JPH02288235A (ja) * | 1989-04-27 | 1990-11-28 | Fujitsu Ltd | 半導設装置の製造方法 |
| US5063655A (en) * | 1990-04-02 | 1991-11-12 | International Business Machines Corp. | Method to integrate drive/control devices and ink jet on demand devices in a single printhead chip |
| JPH0786244A (ja) * | 1993-09-13 | 1995-03-31 | Sony Corp | ドライエッチング方法 |
| KR0141941B1 (ko) * | 1994-11-11 | 1998-07-15 | 문정환 | 감광막의 패터닝방법 |
| US5665251A (en) * | 1994-11-23 | 1997-09-09 | International Business Machines Corporation | RIE image transfer process for plating |
| KR0170949B1 (ko) * | 1995-09-30 | 1999-03-30 | 배순훈 | 메탈층 형성 방법 |
| EP1029946A3 (en) * | 1999-02-16 | 2007-11-14 | Nagakazu Furuya | Gas diffusion electrode assemblies and process for producing the same |
| US6180518B1 (en) * | 1999-10-29 | 2001-01-30 | Lucent Technologies Inc. | Method for forming vias in a low dielectric constant material |
-
2002
- 2002-02-19 US US10/076,629 patent/US6573177B1/en not_active Expired - Lifetime
- 2002-04-23 JP JP2002121270A patent/JP2003249484A/ja active Pending
- 2002-05-06 EP EP02010073A patent/EP1336987A3/en not_active Withdrawn
- 2002-06-21 TW TW091113586A patent/TW556308B/zh not_active IP Right Cessation
- 2002-07-23 CN CNB021264864A patent/CN1299328C/zh not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103578970A (zh) * | 2012-08-08 | 2014-02-12 | 爱思开海力士有限公司 | 制造半导体器件的方法 |
| CN103578970B (zh) * | 2012-08-08 | 2017-10-20 | 爱思开海力士有限公司 | 制造半导体器件的方法 |
| CN104157556A (zh) * | 2013-05-15 | 2014-11-19 | 中芯国际集成电路制造(上海)有限公司 | 金属硬掩模开口刻蚀方法 |
| CN104157556B (zh) * | 2013-05-15 | 2017-08-25 | 中芯国际集成电路制造(上海)有限公司 | 金属硬掩模开口刻蚀方法 |
| CN109390228A (zh) * | 2017-08-04 | 2019-02-26 | 应用材料公司 | 改进的锗蚀刻系统和方法 |
| CN110875176A (zh) * | 2018-08-31 | 2020-03-10 | 台湾积体电路制造股份有限公司 | 半导体装置的形成方法 |
| CN110875176B (zh) * | 2018-08-31 | 2023-02-21 | 台湾积体电路制造股份有限公司 | 半导体装置的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1299328C (zh) | 2007-02-07 |
| JP2003249484A (ja) | 2003-09-05 |
| US6573177B1 (en) | 2003-06-03 |
| EP1336987A2 (en) | 2003-08-20 |
| TW556308B (en) | 2003-10-01 |
| EP1336987A3 (en) | 2004-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1292470C (zh) | 在低介电常数材料层中形成开口的方法 | |
| CN1090815C (zh) | 形成凹穴和接触窗的方法 | |
| KR101321159B1 (ko) | 에칭 마스크 스택을 이용하는 다중 마스크 프로세스 | |
| US7033948B2 (en) | Method for reducing dimensions between patterns on a photoresist | |
| KR101322112B1 (ko) | 마스크 패턴의 형성 방법 | |
| CN1129957C (zh) | 一种用于生产具有双重波纹结构的半导体器件的方法 | |
| CN101038875A (zh) | 在介电层中蚀刻开口的方法 | |
| CN1299328C (zh) | 缩小图案间隙且确保该间隙的方法 | |
| KR100685903B1 (ko) | 반도체 소자의 제조 방법 | |
| CN1873946A (zh) | 形成显示装置的接触孔的方法及显示装置基板 | |
| US20100018944A1 (en) | Patterning method | |
| CN100339957C (zh) | 在金属层蚀刻后移除光阻的方法 | |
| CN1693948A (zh) | 制造硅上液晶间隙物的方法 | |
| CN1303648C (zh) | 半导体元件的制造方法 | |
| JP2003158072A (ja) | フォトレジストのパターン間の寸法を小さくする方法 | |
| JPH10189594A (ja) | 半導体素子の金属配線形成方法 | |
| CN1210761C (zh) | 形成混合性抗反射层的方法 | |
| KR100382312B1 (ko) | 반도체장치의 도전체 패턴 제조 방법 | |
| CN1238886C (zh) | 介电层回蚀刻方法 | |
| US7622051B1 (en) | Methods for critical dimension control during plasma etching | |
| US7303995B2 (en) | Method for reducing dimensions between patterns on a photoresist | |
| CN1291463C (zh) | 金属导线的蚀刻方法 | |
| CN1448995A (zh) | 在具有金属图案的半导体基底形成堆叠式介电层的方法 | |
| CN1242455C (zh) | 应用于集成电路的图案化的方法 | |
| CN1431680A (zh) | 形成微细尺寸结构的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20070207 |
|
| CX01 | Expiry of patent term |