CN1291463C - 金属导线的蚀刻方法 - Google Patents

金属导线的蚀刻方法 Download PDF

Info

Publication number
CN1291463C
CN1291463C CN 03136362 CN03136362A CN1291463C CN 1291463 C CN1291463 C CN 1291463C CN 03136362 CN03136362 CN 03136362 CN 03136362 A CN03136362 A CN 03136362A CN 1291463 C CN1291463 C CN 1291463C
Authority
CN
China
Prior art keywords
layer
amorphous carbon
plain conductor
metal level
carbon implant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 03136362
Other languages
English (en)
Other versions
CN1553486A (zh
Inventor
聂俊峰
王清帆
郑丰绪
陈振隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN 03136362 priority Critical patent/CN1291463C/zh
Publication of CN1553486A publication Critical patent/CN1553486A/zh
Application granted granted Critical
Publication of CN1291463C publication Critical patent/CN1291463C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭示一种金属导线的蚀刻方法，包括下列步骤：提供一基板，上述基板具有一金属层；于上述金属层上形成一非晶碳植入层(amorphous carbon doped layer)；于上述非晶碳植入层上形成一光阻层；图形化上述光阻层来形成一光阻掩模；蚀刻上述非晶碳植入层中未被上述光阻掩模覆盖的部分而在上述非晶碳植入层形成一硬掩模；剥除上述光阻掩模；以及蚀刻上述金属层未被该硬掩模覆盖的部分，以形成一金属导线。

Description

金属导线的蚀刻方法
技术领域
本发明是有关于一种半导体芯片的后段制程，特别是有关一种以一非晶碳植入层(amorphous carbon doped layer)作为硬掩模来蚀刻金属导线的方法。
背景技术
在半导体芯片的后段(back end of line；BEOL)制程中，在芯片中加上连接各组件与各层所需要的金属系统的制程，称为金属化制程。上述的金属化制程是包含形成一介电质层覆盖一半导体基板、平坦化并图形化上述介电质层以形成沟槽及/或介层窗、以及填充上述沟槽及/或介层窗以形成导线及/或介层窗插塞。然后执行一化学机械研磨(chemicalmechanical polishing)制程将上述半导体基板的表面作平坦化处理。
发展一具有高电子组件与内连线积集度、小尺寸、且功能强大的半导体芯片是目前的当务之急，意味着上述的内连线需要一线宽小于180nm(0.18μm)的金属导线。而在130nm(0.13μm)以下的制程设计准则(design rule)中最关键的因素，是以一微影制程形成上述金属导线的解析能力。在130nm(0.13μm)以下的微影制程所使用的光源是波长为小于或等于248nm的深紫外线雷射，而使用一介电质抗反射层(dielectricanti-reflection coating；DARC)与一厚度较薄的光阻层的组合可以有效地增加微影制程中的小尺寸控制能力，并能够提供所需要的分辨率。然而，传统的金属层例如Al、Ti、与TiN等，与深紫外线微影制程中所使用的光阻材料的蚀刻选择比(etch selectivity)都太小，而不足以单独使用厚度较薄的光阻层来蚀刻金属导线。
于是，在上述金属层上必须沉积一较能耐受蚀刻的物质，除了能够在蚀刻例如反应离子蚀刻(reactive ion etching；RIE)时发挥其功能之外，并且能够在图形化(patterning)时提供较佳的抗反射性。硬掩模材料，因为其在反应离子蚀刻中具有相当低的蚀刻速率，可在上述金属层上沉积较薄的厚度，并因此可以更容易地使用较薄的光阻掩模将其图形化。
发明内容
本发明的主要目的是提供一种金属导线的蚀刻方法，用以在半导体后段制程中，以0.13μm或更小的制程蚀刻一金属导线。
为达成本发明的上述目的，本发明是提供一种金属导线的蚀刻方法，包括下列步骤：提供一基板，上述基板具有一金属层；于上述金属层上形成一非晶碳植入层(amorphous carbon doped layer)；于上述非晶碳植入层上形成一光阻层；图形化上述光阻层来形成一光阻掩模；蚀刻上述非晶碳植入层中未被上述光阻掩模覆盖的部分而在上述非晶碳植入层形成一硬掩模；剥除上述光阻掩模；以及蚀刻上述金属层未被该硬掩模覆盖的部分，以形成一金属导线。
附图说明
图1至图8为一系列的剖面图，是显示本发明较佳实施例中以0.13μm或更小的制程蚀刻一金属导线的步骤。
符号说明：
100-基板
110-金属层
110a-Ti/TiN层
110b-Al层
110c-Ti/TiN层
112-金属导线
120-非晶碳植入层
122-硬掩模
130-光阻层
132-光阻掩模
136-抗反射层
具体实施方式
为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：
如图1至图8所示，为一系列的剖面图，是显示本发明较佳实施例中以0.13μm或更小的制程蚀刻一金属层的步骤。本发明的金属导线的蚀刻方法是包含形成一非晶碳植入层(amorphous carbon doped layer)作为硬掩模来在上述金属层中形成一金属内连线。
首先，在图1中是提供一具有组件区(未绘示于图面)的基板100，基板100更可能包含一未完成的内连线(未绘示于图面)于上述组件区之上。由于上述的组件区与未完成的内连线并非本发明的重要特征，因此并未绘示于图面上来作详细的叙述，以免在描述本发明时失焦。一金属层110例如具有一Ti/TiN层110c层迭于一Al层110b上、而Al层110b层迭于一Ti/TiN层110a上的层迭结构的金属层是沉积于基板100之上；而在制程世代走向0.18μm或更小时，在金属层110的层迭结构中，Ti/TiN层110a的厚度通常为200-1000，Al层110b的厚度通常为3000-8000，Ti/TiN层110c的厚度通常为250-1000，且Al层110b通常更包含约0.5个重量百分比的浓度的Cu。
接下来，如图2所示，以电浆增益化学气相沉积(plasma enhancedchemical vapor deposition；PECVD)法，将一厚度为300-1000的非晶碳植入层120形成于金属层110之上。在上述PECVD法中，是以一C3H6气体作为前驱物(precursor)，以一频率为380KHZ-13.56MHZ的射频电场将上述C3H6气体离子化后；在300℃-400℃的温度下，使已离子化的碳粒子轰击金属层110，以在金属层110上形成非晶碳植入层120。请注意非晶碳植入层120亦可在以下的图形化步骤中作为一抗反射层。
接下来，如图3所示，光阻层130是以例如旋转涂布法等方法形成于非晶碳植入层120上。视需要可在光阻层130的顶层或底层形成一抗反射层136；抗反射层136可与非晶碳植入层120一起在以下的图形化的过程中减少光的反射。而在本发明的较佳实施例中，抗反射层136是位于光阻层130的底层。
接下来，如图4所示，以一波长为小于或等于248nm的光源例如为一深紫外线激光束图形化光阻层130，形成光阻层开口并形成光阻掩模132。其中光阻掩模132是在蚀刻抗反射层136与非晶碳植入层120时作为掩模之用。
接下来，如图5所示，以一含氧电浆蚀刻抗反射层136与非晶碳植入层120，形成硬掩模122，可在后续蚀刻金属层110时作为硬掩模之用。
接下来，如图6所示，将光阻掩模132剥除，以曝露出硬掩模122。
接下来，如图7所示，在10mT-150mT的气压、以100瓦-1500瓦的功率，以反应离子蚀刻(reactive ion etching；RIE)，使用氧气(O2)、氮气(N2)、或含氟气体例如CF4蚀刻金属层110。在蚀刻金属层110时，抗反射层136亦被移除，而硬掩模层122即发挥其作为蚀刻掩模的功能，将一线宽为0.13μm或更小的预定图形转移至金属层110，而形成一具有0.13μm或更小的线宽的金属导线112。
最后，如图8所示，以氧气将硬掩模122灰化(ashing)，以暴露出金属层112。
与公知技术比较，本发明的优点是可以降低在金属导线的线宽以形成一高密度的金属内连线。本发明是可以将上述在金属导线的线宽降低至0.13μm以下，是达成上述本发明的主要目的。

Claims (10)

1.一种金属导线的蚀刻方法，包括下列步骤：
提供一基板，该基板具有一金属层；
于该金属层上形成一非晶碳植入层；
于该非晶碳植入层上形成一光阻层；
图形化该光阻层来形成一光阻掩模；
蚀刻该非晶碳植入层中未被该光阻掩模覆盖的部分而在该非晶碳植入层形成一硬掩模；
剥除该光阻掩模；以及
蚀刻该金属层未被该硬掩模覆盖的部分，以形成一金属导线。
2.根据权利要求1所述的金属导线的蚀刻方法，其中该金属层更包含一第一Ti/TiN层、一Al层、与一第二Ti/TiN层，其中该Al层是于该第一Ti/TiN层上，且该第二Ti/TiN层是于该Al层上。
3.根据权利要求2所述的金属导线的蚀刻方法，其中该Al层还包含0.5个重量百分比的浓度的Cu。
4.根据权利要求2所述的金属导线的蚀刻方法，其中该第一Ti/TiN层的厚度为200-1000、该Al层的厚度为3000-8000、该第二Ti/TiN层的厚度为250-1000。
5.根据权利要求1所述的金属导线的蚀刻方法，其中该非晶碳植入层的厚度为300-1000。
6.根据权利要求1所述的金属导线的蚀刻方法，还包含在形成该非晶碳植入层之后，形成一抗反射层。
7.根据权利要求1所述的金属导线的蚀刻方法，其中该光阻掩模是以一波长为小于或等于248nm的光源来图形化该光阻层而形成。
8.一种金属导线的蚀刻方法，包括下列步骤：
提供一基板，该基板具有一金属层，其中该金属层还包含一第一Ti/TiN层、一Al层、与一第二Ti/TiN层，其中该Al层是于该第一Ti/TiN层上，且该第二Ti/TiN层是于该Al层上；
于该金属层上形成厚度为300-1000的一非晶碳植入层；
于该非晶碳植入层上形成一光阻层；
以一波长为小于或等于248nm的光源图形化该光阻层来形成一光阻掩模；
蚀刻该非晶碳植入层中未被该光阻掩模覆盖的部分而在该非晶碳植入层形成一硬掩模；
剥除该光阻掩模；
蚀刻该金属导线未被该硬掩模覆盖的部分，以形成一金属导线；以及
灰化该硬掩模，以暴露该金属导线。
9.根据权利要求8所述的金属导线的蚀刻方法，其中该第一Ti/TiN层的厚度为200-1000、该Al层的厚度为3000-8000、该第二Ti/TiN层的厚度为250-1000。
10.根据权利要求8所述的金属导线的蚀刻方法，还包含在形成该非晶碳植入层之后，形成一抗反射层。
CN 03136362 2003-06-02 2003-06-02 金属导线的蚀刻方法 Expired - Lifetime CN1291463C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 03136362 CN1291463C (zh) 2003-06-02 2003-06-02 金属导线的蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 03136362 CN1291463C (zh) 2003-06-02 2003-06-02 金属导线的蚀刻方法

Publications (2)

Publication Number Publication Date
CN1553486A CN1553486A (zh) 2004-12-08
CN1291463C true CN1291463C (zh) 2006-12-20

Family

ID=34323315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 03136362 Expired - Lifetime CN1291463C (zh) 2003-06-02 2003-06-02 金属导线的蚀刻方法

Country Status (1)

Country Link
CN (1) CN1291463C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709231A (zh) * 2012-06-11 2012-10-03 上海宏力半导体制造有限公司 一种铝衬垫成膜工艺方法
US20160293837A1 (en) * 2015-04-01 2016-10-06 Shanghai CiYu Information Technologies Co., LTD Multilayer hard mask patterning for fabricating integrated circuits
CN107331770B (zh) * 2016-04-29 2020-12-22 上海磁宇信息科技有限公司 一种四层掩模图案化磁性隧道结的方法

Also Published As

Publication number Publication date
CN1553486A (zh) 2004-12-08

Similar Documents

Publication Publication Date Title
US5429710A (en) Dry etching method
CN100568458C (zh) 使用多个掩模步骤减小临界尺寸的方法
EP1135545B1 (en) Removing oxides or other reducible contaminants from a substrate by plasma treatment
KR101029947B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
CN101779277B (zh) 用于蚀刻设在反射层下方的介电层的方法和设备
US9741563B2 (en) Hybrid stair-step etch
WO2016014168A1 (en) Single platform, multiple cycle spacer deposition and etch
KR20080093392A (ko) 제어된 임계 치수 수축의 에칭 처리
US20030054656A1 (en) Method for manufacturing semiconductor device including two-step ashing process of N2 plasma gas and N2/H2 plasma gas
US9938616B2 (en) Physical vapor deposition of low-stress nitrogen-doped tungsten films
KR101075045B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
US20040166691A1 (en) Method of etching a metal line
CN102054745A (zh) 形成接触孔的方法
JP3682067B2 (ja) アンダーカットなしに導電線をエッチングする方法
CN1291463C (zh) 金属导线的蚀刻方法
CN100426469C (zh) 用于有机硅化物玻璃的一氧化二氮去除光刻胶的方法
KR20010030091A (ko) 반도체 장치의 제조방법
US5770518A (en) Semiconductor device and method of manufacturing without undercutting conductive lines
KR20210004866A (ko) 에칭 처리 방법 및 기판 처리 장치
US5604381A (en) Semiconductor device and method of manufacturing without undercutting conductive lines
US8357434B1 (en) Apparatus for the deposition of a conformal film on a substrate and methods therefor
CN1330395A (zh) 去除光致抗蚀剂后残留物质的清除方法
CN1205665C (zh) 镶嵌结构的制造方法
CN1523646A (zh) 低介电常数介电质层的蚀刻方法
WO2018102088A1 (en) Method for generating vertical profiles in organic layer etches

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: LIANHUA ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: XITONG SCIENCE AND TECHNOLOGY CO LTD

Effective date: 20050408

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20050408

Address after: Hsinchu Science Industrial Park, Taiwan

Applicant after: UNITED MICROELECTRONICS Corp.

Address before: Hsinchu Science Industrial Park, Taiwan

Applicant before: SILICON INTEGRATED SYSTEMS Corp.

C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20061220