KR20210004866A - 에칭 처리 방법 및 기판 처리 장치 - Google Patents

에칭 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20210004866A
KR20210004866A KR1020200081435A KR20200081435A KR20210004866A KR 20210004866 A KR20210004866 A KR 20210004866A KR 1020200081435 A KR1020200081435 A KR 1020200081435A KR 20200081435 A KR20200081435 A KR 20200081435A KR 20210004866 A KR20210004866 A KR 20210004866A
Authority
KR
South Korea
Prior art keywords
gas
layer
silicon
etching
rare
Prior art date
Application number
KR1020200081435A
Other languages
English (en)
Inventor
가쿠 시모다
마사유키 사와타이시
다카노리 에토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020079687A external-priority patent/JP2021013015A/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210004866A publication Critical patent/KR20210004866A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Abstract

본 개시 내용은, 바탕층에 대한 에칭 대상막의 선택비를 향상시키기 위해, 실리콘 함유 절연층과 상기 실리콘 함유 절연층의 하층에 배치된 바탕층과 상기 실리콘 함유 절연층의 상층에 배치된 마스크층을 적어도 포함하는 적층막이 형성된 기판을 처리 용기 내에 준비하는 공정과, 플루오로카본 가스와 희가스를 적어도 포함하는 처리 가스를 공급하는 공정과, 상기 처리 가스가 공급된 처리 용기 내에 플라즈마를 발생시켜 상기 적층막을 에칭하는 공정을 포함하며, 상기 희가스는, Ar 가스보다 이온화 에너지가 크며 이온화된 입자 하나가 갖는 운동량이 이온화된 Ar 가스 입자 하나의 운동량보다 작은 제1 가스를 포함하는 것을 특징으로 하는 에칭 처리 방법을 제공한다.

Description

에칭 처리 방법 및 기판 처리 장치{ETCHING PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATUS}
본 개시 내용은 에칭 처리 방법 및 기판 처리 장치에 관한 것이다.
3D-NAND 플래쉬 메모리와 같은 3차원 적층 반도체 메모리를 제조할 때에는, 플라즈마를 이용하여 적층막에 복수 개의 홀을 형성하는 에칭 공정이 있다. 3D-NAND 디바이스 구조를 형성하는 에칭 공정의 일 예로서, 산화실리콘층에 홀을 에칭 가공할 때에 기판의 실리콘층 및 사이에 위치하는 금속층에 대해 동시에 그리고 고선택적으로 에칭 가공하는 공정이 있다. 이러한 에칭 공정에서는, 산화실리콘층의 사이에 위치하는 금속층을 노출시키는 비교적 얕은 홀이 형성되며, 또한 금속층의 아랫쪽에 있는 실리콘층을 노출시키는 깊은 홀이 형성된다. 이 때, 바탕 금속막에 대한 산화실리콘층의 선택비가 높은 프로세스를 실행할 필요가 있다. 또한, 3D-NAND 디바이스 구조 이외에도, 바탕층에 대한 에칭 대상막의 선택비를 높게 하여 바탕층의 손실이 적은 프로세스가 요구된다.
높은 선택비를 확보하기 위해서는, 데포(depot)성이 좋은 프로세스 조건을 사용하여 텅스텐층 상에 보호막을 형성하는 것이 하나의 방법이다. 예를 들어, 특허문헌 1은, 산화층을 에칭할 때에 에칭 정지층 표면에 보호막을 형성할 수 있으며, 홀 개구의 폐색을 억제할 수 있는 플라즈마 처리 방법을 제안한다.
특허문헌 2는, 금속층 선택비 및 마스크 선택비의 양립을 실현하기 위해, 플루오로카본 가스 또는 하이드로플루오로카본 가스와, 산소, 질소, CO를 적어도 포함하는 처리 가스를 공급하고, 처리 가스가 공급된 처리 용기 내에 플라즈마를 발생시켜 적층막을 에칭하는 방법을 제안한다.
일본국 공개특허공보 특개2014-090022호 일본국 공개특허공보 특개2019-036612호
본 개시 내용은, 바탕층에 대한 에칭 대상막의 선택비를 향상시킬 수 있는 에칭 처리 방법을 제공한다.
본 개시 내용의 일 양태에 의하면, 실리콘 함유 절연층과 상기 실리콘 함유 절연층의 하층에 배치된 바탕층과 상기 실리콘 함유 절연층의 상층에 배치된 마스크층을 적어도 포함하는 적층막이 형성된 기판을 처리 용기 내에 준비하는 공정과, 플루오로카본 가스와 희가스(noble gas)를 적어도 포함하는 처리 가스를 공급하는 공정과, 상기 처리 가스가 공급된 처리 용기 내에 플라즈마를 발생시켜 상기 적층막을 에칭하는 공정을 포함하며, 상기 희가스는, Ar 가스보다 이온화 에너지가 크며 이온화된 입자 하나가 갖는 운동량이 이온화된 Ar 가스 입자 하나의 운동량보다 적은 제1 가스를 포함하는 것을 특징으로 하는 에칭 처리 방법이 제공된다.
일 측면에 의하면, 바탕층에 대한 에칭 대상막의 선택비를 향상시킬 수 있다.
도 1은 3D-NAND 플래쉬 메모리의 적층막을 나타내는 도면이다.
도 2는 일 실시형태에 따른 기판 처리 장치의 구성의 일 예를 나타내는 도면이다.
도 3은 일 실시형태에 따른 에칭 처리 방법에 있어 가스 종류의 선택 및 효과를 나타내는 도면이다.
도 4는 각종 희가스와 플라즈마 전자 밀도 및 플라즈마 전자 온도와의 관계를 나타내는 도면이다.
도 5는 플라즈마 전자 온도와 가스 해리도의 관계를 나타내는 도면이다.
도 6은 해리도와 홀 각 면에서의 퇴적율의 관계를 나타내는 도면이다.
도 7은 플라즈마 전자 온도와 가스 해리의 관계를 나타내는 도면이다.
도 8a 및 도 8b는 일 실시형태에 따른 흡착 계수 및 퇴적되는 폴리머의 일 예를 나타내는 도면이다.
도 9는 일 실시형태에 따른 에칭 처리 방법에서 사용하는 희가스의 종류와 텅스텐층 손실의 관계를 나타내는 도면이다.
도 10은 일 실시형태에 따른 Ar/He 비율과 CF2 발광 강도의 관계를 나타내는 도면이다.
도 11은 가스 종류마다 압력과 스퍼터링 일드의 관계를 나타내는 도면이다.
도 12는 이온이 갖는 운동량을 설명하기 위한 도면이다.
도 13은 일 실시형태에 따른 에칭 처리 방법을 나타내는 플로우 챠트이다.
도 14는 일 실시형태에 따른 에칭 처리 방법을 설명하기 위한 도면이다.
이하에서는, 도면을 참조하여 본 개시 내용을 실시하기 위한 형태에 대해 설명한다. 각 도면에 있어, 동일한 구성 부분에는 동일한 부호를 붙이며 중복되는 설명을 생략하는 경우가 있다.
예를 들어, 3D-NAND 플래쉬 메모리의 일 공정인 MLC Multi-Level Contact(이하, "MLC"라고도 함)는, 도 1에 나타내는 바와 같이, 전극으로 기능하는 텅스텐(W)층(130)이 서로 다른 깊이로 단(段)을 이루어 형성되며, 텅스텐(W)층(130) 상에 있는 산화실리콘(SiO2)층(140)을 에칭한다. 이러한 예에서는, 텅스텐층(130)과 산화실리콘층(140)이 적층 구조로 이루어져 적층막을 형성한다. 텅스텐층(130)은, 예를 들어, 60~200층의 다수층 구조일 수 있다.
이 때, 실리콘(Si)층(110) 및 질화실리콘(SiN)층(120)의 윗쪽에서 서로 다른 깊이에 위치하는 텅스텐층(130) 각각의 깊이까지 일괄하여 산화실리콘층(140)을 에칭한다. 디바이스 구조의 세대가 높아질수록, 적층수는 더 증가하며, 그에 따라 애스펙트비(Aspect Ratio: AR)도 매우 커지고, Depth Loading도 보다 현저해져서 에칭 시간의 대폭적 증가가 예상된다.
그러므로, 장시간의 에칭 시간에 있어 텅스텐층(130)에 대한 산화실리콘층(140)의 선택비를 높게 할 필요가 있다. 특히, 복수 개의 텅스텐층(130) 중 얕은 곳에 위치하는 텅스텐층(130)에서는, 텅스텐이 노출된 후의 오버에칭(over-etching) 시간이 길어진다. 따라서, 텅스텐층(130)에 대한 산화실리콘층(140)의 높은 선택비가 요구된다. 또한, MLC 이외의 구조에서도, 바탕층에 대해 에칭 대상막이 높은 선택비를 가져서 바탕층의 손실이 적은 프로세스가 바람직하다.
이에 본 실시형태에 따른 에칭 처리 방법에서는, 플루오로카본 가스와 희가스를 적어도 포함하는 처리 가스를 공급한다. 이 때, 희가스는 Ar 가스보다 이온화 에너지가 크며 이온화된 입자 하나가 갖는 운동량이 이온화된 Ar 가스 입자 하나의 운동량보다 적은 제1 가스를 포함한다. 그리고, 제1 가스가 공급된 처리 용기 내에 플라즈마를 발생시켜 적층막을 에칭한다.
산화실리콘층(140)을 에칭하여 텅스텐층(130)이 노출된 직후부터 텅스텐층(130) 상에 보호막이 형성되기까지, 텅스텐층(130)은 희가스 이온에 의해 스퍼터링된다. 그런데, 본 에칭 처리 방법에 사용되는 희가스에 포함되는 제1 가스는, Ar 가스보다 이온화 에너지가 크며 이온화된 입자 하나가 갖는 운동량이 이온화된 Ar 가스 입자 하나의 운동량보다 적은 가스이다. 따라서, 스퍼터링 일드(sputtering yield)가 낮으며 그만큼 텅스텐층(130)의 손실을 적게 할 수 있다. 또한, 해리성(解離性)이 높아 흡착 계수가 낮은 전구체가 생성되며, 노출된 텅스텐층(130) 상에 보호막이 형성되므로, 텅스텐층(130)의 손실을 더욱 적게 할 수 있다.
이하에서는, 에칭 대상막인 산화실리콘층(140)의 에칭율(에칭 속도)를 유지하면서 바탕층인 텅스텐층(130)과의 선택비를 향상시키는, 본 실시형태에 따른 에칭 처리 방법 및 기판 처리 장치에 대해 설명한다.
한편, 이하의 일 실시형태의 설명에서는, 에칭 처리 방법에 사용되는 희가스에 포함되는 제1 가스로서, He 가스를 예로 들어 설명하지만, 이에 한정되는 것은 아니다. 제1 가스는, Ar 가스보다 이온화 에너지가 크며 이온화된 입자 하나가 갖는 운동량이 이온화된 Ar 가스 입자 하나가 갖는 운동량보다 작은 가스일 수 있다.
또한, 에칭 대상막으로는, 산화실리콘층(140)을 예로 들지만, 에칭 대상막이 이에 한정되지는 않으며, 실리콘 함유 절연층이면 된다. 실리콘 함유 절연층의 다른 예로는, 질화실리콘층, 산화실리콘층과 질화실리콘층의 적층 구조, 유기 함유 산화실리콘 등과 같은 Low-K막층을 들 수 있다.
또한, 에칭 대상막에 대한 바탕층으로는, 텅스텐층(130)을 예로 들지만, 바탕층이 이에 한정되지는 않으며, 도전층이면 된다. 도전층의 다른 예로는 금속층 또는 실리콘층일 수 있다. 금속층으로는, 텅스턴 이외에도, 티탄(Ti), 알루미늄(Al), 구리(Cu) 등을 들 수 있다. 한편, 실리콘층의 일 예로는, 다결정 실리콘(poly-Si), 비결정 실리콘 등으로 이루어지며 도전성을 갖는 실리콘 함유층을 들 수 있다.
또한, MLC 이외의 구조에 대한 프로세스에 있어서, 바탕층에 대해 에칭 대상막이 높은 선택비를 가져서 바탕층의 손실이 적을 것이 요구되는 경우가 있다. 이 경우의 구조에서는, 에칭 대상막에 대한 바탕층이 금속층 또는 실리콘층과 같은 도전층에 한정되지는 않는다. 예를 들어, Self-Aligned Contact(SAC) 구조와 같이, 에칭 대상막이 산화실리콘층, Low-K막층 중 적어도 어느 하나이며, 바탕층이 탄화실리콘층, 탄질화실리콘층 중 적어도 어느 하나인 경우에도, 마찬가지로 바탕층의 손실이 적을 것이 요구된다.
[기판 처리 장치의 구성]
우선, 본 실시형태에 따른 에칭 처리 방법을 실행하는 기판 처리 장치의 구성의 일 예에 대해, 도 2를 참조하여 설명한다. 도 2는 일 실시형태에 따른 기판 처리 장치의 구성의 일 예를 나타내는 도면이다. 여기에서는, 기판 처리 장치(1)의 일 예로서, 용량 결합형 플라즈마 에칭 장치를 예로 들었다.
기판 처리 장치(1)는, 예를 들어, 알루미늄 등의 도전성 재료로 이루어지는 처리 용기(2)와, 처리 용기(2) 내부로 가스를 공급하는 가스 공급원(11)을 포함한다. 처리 용기(2)는 전기적으로 접지되어 있다. 처리 용기(2) 내부에, 하부 전극(21)과, 이에 대향하여 평행하게 배치된 상부 전극(22)을 가진다. 하부 전극(21)은 기판(W)을 거치하는 거치대로서 기능한다.
하부 전극(21)에는, 제1 정합기(33)를 통해 제1 고주파 전원(32)이 접속되며, 제2 정합기(35)를 통해 제2 고주파 전원(34)이 접속된다. 제1 고주파 전원(32)은, 예를 들어, 주파수 27MHz~100MHz의 제1 고주파 전력(플라즈마 생성용 고주파 전력(HF))을 하부 전극(21)에 인가한다. 제2 고주파 전원(34)은, 제1 고주파 전원(32)의 주파수보다 낮은, 예를 들어, 400kHz~13MHz의 제2 고주파 전력(이온 끌어당김용 고주파 전력(LF))을 하부 전극(21)에 인가한다.
한편, 제1 고주파 전원(32)은, 제1 정합기(33)를 통해 상부 전극(22)에 접속될 수도 있다. 또한, 제1 고주파 전원(32)과 제2 고주파 전원(34)은, 제1 고주파 전력의 출력값과 제2 고주파 전력의 출력값을, 동기화 또는 비동기화로써 간헐적으로(펄스적으로) 미출력(0W)과 최대값 사이에서 가변시키면서 인가할 수도 있다.
제1 정합기(33)는 제1 고주파 전원(32)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시킨다. 제2 정합기(35)는 제2 고주파 전원(34)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시킨다. 이로써, 처리 용기(2) 내부에 플라즈마가 생성되어 있을 때에는, 제1 고주파 전원(32) 및 제2 고주파 전원(34) 각각에 대해, 내부 임피던스와 부하 임피던스가 겉으로 보아 일치하도록 기능한다.
상부 전극(22)은, 그 둘레 가장자리부를 피복하는 절연물인 실드 링(41)을 통해, 처리 용기(2)의 천정부에 설치되어 있다. 상부 전극(22)에는, 가스 공급원(11)으로부터 도입된 가스가 도입되는 가스 도입구(45)와, 도입된 가스가 확산되는 확산실(50)이 구비되어 있다. 가스 공급원(11)으로부터 출력된 가스는, 가스 도입구(45)를 통해 확산실(50)로 공급되어, 가스 유로(55)를 거쳐 홀(28)에서 처리 공간(U)으로 공급된다. 이와 같이 하여 상부 전극(22)은 가스 샤워 헤드로도 기능한다.
한편, 상부 전극(22)에는 직류(DC) 전원(미도시)이 접속될 수도 있다. 직류(DC) 전원은 직류(DC) 전압을 상부 전극(22)에 인가한다. 또한, 직류 전원은, 제1 고주파 전원(32)과 동기화 또는 비동기됨으로써, 직류 전압의 출력값을 간헐적으로(펄스적으로) 미출력(0W)에서 최대값 사이에서 가변시키면서 인가할 수도 있다.
처리 용기(2)의 저면에는 배기구(60)가 형성되어 있으며, 배기구(60)에 접속된 배기 장치(65)에 의해 처리 용기(2)의 내부가 배기된다. 이로써, 처리 용기(2)의 내부를 소정의 진공도로 유지할 수 있다. 처리 용기(2)의 측벽에는 게이트 밸브(G)가 구비되어 있다. 게이트 밸브(G)는, 처리 용기(2)로부터 기판(W)을 반입 및 반출할 때에 반출·반입구를 개폐한다.
기판 처리 장치(1)에는, 장치 전체의 동작을 제어하는 제어부(70)가 구비되어 있다. 제어부(70)는 CPU(71), ROM(72), RAM(73)을 구비한다. ROM(72)에는 제어부(70)에 의해 실행되는 기본 프로그램 등이 기억되어 있다. RAM(73)에는 레시피가 저장되어 있다. 레시피에는 프로세스 조건(에칭 조건)에 대한 기판 처리 장치(1)의 제어 정보가 설정되어 있다. 제어 정보에는, 프로세스 시간, 압력(가스의 배기), 고주파 전력과 전압, 각종 가스의 유량, 챔버 내 온도(예를 들어, 기판의 설정 온도) 등이 포함된다. 한편, 레시피는 하드 디스크, 반도체 메모리 등에 기억되어 있을 수도 있다. 또한, 레시피는, CD-ROM, DVD 등과 같이 운반 가능하며 컴퓨터에 의해 읽어들일 수 있는 기억 매체에 수용된 상태에서, 기억 영역의 소정 위치에 세팅되도록 할 수도 있다.
CPU(71)는, ROM(72)에 저장된 기본 프로그램에 따라 기판 처리 장치(1) 전체를 제어한다. CPU(71)는, RAM(73)에 저장된 레시피의 방법에 따라 소정 종류의 가스를 공급하도록 제어하여, 기판(W)에 대해 에칭 처리 방법 등의 원하는 처리를 제어한다.
[처리 가스의 적정화]
이어서, 기판 처리 장치(1)를 이용하여 실시하는 에칭 처리 방법에 있어, 산화실리콘층(140)의 에칭율 유지와 바탕층인 텅스텐층(130)과의 선택비 향상의 양립을 도모할 수 있는 처리 가스의 적정화에 대해 설명한다. 본 실시형태에서는, 실리콘층(110), 텅스텐층(130), 산화실리콘층(140), 마스크층(100)의 순서로 적층된 적층막이 형성된 기판(W)을 처리한다(도 8a 및 도 8b 참조).
본 실시형태에 따른 에칭 처리 방법에서는, 처리 가스에 플루오로카본 가스와 희가스를 적어도 포함한다. 그리고, 당해 처리 가스를 공급하는 공정과, 처리 가스가 공급된 처리 공간(U)에 플라즈마를 발생시켜 적층막을 에칭하는 공정을 갖는다.
사용되는 플루오로카본 가스는 C4F6 가스, C4F8 가스, C3F8 가스, C6F6 가스, C5F8 가스 중 적어도 하나일 수 있다.
He 가스의 이온화 에너지는 2372.3kJ/mol로서 Ar 가스의 이온화 에너지 1520.6kJ/mol보다 크다. 이에, 사용되는 희가스는, Ar 가스보다 이온화 에너지가 크며 이온화된 입자 하나가 갖는 운동량이 이온화된 Ar 가스 입자 하나가 갖는 운동량보다 작은 제1 가스의 예로서, He 가스를 예로 들어 설명한다. 다만, 제1 가스가 이에 한정되지는 않으며, 예를 들어, 이온화 에너지가 2080.7kJ/mol인 Ne(네온) 가스, He 가스와 Ne 가스의 혼합 가스 등을 사용할 수도 있다. 또한, 제1 가스는, Ar 가스와, He 가스 및 Ne 가스 중 적어도 어느 하나의 혼합 가스일 수도 있다. 한편, 제1 가스의 "이온화된 입자 하나가 갖는 운동량이 이온화된 Ar 가스 입자 하나가 갖는 운동량보다 작다 "는 특징점에 대해서는, 후술한다.
처리 가스에는, 상기 플루오로카본 가스 및 희가스 외에도, O2 가스, CO 가스, N2 가스, H2 가스가 포함될 수도 있다. 또한, Cl2, HBr, CF4, CHF3, NF3 등과 같이 할로겐 함유 가스가 포함될 수도 있다.
[에칭 처리 방법에서의 가스 종류 선택 및 효과]
이어서, 본 실시형태에 따른 에칭 처리 방법에 있어 가스 종류의 선택 및 효과에 대해, 도 3을 참조하여 설명한다. 도 3은 일 실시형태에 따른 에칭 처리 방법에 있어 가스 종류의 선택 및 효과를 나타내는 도면이다.
본 실시형태에 따른 에칭 처리 방법에서는, 사용되는 플루오로카본 가스를 C4F6 가스로 하고, 사용되는 희가스를 He 가스로 하였다. 비교예에서는, 사용되는 플루오로카본 가스를 C4F6 가스로 하고, 사용되는 희가스를 Ar 가스로 하였다. 즉, 본 실시형태에 따른 에칭 처리 방법에서는, 희가스를, 비교예에서 사용하는 Ar 가스로부터 Ar 가스보다 가벼운 He 가스로 변경하였다. Ar 가스는 무거운 희가스(heavy noble gas)의 일 예이며, He 가스는 Ar 가스보다 가벼운 가벼운 희가스(light noble gas)의 일 예이다.
도 4는 각종 희가스와 플라즈마 전자 밀도 및 플라즈마 전자 온도와의 관계를 나타내는 도면이다. 도 4의 횡축은, 2.45GHz의 마이크로파 전력이 도입되는 마이크로 방사창(放射窓)으로부터의 거리를 나타내며, 오른쪽 종축은 플라즈마 전자 밀도(Ne)를 나타내며, 왼쪽 종축은 플라즈마 전자 온도(Te)를 나타낸다. 도 4의 그래프는, 가스 종류를 Ar 가스에서 He 가스로 변경하면, 플라즈마 전자 밀도가 낮아지고 플라즈마 전자 온도(Te)가 상승함을 나타내고 있다. 그 이유에 대해 설명한다.
He 가스의 이온화 에너지는 2372.3kJ/mol로서 Ar 가스의 이온화 에너지 1520.6kJ/mol보다 크다. 이온화 에너지는 원자 또는 분자로부터 전자를 떼어내어 이온화시킬 때에 필요한 에너지인 것이므로, He 가스에서는, Ar 가스보다 전자 궤도의 최외각으로부터 전자를 끌어내는 에너지가 크다. 즉, He 가스는 Ar 가스보다 전리(電離)되기 어려우므로, He 가스의 경우에는 Ar 가스보다 플라즈마 전자 밀도가 낮게 된다. 플라즈마 전자 밀도가 낮으면, 플라즈마 중의 입자 하나당 부여되는 온도는 높아진다. 그 결과, 도 4에 나타내는 바와 같이, 희가스의 가스 종류를 무거운 희가스의 일 예인 Ar 가스에서 가벼운 희가스의 일 예인 He 가스로 변경하면, 플라즈마 전자 밀도는 낮아지며 플라즈마 전자 온도는 상승한다.
플라즈마 전자 온도가 상승하면, 하나의 전자가 갖는 에너지가 커지므로, 전자와 가스가 충돌했을 때에 가스가 잘 해리되며, 또한 많이 해리된 라디칼과 나아가 전리된 이온 등과 같은 전구체가 생성되기 쉽다. 생성된 전구체는 폴리머의 퇴적에 기여한다. 라디칼성 전구체는 플라즈마로부터 기판(W)에 대해 등방(等方)적으로 작용하며, 이온성 전구체는 이방(異方)적으로 작용한다. 또한, 에칭 대상막 상에 퇴적된 전구체는, 고주파 전력(LF)에 의해 기판(W)으로 끌어당겨진 희가스 이온과의 상호 작용에 의해, 에칭 대상막의 에칭을 촉진하는 에천트(etchant)로서 기여한다. 도 5의 횡축에는 플라즈마 전자 온도를 나타내어, C4F6 가스 해리도와의 관계를 나타낸다. 플라즈마 전자 온도가 낮으면, C4F6 가스의 해리가 촉진되기 어려워서, 해리가 적게 된 전구체(C3F4 라디칼, C3F4 + 이온 등) 가 많고, 많이 해리된 전구체(CF2 라디칼, CF2 + 이온 등)는 적다. 플라즈마 전자 온도가 높으면, C4F6 가스의 해리가 진행되어, 많이 해리된 CF 라디칼이 늘어나고, 적게 해리된 전구체는 감소한다. 따라서, 무거운 희가스에서 가벼운 희가스로 변경하면, 플라즈마 내에 많이 해리된 전구체가 감소하고 적게 해리된 전구체는 늘어난다. 즉, 무거운 희가스에서 가벼운 희가스로 변경하면, C3F4 등과 같이 흡착 계수(흡착력)가 큰 전구체가 감소하고, CF2 등과 같이 흡착 계수가 작은 전구체는 증가한다. 다만, 도 6 및 도 7에 나타내는 바와 같이, 처리 공간(U)에 생성되는 플라즈마 생성 영역(P)에는, 많이 해리된 전구체와 적게 해리된 전구체 양쪽이 존재하며, 많이 해리된 전구체와 적게 해리된 전구체의 비율이 변한다. 에칭에 사용하는 희가스를 Ar 가스에서 He 가스로 변경함으로써, 많이 해리되어 흡착 계수가 작은 전구체를, 적게 해리되어 흡착 계수가 큰 전구체보다 상대적으로 많게 할 수 있다. 플라즈마 생성 영역(P)에 생성된 전구체는 시스 영역(S)을 통해 기판(W)에 공급된다.
한편, 적게 해리된 경우와 많이 해리된 경우의 중간 단계인 C2F2 라디칼, C2F+ 이온 등과 같은 전구체는, 적게 해리된 전구체와 많이 해리된 전구체 사이의 특성을 가진다. 또한, 도 5에서는 C4F6 가스의 해리 패턴을 나타내었으나, C4F6 가스 이외에 플루오로카본 가스로서 사용되는 C4F8 가스, C3F8 가스, C6F6 가스, C5F8 가스에서도 플라즈마 전자 온도에 따라 해리가 촉진된다. 사용되는 가스의 종류에 따라서는, CF3 라디칼, CF3+ 이온 등과 같은 전구체가 생성된다.
이와 같이, 적게 해리된 전구체는 흡착 계수가 커서, 도 7의 시스 영역(S)에 있어 C3F4의 거동인 왼쪽에서 오른쪽으로의 화살표 "→"로 나타내는 바와 같이, 마스크층(100)의 상면이나 홀 개구의 상부(측면)에 부착되기 쉽다. 따라서, 적게 해리된 전구체는, 마스크층(100)의 상면이나 측면에서 소비되므로, 폴리머(105)를 형성하여 산화실리콘층(140)에 형성된 홀(H)의 저면이나 측면에까지 도달하기가 어렵다. 한편, 마스크층(100)은, 도 8a 및 도 8b에 나타내는 바와 같이, 산화실리콘층(140) 상에 존재하는데, 유기막일 수도 있으며 다른 재질일 수도 있다.
이에 대해, 많이 해리된 전구체는 흡착 계수가 작아서, 도 7의 시스 영역(S)에 있어 CF2의 거동인 오른쪽에서 왼쪽으로의 화살표 "←"로 나타내는 바와 같이, 마스크층(100)의 상면이나 측면에 부착되기 어렵다. 따라서, 많이 해리된 전구체는, 마스크층(100)의 상면이나 측면에서 소비되지 않고, 홀(H) 안의 아랫쪽을 향하는 화살표(→)로 나타내는 바와 같이, 산화실리콘층(140)에 형성된 홀(H)의 측면이나 저면에까지 도달하기가 쉽다. 그러므로, 많이 해리된 전구체가, 적게 해리된 전구체에 비해, 산화실리콘층(140)에 형성된 홀의 측면이나 저면에 폴리머(105)를 형성하기가 쉽다.
이상으로부터, 많이 해리되어 흡착 계수가 작은 전구체는, 마스크층(100)의 상면이나 측면에 부착되기 어려우며, 홀(H)의 측면이나 저면에는 부착되기 쉽다. 따라서, 도 3에 나타내는 바와 같이, 적게 해리되어 흡착 계수가 큰 전구체를 줄이고 많이 해리되어 흡착 계수가 작은 전구체를 늘림으로써, 홀이 잘 폐색되지 않게 되므로, 홀 바닥에 노출된 텅스텐층(130)으로 전구체를 많이 공급할 수가 있다. 이를 위해서는, C4F6 가스의 해리를 촉진하여, C2F4, C2F3 등과 같이 적게 해리된 라디칼을 줄이고, CF2, CF 등과 같이 많이 해리된 라디칼을 늘리도록, 프로세스 조건을 최적화하는 것이 중요하다.
이러한 이유에서 본 실시형태에 따른 에칭 처리 방법에서는, Ar 가스보다 질량이 작은 He 가스를 희가스에 사용한다. 이로써, 흡착 계수가 큰 전구체를 줄이고 흡착 계수가 작은 전구체를 늘릴 수 있다.
도 8a 및 도 8b의 적층막을 이용하여 더 설명하면, 예를 들어, C2F4, C3F4 등과 같이 적게 해리된 전구체가 많아지면, 도 8a에 나타내는 바와 같이, 마스크층(100)의 상면이나 개구(측면)에 폴리머(105)가 퇴적하여 폐색되기 쉽다("A" 참조). 또한, 마스크층(100)의 상면이나 측면에서 전구체가 소비되는 것이므로, 홀(H) 바닥의 텅스텐층(130) 상이나 홀(H)의 깊은쪽 측면에 도달하는 전구체가 적어서 텅스텐층(130) 상에 폴리머(105)가 퇴적되기 어렵다("B" 참조).
플라즈마 전자 온도가 높을수록, C4F6 가스의 해리가 진행되어, 흡착 계수가 큰 전구체는 감소하고 흡착 계수가 작은 전구체는 증가한다. 그 결과, 도 8b에 나타내는 바와 같이, 마스크층(100)의 상면이나 개구에 폴리머(105)가 잘 퇴적되기 않아 폐색되기 어렵게 된다("A`" 참조), 또한, 마스크층(100)의 상면이나 측면에서 소비되는 전구체가 적어지므로, 홀(H) 바닥의 텅스텐층(130) 상이나 홀(H)의 깊은쪽 측면에 도달하는 전구체가 많아져 폴리머(105)가 텅스텐층(130) 상에 많이 퇴적하게 된다("B`" 참조).
이상의 결과, 희가스에 Ar 가스를 사용하는 비교예에 비해, 희가스에 He 가스를 사용하는 본 실시형태에 따른 에칭 처리 방법에서는, 에칭된 홀(H)의 개구 상부가 폐색되는 것을 억제하여, 홀(H) 바닥에까지 CF계 라디칼이 들어오기 쉽다. 그 결과, 에천트를 충분히 공급함으로써 산화실리콘층(140)의 에칭율을 유지할 수가 있다. 또한, 산화실리콘층(140)의 바탕층인 텅스텐층(130) 상에 보호막으로서 폴리머(105)를 형성함으로써, 텅스텐층(130)에 대한 산화실리콘층(140)의 선택비 향상을 도모할 수 있다.
그 결과, 바탕층의 손실 억제(바탕층의 손상 저감)를 도모할 수 있다. 또한, 홀(H)의 개구 상부의 폐색을 억제함으로써, 산화실리콘층(140)의 에칭 형상이 보잉(bowing) 형상으로 되는 일 없이 보다 수직으로 할 수 있다. 또한, 폐색을 억제하여 홀(H) 입구의 개구 칫수를 확보함으로써, 홀(H) 입구로 들어오는 전구체의 양, 희가스의 이온량이 증가하고, 그 결과, 홀(H) 바닥에까지 도달하는 전구체, 희가스의 이온이 증가하므로, 에칭 대상막의 에칭을 촉진함으로써 스루풋(throughput)의 향상으로도 이어지며, 또한 보호막으로서 폴리머(105)가 보다 효과적으로 형성된다.
[실험 결과]
도 9는 일 실시형태 및 비교예에 따른 에칭 처리 방법에서 사용하는 희가스의 종류와 텅스텐층(130) 손실의 관계를 나타내는 실험 결과이다. 일 실시형태 및 비교예에 따른 에칭 처리 방법에서는, 고주파 전력, 처리 용기 내 압력, 희가스 이외의 처리 가스가 동일한 프로세스 조건에서 실험을 실시하였다. 선 E는 비교예에 따른 에칭 처리 방법에서 희가스에 Ar 가스를 사용했을 때의 텅스텐층(130) 손실을 나타내고, 선 F는 본 실시형태에 따른 에칭 처리 방법에서 희가스에 He 가스를 사용했을 때의 텅스텐층(130) 손실을 나타낸다. 도 9에서 횡축은 오버 에치 타겟(%, over etch target)을 나타내며, 종축은 정규화된 텅스텐층(130)의 손실량을 나타낸다. 오버 에치 타겟은, 산화실리콘층(140)의 에칭을 개시하고서 텅스텐층(130)이 노출될 때까지의 에칭 시간을 100%라고 했을 때에, 텅스텐층(130)이 노출된 후의 에칭 시간을 퍼센트로 나타낸 것이다. 예를 들어, 횡축의 100%는, 텅스텐층(130)이 노출된 후에 실시한 에칭 시간이, 산화실리콘층(140)을 텅스텐층(130)이 노출될 때까지 에칭했을 때의 에칭 시간과 같음을 나타낸다.
한편, 산화실리콘층(140)을 에칭하여 텅스텐층(130)이 노출된 직후부터 텅스텐층(130) 상에 보호막이 형성될 때까지, 텅스텐층(130)은 희가스 이온에 의해 스퍼터링된다. 그러나, 보호막이 형성될 때까지는 순간적이면서 또한 과도적으로 증가하므로, 그 동안 텅스텐층(130)의 스퍼터링 일드를 정확하게 계측하는 것은 용이하지가 않다. 이에, 도 9의 선 E 및 선 F의 y절편이, 스퍼터링에 의한 텅스텐층(130)의 손실량으로서, 스퍼터링 일드에 비례하는 것으로 생각한다.
희가스에 Ar 가스를 사용한 경우 텅스텐층(130)이 노출됐을 때의 손실량을 1이라 한다. 희가스에 Ar 가스를 사용하면, 오버 에치 타겟의 퍼센트가 높을수록 손실량이 커진다. 예를 들어, 오버 에치 타겟이 100%일 때에 텅스텐층(130)의 손실량은 약 40% 증가하였다.
이에 대해 희가스에 He 가스를 사용한 경우 텅스텐층(130)의 스퍼터링에 의한 손실량은, 비교예에서 Ar 가스를 사용한 경우에 비해 적어서 스퍼터링에 의한 손실량이 26% 개선되었다. 또한, 오버 에치 타겟이 100%일 때에 텅스텐층(130)의 손실량은 약간 늘어나는 정도이어서, 비교예에서 Ar 가스를 사용한 경우에 비해 손실율이 82% 개선되었다. 이 때, 손실율이란, 도 9에서 선 E 및 선 F의 경사를 나타낸다.
또한, 실험 결과에 의하면, 오버 에칭 타겟이 100%인 경우로 비교한 경우, 본 실시형태에 따른 에칭 처리 방법에서는, 처리 가스 중 희가스를 Ar 가스로부터 He 가스로 변경함으로써, 비교예에 비해 텅스텐층(130) 상의 폴리머 두께를 57% 많이 퇴적시킬 수 있었다.
또한, 오버 에치 타겟이 100%인 처리를 한 후, 텅스텐층(130)의 손실량은 비교예에 비해 34% 저감되었다. 한편으로, 산화실리콘층(140)의 에칭율은 비교예에 비해 7% 저하됨에 그쳤다. 이에, 텅스텐층(130)에 대한 산화실리콘층(140)의 선택비가 비교예에 비해 50% 개선되었다. 한편, 유기막 마스크층(100)의 에칭율은 비교예에 비해 16% 증가하였다.
이상의 실험 결과로부터, 희가스에 He 가스를 사용하는 본 실시형태에 따른 에칭 처리 방법에서는, 산화실리콘층(140)의 에칭 속도 유지를 도모하면서도 텅스텐층(130)에 대한 산화실리콘층(140)의 선택비를 향상시킬 수 있음을 알 수 있다.
이어서, 일 실시형태에 따른, Ar/He 가스 비율에 대한, 플라즈마 중 존재하는 CF2 라디칼의 발광 강도의 실험 결과에 대해, 도 10을 참조하여 설명한다. 도 10은 일 실시형태에 따른 Ar/He 가스 비율과 CF2 라디칼을 나타내는 파장의 발광 광도 간 관계를 나타내는 도면이다.
도 10의 횡축은, 좌측에서부터 순서대로, 에칭 처리 방법에 사용하는 희가스에 Ar 가스만 사용한 경우, Ar 가스와 He 가스의 비율을 약 2:1로 한 경우, Ar 가스와 He 가스의 비율을 약 1:2로 한 경우, He 가스만 사용한 경우를 나타낸다. 어느 경우이든 희가스의 총 유량은 동일하도록 제어하였다. 이 조건에서 플라즈마 중의 CF2 라디칼을 나타내는 파장의 발광 강도를 측정하였다.
측정 결과, 도 10의 종축에 나타내는, CF2 라디칼을 나타내는 파장의 발광 강도는, Ar 가스에 대한 He 가스의 비율을 늘릴수록 커졌다. 이상으로부터, 본 실시형태에 따른 에칭 처리 방법에 사용하는 희가스는, 플루오로카본 가스와 같은 반응 가스의 고해리화(高解離化)를 촉진하기 위해서는, He를 사용하는 것이 바람직함을 알 수 있다. 또한, He 가스의 단일 가스가 아니더라도, Ar 가스의 단일 가스만 아니라면 되며, Ar 가스에 대한 He 가스의 비율을 제어함으로써 C4F6 가스의 해리도를 제어하여 흡착 계수가 큰 전구체와 흡착 계수가 작은 전구체의 비율을 제어할 수 있음을 알 수 있다. 이로써, 홀의 상면이나 측면(개구)에 퇴적되는 전구체의 양과, 홀의 바닥이나 측면에 퇴적되는 전구체의 양 또는 그 비율을 제어할 수 있다.
예를 들어, 도 1에 나타내는 적층막을 에칭하는 경우, Ar 가스와 He 가스의 비율을 이하와 같이 제어할 수도 있다. 다만, 이러한 에칭 처리 방법은, Ar 가스와 He 가스를 제어하는 일 예이며, 이에 한정되지는 않는다. 도 1에 나타내는 바와 같이, 텅스텐층(130)이 서로 다른 깊이에 단을 이루어 위치하는 경우, 얕은 영역에 위치하는 텅스텐층(130)을 노출시키는 에칭을 하는 동안에는, 희가스에 Ar만을 또는 Ar 가스에 대한 He 가스의 비율이 제1 비율로 혼합된 혼합 가스를 사용하여 보다 높은 에칭율로 에칭할 수 있다. 그리고, 깊은 영역에 위치하는 텅스텐층(130)을 노출시키는 에칭을 하는 동안에는, 희가스에 Ar 가스에 대한 He 가스의 비율이 제1 비율보다 큰 제2 비율로 혼합된 혼합 가스를 또는 He 가스만을 사용할 수도 있다. 이에 의하면, 얕은 영역의 에칭은, Ar 가스만을 또는 He 가스에 대한 Ar 가스의 비율이 높은 혼합 가스를 사용함으로써, Ar 가스에 대한 He 가스의 비율이 높은 혼합 가스를 또는 He 가스만을 사용한 경우보다 산화실리콘층(140)의 에칭을 촉진할 수 있다. 또한, Ar 가스만을 또는 He 가스에 대한 Ar 가스의 비율이 높은 혼합 가스를 사용함으로써, Ar 가스에 대한 He 가스의 비율이 높은 혼합 가스를 또는 He 가스만을 사용한 경우보다 적게 해리되어 흡착 계수가 큰 전구체가 생성되어, 마스크층(100) 표면에 두껍게 퇴적된 폴리머(105)가 보호막으로서 사용되며 마스크층(100)에 대한 산화실리콘층(140)의 선택비를 높일 수 있다. 또한, 텅스텐층(130)이 얕은 영역에 위치하면, 적게 해리되어 흡착 계수가 큰 전구체로도 충분히 텅스텐층(130) 표면에 퇴적되어 보호막으로서 폴리머(105)를 형성할 수 있다. 한편으로, 깊은 영역의 에칭은, Ar 가스에 대한 He 가스의 비율이 큰 혼합 가스를 또는 He 가스만을 사용함으로써, Ar 가스만을 또는 He 가스에 대한 Ar 가스의 비율이 큰 혼합 가스를 사용한 경우보다 홀 개구를 폐색시키지 않으며 텅스텐층(130)의 손실을 저감시킬 수 있다. 즉, 에칭 깊이에 따라 희가스에 있어 Ar 가스와 He 가스의 비율을 제어함으로써, 산화실리콘층(140)의 에칭 속도와, 텅스텐층(130) 및 마스크층(100)에 대한 선택비의 양립이 가능하게 된다.
또한, 희가스에 Ar 가스만을 또는 Ar 가스에 대한 He 가스의 비율이 제1 비율로 혼합된 혼합 가스를 사용한 단계와, 희가스에 Ar 가스에 대한 He 가스의 비율이 제1 비율보다 큰 제2 비율로 혼합된 혼합 가스를 또는 He 가스만을 사용한 단계를, 적어도 1회 이상 반복하며 에칭할 수도 있다. Ar 가스만을 또는 He 가스에 대한 Ar 가스의 비율이 높은 혼합 가스를 사용한 단계에서는, 적게 해리되어 흡착 계수가 큰 전구체가 형성되어, 마스크층(100) 표면에 폴리머(105)가 두껍게 퇴적된다. 그 후, Ar 가스에 대한 He 가스의 비율이 높은 혼합 가스를 또는 He 가스만을 사용한 단계에서, 퇴적된 폴리머(105)가 보호막으로서 작용하여, 마스크층(100)에 대한 산화실리콘층(140)의 선택비를 높여서 에칭할 수가 있다. 즉, 희가스로서 Ar 가스와 He 가스의 비율이 서로 다른 단계를 반복하여 제어함으로써, 산화실리콘층(140)의 에칭 속도와, 텅스텐층(130) 및 마스크층(100)에 대한 선택비의 양립이 가능하게 된다. 이 때, Ar 가스만을 또는 He 가스에 대한 Ar 가스의 비율이 높은 혼합 가스를 사용한 단계에서는, 마스크층(100)의 상면뿐 아니라 측면에도 폴리머(105)가 퇴적되므로, 홀의 개구가 폐색되지 않게끔 처리 시간 등을 조정하는 것이 바람직하다.
또한, 에칭의 깊이에 따라 희가스에 있어 Ar 가스와 He 가스의 비율을 제어하는 것과, 희가스에 있어 Ar 가스와 He 가스의 비율이 서로 다른 단계를 반복하여 제어하는 것을 조합한다. 이로써, 산화실리콘층(140)의 에칭 속도와, 텅스텐층(130) 및 마스크층(100)에 대한 선택비의 양립이 가능하게 된다.
한편, Kr 가스의 이온화 에너지는 1350.8kJ/mol이며, Xe 가스의 이온화 에너지는 1170.4kJ/mol이어서, Ar 가스의 이온화 에너지인 1520.6kJ/mol보다 작다. 또한, Kr 가스의 준안정 준위 에너지는 9.92eV이며, Xe 가스의 준안정 준위 에너지는 8.32eV이어서, Ar 가스의 준안정 준위 에너지인 11.55eV보다 작다. 그러므로, 희가스의 가스 종류로서 Ar 가스 대신에 Kr 가스, Xe 가스를 사용하면, Ar 가스를 사용했을 때와 마찬가지로, 적게 해리되어 흡착 계수가 큰 전구체가 생성되며, 마스크층(100) 표면에 두껍게 퇴적된 폴리머(105)가 보호막으로서 작용하여 마스크층(100)에 대한 산화실리콘층(140)의 선택비가 향상됨을 기대할 수 있다.
[이온화된 입자가 갖는 운동량]
이상에서는, 본 실시형태에 따른 에칭 처리 방법에 있어, 처리 가스에 포함되는 희가스에 포함되는 제1 가스로서, Ar 가스보다 이온화 에너지가 큰 He를 사용한 경우의 작용, 효과 및 실험 결과에 대해 설명하였다.
이어서, 제1 가스가 "Ar 가스보다 이온화 에너지가 크다"는 조건에 더해, "이온화된 입자 하나가 갖는 운동량이 이온화된 Ar 가스 입자 하나가 갖는 운동량보다 작다"라는 조건을 충족할 필요가 있는 이유에 대해 설명한다.
텅스텐층(130)은, 홀 저면에서 노출되면, 입사된 이온에 의해 스퍼터링된다. 희가스에 Ar 가스를 사용한 경우에는, 텅스텐층(130) 표면이 Ar 이온에 의해 스퍼터링된다. 희가스에 He 가스를 사용한 경우에는, 텅스텐층(130) 표면이 He 이온에 의해 스퍼터링된다.
스퍼터링이란, 가속된 입자가 고체 표면에 충돌했을 때에 운동량 교환에 의해 고체를 구성하는 원자가 공간으로 방출되는 현상으로서, 물리적 반응이다. 스퍼터링 일드(sputtering yield)는, 이온을 고체 표면에 충돌시켰을 때에 공간으로 방출되는 원자의 갯수이다. 즉, 가속된 이온을 고체 표면에 충돌시켰을 때에, 고체 표면의 스퍼터링 일드는 가속된 이온이 갖는 운동량에 비례한다.
도 11은 가스 종류 마다 압력과 스퍼터링 일드의 관계를 나타내는 도면이다. 도 11의 횡축은 처리 용기 내 압력을 나타내며, 종축은 스퍼터링 일드를 나타낸다. 도 11의 출처는, 고주파 희가스 플라즈마의 스퍼터링 현상 연구, 나고야공업대학 마스이 칸지[나고야공업대학 기요50권(1998)]이다.
도 11에서, 스퍼터링 일드는, 직경이 60mm인 타겟에 각종 가스를 충돌시켰을 때의 타겟 무게 감소(weight loss)로 나타내어진다. 이에 따르면, 13×10-3(mmHg) 전후의 압력에서, He의 스퍼터링 일드는 Ar의 스퍼터링 일드보다 낮다. 그리하여, 이온 충돌에 의한 탈리(脫離)는, He 가스를 사용한 쪽이 더 적다. 따라서, 희가스에 He 가스를 사용하면, Ar 가스를 사용하는 경우보다 스퍼터링 일드가 저하되는 경향을 가진다.
도 12에, 이온이 갖는 운동량을 설명하기 위한 도면을 나타낸다. 우선, 플라즈마 중 이온의 운동 에너지(K)는, 전하량을 q, 플라즈마 생성 영역(P)과 기판(W) 사이의 시스 영역(S)에 걸리는 전위를 E라고 하면, 식(1)로 나타내어진다. m은 이온의 질량, v는 이온의 속도이다.
Figure pat00001
식(1)을 변형하면, 식(2)로 된다.
Figure pat00002
이온의 운동량 P=mv와 식(2)로부터, 식(3)이 얻어진다.
Figure pat00003
He 이온의 입자 하나당 질량은 4이어서, Ar 이온의 입자 하나당 질량 18보다 작다. 그러므로, 식(3)으로부터, He 이온의 입자 하나당 운동량은 Ar 이온의 입자 하나당 운동량보다 작다. 이상으로부터, He 가스를 사용하면, Ar 가스를 사용할 때보다 텅스텐층(130) 표면이 스퍼터링되기 어려워져, 텅스텐층(130)의 스퍼터링 일드가 저하되는 쪽으로 작용한다. 또한, 홀 바닥에서 텅스텐층(130)이 노출되었을 때에 텅스텐층(130) 표면이 스퍼터링되어 텅스텐층(130)의 스퍼터링 일드가 상승하더라도, 그 후, CF계 가스의 전구체가 텅스텐층(130) 표면에 퇴적하여 보호막으로서 작용한다. 따라서, 텅스텐층(130)의 손실량이 억제 가능함을 알 수 있다.
이에 대해, 에칭율은, 라디칼의 표면 흡착과 이온 충돌에 의한 탈리가 상호 작용하여 결정되는 값이다. 이 밖에도, 열 에너지에 의한 탈리 역시, 이온 충돌에 의한 탈리와 라디칼의 표면 흡착이 상호 작용하지만, 고주파 전력(LF)에 의해 기판(W)으로 끌어당겨질 정도의 이온이 존재하는 환경에서는, 이온 충돌에 의한 탈리에 비해 기여율이 낮으므로, 여기에서는 고려하지 않는다.
에칭율을 식(4)로 나타낸다.
Figure pat00004
식(4)에서, k는 이온성 탈리의 반응 확률, Ei는 이온화 에너지, Гion은 이온 입사량이며, kEi·Гion은 "이온 충돌에 의한 탈리"를 나타내는 항이다. 또한, 식(4)에서, s는 표면으로의 흡착 확률, Гradical은 라디칼 공급량이며, s·Гradical은 "라디칼 표면 흡착"을 나타내는 항이다. 한편, nc는 에칭 대상막의 재질을 나타낸다.
식(4)에서 k(이온성 탈리의 반응 확률)는 스퍼터링 일드에 비례하는 것이며, 스퍼터링 일드가 높으면 에칭율은 상승하는 경향이 있고 스퍼터링 일드가 낮으면 에칭율이 저하하는 경향이 있다. 그러므로, 희가스에 He 가스를 사용하면, Ar 가스를 사용할 때보다 스퍼터링 일드가 저하되므로, 에칭율이 낮아지는 경향이 있다.
그러나, 희가스에 He 가스를 사용함으로써, 플루오로카본 가스가 많이 해리되어 흡착 계수가 작은 전구체가 생성된다. 그러므로, 에천트(etchant)로 작용하는 라디칼이 홀(H)의 저부에까지 공급되게 되어 Гion(이온 입사량)이 증가하게 된다. 이로써, 희가스에 He 가스를 사용하더라도 에칭율이 유지될 수 있다고 생각된다.
이상 설명한 바와 같이, 텅스텐층(130)의 손실을 억제하고 텅스텐층(130)에 대한 산화실리콘층(140)의 선택비를 높이기 위해서는, 전구체를 홀 바닥의 텅스텐층(130) 상에 도달시키는 것과 이온의 운동량을 작게 하는 것이 중요함을 알 수 있다. 그러므로, 본 실시형태에 따른 에칭 처리 방법에서는, 처리 가스에 포함되는 희가스를 Ar 가스에서 He 가스로 변경하였다. 이로써, 산화실리콘층(140)의 에칭율을 유지하면서 텅스텐층(130)에 대한 산화실리콘층(140)의 선택비 향상을 도모할 수 있다.
[에칭 처리 방법]
이어서, 일 실시형태에 따른 에칭 처리 방법에 대해, 도 13 및 도 14를 참조하여 설명한다. 도 13은 일 실시형태에 따른 에칭 처리 방법을 나타내는 플로우 챠트이다. 도 14는 일 실시형태에 따른 에칭 처리 방법을 설명하기 위한 도면이다. 본 에칭 처리 방법은, 도 2의 기판 처리 장치(1)에 의해 실행되며, 도 2의 제어부(70)에 의해 제어된다.
본 처리가 개시되면, 우선 실리콘층(110), 텅스텐층(130), 산화실리콘층(140), 마스크층(100)의 순서로 적층된 적층막이 형성된 기판(W)을 처리 용기(2) 내로 반입하고 하부 전극(거치대, 21)에 거치시킨다(단계 S1).
이어서, C4F6 가스 등과 같은 플루오로카본 가스(CxFy 가스)와 He 가스를 포함하는 처리 가스를 처리 용기(2) 내로 공급한다(단계 S2). 이어서, 제1 고주파 전원(32) 및 제2 고주파 전원(34)으로부터 고주파 전력(HF,LF)을 인가하여 플라즈마를 생성시킨다(단계 S3). 이어서, 적층막을 에칭(단계 S4)하여 본 처리를 종료한다.
실시형태에 따른 에칭 처리 방법에 의하면, 적층막을 에칭하고 있는 동안, 도 14의 (a)에 나타내는 바와 같이, 처리 가스 중의 C4F6 가스 등과 같은 플루오로카본 가스가 많이 해리된다. 그리하여, CF2, CF3 라디칼, CF2 +, CF3 + 이온 등과 같은 전구체(도면에서는 CFx, CFx +라고 표시)와 He 이온에 의해, 산화실리콘층(140)이 에칭된다.
이 때, 산화실리콘층(140) 오목부의 저부에 전구체가 퇴적되지만, 동시에 He 이온과의 상호 작용으로 산화실리콘층(140)의 에칭에 에천트로서 소비되어 SiF4, CO와 같은 휘발성 가스로 변화되므로, 퇴적물로서 폴리머는 형성되지 않는다.
도 14의 (b)에 나타내는 바와 같이, 산화실리콘층(140)의 에칭이 완료되어 텅스텐층(130)이 노출되면, 전구체는 에천트로서 소비되지 않게 되므로 폴리머로서 퇴적되기 시작한다. 그러나, 산화실리콘층(140)의 에칭이 완료된 직후에는, 노출된 텅스텐층(130) 표면에 폴리머가 퇴적되어 있지 않아, 텅스텐층(130) 표면이 주로 He 이온에 의해 스퍼터링되어 텅스텐층(130)의 손실이 발생한다(기호 G 참조).
그 후, 도 14의 (c)에 나타내는 바와 같이, 처리를 계속하면, 전구체가 텅스텐층(130) 표면에 폴리머로서 퇴적되어 보호막으로서 작용하므로(기호 I 참조), 텅스텐층(130)의 에칭율이 낮아진다.
이상으로부터 알 수 있듯이, 본 실시형태에 따른 에칭 처리 방법에 의하면, 바탕층에 대한 에칭 대상막의 선택비를 향상시킬 수 있다.
[희가스의 준안정 준위 에너지]
본 실시형태에 따른 에칭 처리 방법에 사용하는 제1 가스의 준안정 상태 에너지는, Ar 가스의 준안정 상태 에너지보다 높은 것이 바람직하다. 예를 들어, He 가스의 준안정 준위 에너지는 19.82eV이어서, Ar 가스의 준안정 준위 에너지인 11.55eV보다 크다. 준안정 준위 에너지가 16.62eV인 Ne 가스나, He 가스 및 Ne 가스의 혼합 가스도, Ar 가스의 준안정 준위 에너지보다 크다. 에칭 처리시에 희가스는 플라즈마와의 상호 작용에 의해 준안정 상태로 여기(勵起) 된다. 일반적으로, 원자나 분자가 여기된 경우, 광 등의 에너지를 방사하여 다시 기저 상태로 자연 천이하는 평균 시간(자연 방출 수명)은, 마이크로 초 단위 또는 그 이하이다. 준안정 상태의 자연 방출 수명은 1초 단위이므로, 플라즈마 생성 공간에는 에너지가 높은 준안정 상태의 희가스가 대량으로 존재할 수 있다. 준안정 상태의 희가스는 충돌에 의해 에너지를 방출하여 기저 상태로 천이한다.
따라서, Ar 가스의 준안정 준위 에너지보다 큰 준안정 준위 에너지를 갖는 He 가스 및 Ne 가스에서는, 에너지가 높은 준안정 상태의 희가스가 대량으로 존재하게 된다. 이로써, 플라즈마 생성 공간, 기판(W)으로의 수송 공간인 시스 영역(S)에서, 이들 가스가 C4F6 가스 등과 같은 플루오로카본 가스와 충돌함으로써, 플루오로카본 가스의 해리도를 높은 상태로 제어할 수 있다.
이로써, 일 실시형태에 따른 에칭 처리 방법에서는, He 가스를 사용함으로써, Ar 가스를 사용한 경우에 비해, 흡착 계수가 높은 폴리머가 감소하고, 흡착 계수가 낮은 폴리머가 증가한다. 그러므로, 에칭할 홀 개구의 폐색을 억제하면서 바탕층에 폴리머를 많이 공급하여 바탕층에 대한 에칭 대상막의 선택비를 향상시킬 수가 있다.
이번에 개시된 일 실시형태에 따른 에칭 처리 방법 및 기판 처리 장치는, 모든 점에서 예시이며 제한적인 것이 아니다. 상기 실시형태는, 청구범위 및 그 요지를 일탈하지 않으면서 다양한 형태로 변형 및 개량 가능하다. 상기 복수 개의 실시형태에 기재된 사항은, 모순되지 않는 범위에서 다른 구성도 취할 수 있으며, 또한 모순되지 않는 범위에서 조합할 수도 있다.
본 개시 내용의 기판 처리 장치는 Capacitively Coupled Plasma(CCP), Inductively Coupled Plasma(ICP), Radial Line Slot Antenna(RLSA), Electron Cyclotron Resonance Plasma(ECR), Helicon Wave Plasma(HWP) 중 어느 타입의 장치에도 적용 가능하다.
본원은 일본 특허청에 2019년 7월 5일에 출원된 특허출원 2019-126424호 및 일본 특허청에 2020년 4월 28일에 출원된 특허출원 2020-079687호에 기초하는 우선권을 주장하는 것이며, 그 전체 내용을 참조로써 여기에 원용한다.

Claims (16)

  1. 실리콘 함유 절연층과, 상기 실리콘 함유 절연층의 하층에 배치된 바탕층과, 상기 실리콘 함유 절연층의 상층에 배치된 마스크층을 적어도 포함하는 적층막이 형성된 기판을 처리 용기 내에 준비하는 공정과,
    플루오로카본 가스와 희가스를 적어도 포함하는 처리 가스를 공급하는 공정과,
    상기 처리 가스가 공급된 처리 용기 내에 플라즈마를 발생시켜 상기 적층막을 에칭하는 공정을 포함하며,
    상기 희가스는, Ar 가스보다 이온화 에너지가 크며 이온화된 입자 하나가 갖는 운동량이 이온화된 Ar 가스 입자 하나의 운동량보다 작은 제1 가스를 포함하는 것을 특징으로 하는 에칭 처리 방법.
  2. 제1항에 있어서,
    상기 희가스는 제2 가스를 포함하며,
    상기 희가스에 포함되는 상기 제1 가스와 상기 제2 가스의 비율을 제어하는 공정을 포함하며,
    상기 제2 가스는 Ar 가스 또는 Ar 가스보다 이온화 에너지가 작은 가스 중 적어도 하나를 포함하는 것인 에칭 처리 방법.
  3. 실리콘 함유 절연층과, 상기 실리콘 함유 절연층의 하층에 배치된 바탕층과, 상기 실리콘 함유 절연층의 상층에 배치된 마스크층을 적어도 포함하는 적층막이 형성된 기판을 처리 용기 내에 준비하는 공정과,
    플루오로카본 가스와, 제1 가스 또는 제2 가스 중 적어도 하나를 포함하는 희가스를 적어도 포함하는 처리 가스를 공급하는 공정과,
    상기 처리 가스가 공급된 처리 용기 내에 플라즈마를 발생시켜 상기 적층막을 에칭하는 공정과,
    상기 희가스에 포함되는 상기 제1 가스와 상기 제2 가스의 비율을 제어하는 공정을 포함하며,
    상기 제1 가스는, Ar 가스보다 이온화 에너지가 크며 이온화된 입자 하나가 갖는 운동량이 이온화된 Ar 가스 입자 하나의 운동량보다 작은 가스이며,
    상기 제2 가스는, Ar 가스 또는 Ar 가스보다 이온화 에너지가 작은 가스인 것을 특징으로 하는 에칭 처리 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 가스의 준안정 상태 에너지가 Ar 가스의 준안정 상태 에너지보다 높은 에칭 처리 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 가스는 He 가스 또는 Ne 가스 중 적어도 하나를 포함하는 것인 에칭 처리 방법.
  6. 제2항 또는 제3항에 있어서,
    상기 Ar 가스보다 이온화 에너지가 작은 가스가 Kr 가스 또는 Xe 가스인 에칭 처리 방법.
  7. 제2항 또는 제3항에 있어서,
    상기 희가스에 포함되는 상기 제1 가스와 상기 제2 가스의 비율을 제어하는 공정은, 에칭된 상기 적층막의 깊이에 따라 상기 희가스에 포함되는 상기 제2 가스에 대한 상기 제1 가스의 비율이 조정되는 것인 에칭 처리 방법.
  8. 제2항 또는 제3항에 있어서,
    상기 희가스에 포함되는 상기 제1 가스와 상기 제2 가스의 비율을 제어하는 공정은, 상기 희가스로서 상기 제2 가스만을 또는 상기 제2 가스에 대한 상기 제1 가스의 비율이 제1 비율로 혼합된 혼합 가스를 사용한 단계와, 상기 희가스로서 상기 제2 가스에 대한 상기 제1 가스의 비율이 상기 제1 비율보다 큰 제2 비율로 혼합된 혼합 가스를 또는 상기 제1 가스만을 사용한 단계를, 적어도 1회 이상 반복하는 것인 에칭 처리 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 플루오로카본 가스는 C4F6 가스, C4F8 가스, C3F8 가스, C6F6 가스, C5F8 가스 중 적어도 하나인 에칭 처리 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 실리콘 함유 절연층은 산화실리콘층으로 형성되는 것인 에칭 처리 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 바탕층이 도전층인 에칭 처리 방법.
  12. 제11항에 있어서,
    상기 도전층은 금속층 또는 실리콘층으로 형성되는 것인 에칭 처리 방법.
  13. 제12항에 있어서,
    상기 금속층은 텅스텐으로 형성되는 것인 에칭 처리 방법.
  14. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 실리콘 함유 절연층은 산화실리콘층으로 형성되며,
    상기 바탕층은 질화실리콘층으로 형성되는 것인 에칭 처리 방법.
  15. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 실리콘 함유 절연층은 산화실리콘층, Low-K막층 중 적어도 어느 하나로 형성되며,
    상기 바탕층은 탄화실리콘층, 탄질화실리콘층 중 적어도 어느 하나로 형성되는 것인 에칭 처리 방법.
  16. 처리 용기와,
    제어부를 포함하는 기판 처리 장치로서,
    상기 제어부는,
    실리콘 함유 절연층과, 상기 실리콘 함유 절연층의 하층에 배치된 바탕층과, 상기 실리콘 함유 절연층의 상층에 배치된 마스크층을 적어도 포함하는 적층막이 형성된 기판을 상기 처리 용기 내에 준비하는 공정과,
    플루오로카본 가스와 희가스를 적어도 포함하는 처리 가스를 공급하는 공정과,
    상기 처리 가스가 공급된 처리 용기 내에 플라즈마를 발생시켜 상기 적층막을 에칭하는 공정을 제어하며,
    상기 희가스는, Ar 가스보다 이온화 에너지가 크며 이온화된 입자 하나가 갖는 운동량이 이온화된 Ar 가스 입자 하나의 운동량보다 작은 제1 가스를 포함하는 것인 기판 처리 장치.
KR1020200081435A 2019-07-05 2020-07-02 에칭 처리 방법 및 기판 처리 장치 KR20210004866A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019126424 2019-07-05
JPJP-P-2019-126424 2019-07-05
JPJP-P-2020-079687 2020-04-28
JP2020079687A JP2021013015A (ja) 2019-07-05 2020-04-28 エッチング処理方法及び基板処理装置

Publications (1)

Publication Number Publication Date
KR20210004866A true KR20210004866A (ko) 2021-01-13

Family

ID=73919042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200081435A KR20210004866A (ko) 2019-07-05 2020-07-02 에칭 처리 방법 및 기판 처리 장치

Country Status (3)

Country Link
US (1) US11688650B2 (ko)
KR (1) KR20210004866A (ko)
CN (1) CN112185812A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828187B (zh) * 2021-06-22 2024-01-01 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置
US20230094212A1 (en) * 2021-09-30 2023-03-30 Tokyo Electron Limited Plasma etch process for fabricating high aspect ratio (har) features

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014090022A (ja) 2012-10-29 2014-05-15 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
JP2019036612A (ja) 2017-08-14 2019-03-07 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199328B2 (en) * 2001-08-29 2007-04-03 Tokyo Electron Limited Apparatus and method for plasma processing
KR102048959B1 (ko) * 2012-10-30 2019-11-27 레르 리키드 쏘시에떼 아노님 뿌르 레?드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 규소-함유 필름의 에칭을 위한 방법 및 에칭 가스
CN108091611B (zh) * 2016-11-23 2020-11-13 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
JP2019068012A (ja) * 2017-10-05 2019-04-25 東京エレクトロン株式会社 被加工物の処理方法。
US10453684B1 (en) * 2018-05-09 2019-10-22 Applied Materials, Inc. Method for patterning a material layer with desired dimensions
US11043381B2 (en) * 2019-01-27 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Directional patterning method
US11024533B2 (en) * 2019-05-16 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming interconnect structures using via holes filled with dielectric film

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014090022A (ja) 2012-10-29 2014-05-15 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
JP2019036612A (ja) 2017-08-14 2019-03-07 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Also Published As

Publication number Publication date
US20210005519A1 (en) 2021-01-07
CN112185812A (zh) 2021-01-05
US11688650B2 (en) 2023-06-27

Similar Documents

Publication Publication Date Title
KR102436237B1 (ko) 에칭 방법 및 에칭 장치
KR101029947B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
US6090717A (en) High density plasma etching of metallization layer using chlorine and nitrogen
US5429710A (en) Dry etching method
US5779926A (en) Plasma process for etching multicomponent alloys
US7977390B2 (en) Method for plasma etching performance enhancement
US5605601A (en) Method of manufacturing semiconductor device
US7771606B2 (en) Pulsed-plasma system with pulsed reaction gas replenish for etching semiconductors structures
US6143649A (en) Method for making semiconductor devices having gradual slope contacts
US20120088371A1 (en) Methods for etching substrates using pulsed dc voltage
JPH1041274A (ja) 誘電層のエッチング方法
JPH05308062A (ja) ドライエッチング方法
US6432832B1 (en) Method of improving the profile angle between narrow and wide features
JP2018529224A (ja) 方向性プラズマとユースポイントケミストリを用いる基板処理装置及び技術
US5346585A (en) Use of a faceted etch process to eliminate stringers
EP1010203B1 (en) Method for etching a conductive layer
KR20210004866A (ko) 에칭 처리 방법 및 기판 처리 장치
KR101075045B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
JP6516603B2 (ja) エッチング方法及びエッチング装置
JP2010098040A (ja) Ｓｉエッチング方法
US20110171833A1 (en) Dry etching method of high-k film
US7521362B2 (en) Methods for the optimization of ion energy control in a plasma processing system
JP4577328B2 (ja) 半導体装置の製造方法
JP2021013015A (ja) エッチング処理方法及び基板処理装置
JP2021028968A (ja) 基板および基板処理方法

Legal Events

Date Code Title Description
A201 Request for examination