CN1242455C

CN1242455C - 应用于集成电路的图案化的方法

Info

Publication number: CN1242455C
Application number: CN 03100364
Authority: CN
Inventors: 钟维民
Original assignee: Macronix International Co Ltd
Current assignee: Macronix International Co Ltd
Priority date: 2003-01-13
Filing date: 2003-01-13
Publication date: 2006-02-15
Anticipated expiration: 2023-01-13
Also published as: CN1518064A

Abstract

一种应用于集成电路的图案化的方法，此方法首先在一基底上形成一材料层，并且在材料层上形成图案化的一光致抗蚀剂层，其中此光致抗蚀剂层的厚度足够薄，而能克服光刻工艺的限制。接着在光致抗蚀剂层表面形成一覆盖层，其中此覆盖层的高度为其位于光致抗蚀剂层侧壁的厚度。之后对覆盖层进行一处理步骤，以移除位于光致抗蚀剂层侧壁的覆盖层。然后进行一蚀刻工艺，以图案化材料层。在本发明中，由于光致抗蚀剂层的厚度足够薄，因而可以克服光刻工艺的限制，再加上图案化材料层时是利用覆盖层作为蚀刻掩模，而并非使用光致抗蚀剂层来作为蚀刻掩模，因此仍可以使材料层顺利的被图案化。

Description

应用于集成电路的图案化的方法

技术领域

本发明是有关于一种应用于集成电路的图案化的方法，且特别是有关于一种可以缩小光刻蚀刻工艺限制的图案化方法。

背景技术

随着半导体元件的尺寸日渐缩小，对光刻工艺的分辨率(Resolution)的要求也愈来愈高。由于光刻工艺的分辨率主要是由曝光光源的波长(Wavelength)来决定，故由光刻(或再加上蚀刻)工艺所得的掩模层图案(Mask Pattern)之间必有一定的距离。当此掩模层为一蚀刻掩模层时，即表示其所定义的待蚀刻层图案的间隙或开口尺寸无法再行缩减。

目前用来将光致抗蚀剂层图案化的光刻工艺的极限大约是能将光致抗蚀剂层图案化成具有3∶1的深宽比(Aspect Ratio)的图案。然而，由于光致抗蚀剂层的厚度必须足够厚才具有足够的抗蚀刻能力，因此无法直接利用降低光致抗蚀剂层的厚度的方式来达要元件缩小化的目的。

为了解决上述的问题，公知方法有利用具有较高抗蚀刻能力的硬掩模层来作为蚀刻掩模。换言之，此方法是先利用光致抗蚀剂层将硬掩模层图案化之后，再使用此硬掩模层作为蚀刻掩模以图案化位于硬掩模层底下的材料层。由于硬掩模层与材料层之间具有较高的蚀刻选择比，因此硬掩模层的厚度不需太厚，因而可以使光致抗蚀剂层厚度的需求降低，藉以克服上述光刻工艺的限制。然而，此种方法具有许多缺点，其一，硬掩模层的材料必须依照材料层来作选择，因此对于不同的材料层必须选择不同的硬掩模层，而使得工艺设计较为烦杂。其二，由于硬掩模层与光致抗蚀剂层的材料为相异的两种材料，因此要将光致抗蚀剂层与硬掩模层移除必须两道移除步骤，而使得工艺较为复杂且成本较高。

发明内容

因此本发明的目的就是在提供一种应用于集成电路的图案化的方法，以克服现今光刻蚀刻工艺的限制。

本发明的目的再一目的是提供一种应用于集成电路的图案化的方法，以解决公知利用硬掩模层来克服光刻蚀刻工艺时所会产生的种种缺点。

本发明提出一种应用于集成电路的图案化的方法，此方法是首先在一基底上形成一材料层，并且在材料层上形成一光致抗蚀剂层，其中此光致抗蚀剂层的厚度足够薄，因此能克服图案化光致抗蚀剂层时的一光刻工艺的限制，而且此图案化后的光致抗蚀剂层其尺寸为一目标关键尺寸。接着在光致抗蚀剂层上形成一覆盖层，其中覆盖层的高度大于覆盖层的宽度，换言之，此覆盖层形成在光致抗蚀剂层顶部的厚度较其形成在光致抗蚀剂层侧壁的厚度厚。在本发明中，此覆盖层的材料例如是一高分子材料，且形成此覆盖层的方法例如是利用一等离子体增强化学气相沉积法(PECVD)。之后移除位于光致抗蚀剂层侧壁的覆盖层。然后，利用保留下来的覆盖层作为一蚀刻掩模进行一蚀刻工艺，以将材料层图案化，而形成一图案化的材料层。最后再将覆盖层以及光致抗蚀剂层同时移除。

本发明又提出一种应用于集成电路的图案化的方法，此方法首先在一基底上形成一材料层，并且在材料层上形成一光致抗蚀剂层，其中此光致抗蚀剂层的厚度足够薄，而能克服图案化光致抗蚀剂层时的一光刻工艺的限制，而且此图案化后的光致抗蚀剂层其尺寸小于目标关键尺寸。之后，在光致抗蚀剂层上形成一覆盖层，其中形成在光致抗蚀剂层上的覆盖层的尺寸符合目标关键尺寸。在本发明中，此覆盖层的材料例如是一高分子材料，且形成此覆盖层的方法例如是利用一等离子体增强化学气相沉积法(PECVD)。随后，利用覆盖层作为一蚀刻掩模进行一蚀刻工艺，以将材料层图案化，而形成一图案化的材料层。最后再将覆盖层以及光致抗蚀剂层同时移除。

在本发明中，为了因应元件的缩小化，因此将光致抗蚀剂层作薄以克服光刻工艺的限制，虽然光致抗蚀剂层的厚度不足以抵抗蚀刻工艺，但本发明并非使用光致抗蚀剂层来作为蚀刻掩模，而是利用光致抗蚀剂层上的覆盖层来作为蚀刻掩模之用。因此本发明的方法可以克服光刻蚀刻工艺的限制，而达到元件缩小化的目的。

此外，由于形成在光致抗蚀剂层表面的覆盖层为高分子材料，其与光致抗蚀剂层同样为有机高分子材料，因此利用此覆盖层作为蚀刻掩模对多种材料层皆适用，因而可以解决公知使用硬掩模层时，需依照材料层的材料而加以选择硬掩模层的问题。

再者，也因为覆盖层与光致抗蚀剂层同样为有机高分子材料，因此在图案化材料层的步骤后，可以同时将光致抗蚀剂层以及覆盖层移除，而不需两道的移除步骤。

附图说明

图1A至图1D是依照本发明一较佳实施例的应用于集成电路的图案化的方法流程示意图；以及

图2A至图2C是依照本发明另一较佳实施例的应用于集成电路的图案化的方法流程示意图。

100、200：基底

102、202：材料层

102a、202a：图案化的材料层

104、204：光致抗蚀剂层

106、206：覆盖层

108：未经处理步骤的图案轮廓

a：覆盖层的高度

b：覆盖层位于光致抗蚀剂层侧壁的厚度

c：关键尺寸

具体实施方式

第一实施例

图1A至图1D所示，其为依照本发明一较佳实施例的应用于集成电路的图案化的方法流程示意图。

请参照图1A，首先在一基底100上形成一材料层102。其中，材料层102可以是一介电材料层(例如氧化层、氮化硅层或是氮氧化硅层)或是一导电材料层(例如金属层或是多晶硅层)。并且，在材料层102上形成一图案化的光致抗蚀剂层104，其中光致抗蚀剂层104的厚度足够薄，而能克服图案化光致抗蚀剂层时的一光刻工艺的限制，而增加光刻工艺的分辨率。而且此光致抗蚀剂层104的尺寸为一目标关键尺寸。

之后，请参照图1B，在光致抗蚀剂层104的表面上形成一覆盖层106，其中覆盖层106的高度“a”大于宽度“b”，其中宽度“b”为形成在光致抗蚀剂层104侧壁外围的覆盖层106的宽度。且覆盖层106形成在光致抗蚀剂层104顶部的厚度较其形成在光致抗蚀剂层104侧壁的厚度厚。

在本实施例中，此覆盖层106的材料例如是一高分子材料，而形成此覆盖层106的方法例如是利用一等离子体增强化学气相沉积法(PECVD)，且此等离子体增强化学气相沉积法所使用的一反应气体包括C_xF_y以及CH_mF_n。更详细的说明是，此等离子体增强化学气相沉积法的一反应气体主成分例如是二氟甲烷(CH₂F₂)，或者是二氟甲烷(CH₂F₂)与八氟丁烯(C₄F₈)的混合气体，或者是二氟甲烷(CH₂F₂)与三氟甲烷(CHF₃)的混合气体。另外，进行此等离子体增强化学气相沉积法的一压力例如是介于1～100mTorr之间。且其功率例如是介于500～2000W之间。再者，进行此等离子体增强化学气相沉积法的一自我偏压值例如为介于0～-400V之间，且沉积速率例如是介于600～6000埃/分钟之间。此外，此等离子体增强化学气相沉积法的反应气体中尚可选择性的加入氩气(Ar)、一氧化碳(CO)、氧气(O₂)以及氮气(N₂)等等。

之后，请参照图1C，对覆盖层106进行一处理步骤，以移除位于光致抗蚀剂层106侧壁的覆盖层106。其中，此处理步骤例如是一等离子处理步骤，以移除覆盖层106的部分厚度。原先覆盖层106在经历等离子处理步骤之前的轮廓如虚线108所示，而覆盖层106在经等离子处理步骤之后，除了光致抗蚀剂层104侧壁的覆盖层106会被移除之外，位于光致抗蚀剂层104顶部的覆盖层106也会同时被移除部分厚度。特别是，由于先前在形成覆盖层106的步骤中已控制覆盖层106的高度“a”需大于位于光致抗蚀剂层104侧壁的覆盖层106的厚度“b”，因此覆盖层106在历经等离子处理步骤之后，其保留下来的高度仍然具有足够的抗蚀刻能力。

接续，以覆盖层106为一蚀刻掩模进行一蚀刻工艺，以图案化材料层102，而形成一图案化的材料层102a，如图1D所示。最后，将覆盖层106以及光致抗蚀剂层104同时移除。在此，由于覆盖层106与光致抗蚀剂层104同样为有机高分子材料，因此覆盖层106与光致抗蚀剂层104可以同时移除，而不需两道移除步骤。

在本发明中，为了克服光致抗蚀剂层104的光刻工艺的限制，因此将光致抗蚀剂层104的厚度作薄，虽然此光致抗蚀剂层104的厚度并不足以抵抗后续的蚀刻工艺，由于但本发明并非以此光致抗蚀剂层104作为蚀刻掩模，而是以后续形成在光致抗蚀剂层104上的覆盖层106来作为蚀刻掩模，因此，利用本发明的方法可以克服光刻工艺以及蚀刻工艺之限制，而使的元件的尺寸得以顺利的缩小化。

第二实施例

图2A至图2C所示，其为依照本发明另一较佳实施例的应用于集成电路的图案化的方法流程示意图。

请参照图2A，首先在一基底200上形成一材料层102。其中，材料层202可以是一介电材料层(例如氧化层、氮化硅层或是氮氧化硅层)或是一导电材料层(例如金属层或是多晶硅层)。并且，在材料层202上形成一图案化的光致抗蚀剂层204，其中光致抗蚀剂层204的厚度足够薄，藉以克服图案化光致抗蚀剂层时的一光刻工艺的限制，而且所形成的光致抗蚀剂层204的尺寸“c”小于目标关键尺寸。

之后，请参照图2B，在光致抗蚀剂层204的表面上形成一覆盖层206，其中覆盖层206的宽度“c”等于目标关键尺寸。换言之，本实施例可以控制所形成的覆盖层206的宽度“c”恰巧符合目标关键尺寸。

在本实施例中，此覆盖层206的材料例如是一高分子材料，而形成此覆盖层206的方法例如是利用一等离子体增强化学气相沉积法(PECVD)，且此等离子体增强化学气相沉积法所使用的一反应气体包括C_xF_y以及CH_mF_n。关于此等离子体增强化学气相沉积法的详细参数与第一实施例相似，在此不再赘述。

接续，以覆盖层206为一蚀刻掩模进行一蚀刻工艺，以图案化材料层202，而形成图案化的材料层202a，如图2C所示。最后，将覆盖层206以及光致抗蚀剂层204同时移除。在此，由于覆盖层206与光致抗蚀剂层204同样为有机高分子材料，因此覆盖层206与光致抗蚀剂层204可以同时移除，而不需两道移除步骤。

如先前所述，在本发明中，为了克服光致抗蚀剂层204的光刻工艺的限制，因此将光致抗蚀剂层204的厚度作薄，虽然此光致抗蚀剂层204的厚度并不足以抵抗后续的蚀刻工艺，但由于本发明并非以此光致抗蚀剂层204作为蚀刻掩模，而是以后续形成在光致抗蚀剂层204上的覆盖层206来作为蚀刻掩模，因此，利用本发明的方法可以克服光刻工艺以及蚀刻工艺的限制，而使的元件的尺寸得以顺利的缩小化。除此之外，本实施例更利用覆盖层206的宽度来吻合元件的关键尺寸“c”。由于在半导体工艺中，元件关键尺寸的控制相当重要，对于控制元件关键尺寸的方法也已有许多研究。在此，本发明提出另一种有别于其它公知的方法，来控制元件的关键尺寸。本发明利用控制覆盖层206成长厚度的方法来控制元件的关键尺寸，此种方式不但可以达到控制元件关键尺寸的目的，而且也非常简易。

综合以上所述，本发明具有下列优点：

1.在本发明中，为了因应元件的缩小化，因此将光致抗蚀剂层作薄以克服光刻工艺的限制，虽光致抗蚀剂层的厚度不足以抵抗蚀刻工艺，但本发明并非使用光致抗蚀剂层来作为蚀刻掩模，而是利用光致抗蚀剂层上的覆盖层来作为蚀刻掩模之用。因此本发明的方法可以克服光刻蚀刻工艺的限制，而达到元件缩小化的目标。

2.在本发明中，由于形成在光致抗蚀剂层上的覆盖层为高分子材料，其与光致抗蚀剂层同样为有机材料，因此利用此覆盖层作为蚀刻掩模对多种材料层皆适用，因而可以解决公知使用硬掩模层时，需依照材料层的材料而加以选择硬掩模层的问题。

3.由于覆盖层与光致抗蚀剂层同样为有机高分子材料，因此在图案化材料层的步骤后，便可以同时将光致抗蚀剂层以及覆盖层移除，而不需两道的移除步骤。

Claims

1.一种应用于集成电路的图案化的方法，其特征是，该方法包括：

在一基底上形成一材料层；

在该材料层上形成图案化的一光致抗蚀剂层；

在该光致抗蚀剂层上形成一覆盖层，其中该覆盖层的高度大于该覆盖层位于该光致抗蚀剂层侧壁外围的宽度；

移除位于该光致抗蚀剂层侧壁的该覆盖层；以及

利用该覆盖层作为一蚀刻掩模而进行一蚀刻工艺，以图案化该材料层。

2.如权利要求1所述的应用于集成电路的图案化的方法，其特征是，该覆盖层形成在该光致抗蚀剂层顶部的厚度较其形成在该光致抗蚀剂层侧壁的厚度厚。

3.如权利要求1所述的应用于集成电路的图案化的方法，其特征是，该覆盖层的材料为一高分子材料。

4.如权利要求1所述的应用于集成电路的图案化的方法，其特征是，形成该覆盖层的方法利用一等离子体增强化学气相沉积法。

5.如权利要求4所述的应用于集成电路的图案化的方法，其特征是，该等离子体增强化学气相沉积法所使用的一反应气体包括二氟甲烷、二氟甲烷与八氟丁烯的混合气体或二氟甲烷与三氟甲烷的混合气体。

6.如权利要求1所述的应用于集成电路的图案化的方法，其特征是，该材料层包括介电材料层或是导电材料层。

7.如权利要求1所述的应用于集成电路的图案化的方法，其特征是，其中移除位于该光致抗蚀剂层侧壁的该覆盖层的方法包括一等离子处理步骤。

8.如权利要求1所述的应用于集成电路的图案化的方法，其特征是，在图案化该材料层之后更包括同时将该覆盖层以及该光致抗蚀剂层移除。

9.一种应用于集成电路的图案化的方法，其特征是，该方法包括：

在一基底上形成一材料层；

在该材料层上形成一光致抗蚀剂层，其中该光致抗蚀剂层的尺寸小于一目标关键尺寸；

在该光致抗蚀剂层上形成一覆盖层，其中形成在该光致抗蚀剂层上的该覆盖层的尺寸符合该目标关键尺寸；以及

10.如权利要求9所述的应用于集成电路的图案化的方法，其特征是，该覆盖层的材料为一高分子材料。

11.如权利要求9所述的应用于集成电路的图案化的方法，其特征是，形成该覆盖层的方法是利用一等离子体增强化学气相沉积法。

12.如权利要求11所述的应用于集成电路的图案化的方法，其特征是，该等离子体增强化学气相沉积法所使用的一反应气体包括二氟甲烷、二氟甲烷与八氟丁烯的混合气体或二氟甲烷与三氟甲烷的混合气体。

13.如权利要求9所述的应用于集成电路的图案化的方法，其特征是，该材料层包括介电材料层或是导电材料层。

14.如权利要求9所述的应用于集成电路的图案化的方法，其特征是，在图案化该材料层之后更包括同时将该覆盖层以及该光致抗蚀剂层移除。