CN1303648C - 半导体元件的制造方法 - Google Patents

半导体元件的制造方法 Download PDF

Info

Publication number
CN1303648C
CN1303648C CNB021465789A CN02146578A CN1303648C CN 1303648 C CN1303648 C CN 1303648C CN B021465789 A CNB021465789 A CN B021465789A CN 02146578 A CN02146578 A CN 02146578A CN 1303648 C CN1303648 C CN 1303648C
Authority
CN
China
Prior art keywords
semiconductor element
layer
manufacture method
element according
material layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021465789A
Other languages
English (en)
Other versions
CN1492478A (zh
Inventor
梁明中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CNB021465789A priority Critical patent/CN1303648C/zh
Publication of CN1492478A publication Critical patent/CN1492478A/zh
Application granted granted Critical
Publication of CN1303648C publication Critical patent/CN1303648C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体元件的制造方法，此方法是定义一基底，于此基底上沉积一层第一材质层，然后于此第一材质层上提供一层光阻层，接着图案化及定义此光阻层，以形成至少一大致上是垂直的侧壁及一大致上是水平的表面。其中该垂直侧壁，其表面呈现“驻波”状。然后在已图案化及已定义的光阻层上沉积一层高分子层，此高分子层大致上是共形且覆盖于光阻层的垂直侧壁以及水平的表面，并且此高分子层覆盖该垂直侧壁驻波形状的表面，以形成一大致上是平滑的轮廓。

Description

半导体元件的制造方法
技术领域
本发明涉及一种半导体元件的工艺，且特别涉及一种用于改善传统的微影方法的新工艺。
背景技术
在次微米半导体工艺相当普遍情形下，高分辨率微影工艺的需求亦日渐增加。传统微影方法的分辨率主要是依照光源的波长而定，因此光阻上的图案之间有一固定距离。此外，传统的微影方法因传统蚀刻工艺的因素，常在蚀刻过的光阻的垂直表面留下粗糙的轮廓。具有粗糙轮廓的光阻，其表面常呈现“驻波”状。光阻的表面缺乏均一性，将使得半导体工艺关键尺寸难以缩小，并且使得后续的制造流程，难以准确地定义所要的图案，进而导致工艺产率减少。
发明内容
本发明的目的在于提供一种消除被蚀刻的光阻表面上的驻波形状的方法。
本发明提供一种半导体元件的制造方法，此方法是定义一半导体基底，在此基底上形成一第一材质层，然后在第一材质层上提供一光刻胶层光刻胶层，接着图案化及定义光刻胶层，以形成至少一大致上是垂直的侧壁，及一大致上是水平的表面，接着在已图案化及已定义的光刻胶层上，形成一层高分子层，其中，高分子层大致上是共形且覆盖光刻胶层的垂直侧壁，以形成一大致上平滑的轮廓。
上述的高分子层的形成是使用等离子增强气相沉积法，其压力在7mTorr-30mTorr之间。
上述的第一材质层包括多晶硅、介电材料或金属材料其中之一。
其中，垂直侧壁的表面包括复数个凹部与复数个凸部。接着以预定的沉积/蚀刻比，使用一高分子层修饰此垂直侧壁的表面，形成一大致上是平滑的轮廓，此高分子层大致上是与垂直侧壁的表面共形。
附图说明
图1及图2是本发明的一种半导体元件制造流程的剖面示意图。
图中标记分别是：
10：半导体结构
12：晶圆片基底
14：第一材质层
16：抗反射涂布层
18：光刻胶层
18-1、18-2：垂直侧壁
20：第二材质层
具体实施方式
详细描述本发明实施例以兹参考，这些例子以附图说明，在此处，图式中相同或相似的构件，以相同的标号来表示。
图1及图2是本发明的半导体工艺步骤的剖面图。请参照图1，其是一半导体结构10，此结构包括已定义的晶圆基底12，晶圆基底12可以是任何已知的半导体基底材料，例如是硅。接着在此晶圆基底12上提供第一材质层14。实施例中的第一材质层14为半导体材料例如是多晶硅。第一材质层14也可以是介电层或金属层，并且可使用任何已知的沉积工艺，将第一材质层14沉积在晶圆片基底12上。在另一实施例中，第一材质层14可一是一介电材料，其可沉积或生成在晶圆片基底12上。
抗反射涂布(Anti-reflection coating，ARC)层16，可以选择性地提供在第一材质层14上，以在后续的制造流程中，减少第一材质层14的反射量。然后在抗反射涂布(ARC)层16上提供一层光刻胶层18。在另一实施例中，可不在第一材质层14提供该抗反射涂布(ARC)层16，而直接将光刻胶层18沉积于第一材质层14上。
在提供光刻胶层18之后，接着使用任何已知的微影工艺，进行图案化与定义工艺，以形成图案及定义的光刻胶层18。此已图案化且已定义的光刻胶层18包括大致上是垂直的侧壁18-1及18-2。如图1所示，此光刻胶层侧壁表面是粗糙的“驻波”状，具有复数个凹部及复数个凸部。
请参照图1，以使用任何已知的化学沉积工艺，将第二材质层20形成在已图案化且已定义的光刻胶层18上。已知的气相形成工艺，包括等离子增强型化学气相沉积(Plasma enhanced chemical vapordeposition)及低压化学气相沉积(low pressure chemical vapordeposition)。此第二材质层20为一高分子层，大致上是共形且覆盖于光刻胶层18的水平表面(图中未标出)及垂直侧壁18-1及18-2。第二材质层20所采用的沉积工艺，以化学气相沉积较佳，其同时具有沉积及蚀刻功用，并且其沉积/蚀刻比可以加以调整，已使得第二材质层20可以覆盖光刻胶层18的整个垂直侧壁18-1及18-2，或只覆盖光阻18的垂直侧壁18-1及18-2的凹部，其中沉积在光刻胶层的凸部，第二材质层20已经被蚀刻去除。第二材质层20的材质特性可以使光阻18垂直侧壁18-1及18-2的粗糙表面，在覆盖此第二材质层20之后，呈现大致上是平滑且均一的垂直轮廓。
在一实施例中，第二材质层20是以等离子增强型的化学气相沉积法来沉积，其压力范围在7mTorr-30mTorr左右，上电源功率范围在600瓦特-1300瓦特，下电源功率范围在150瓦特-700瓦特。所使用的气体包括二氟甲烷(CH2F2)、二氟甲烷及八氟丁炔(C4F8)的混合气以及二氟甲烷及三氟甲烷(CHF3)的混合气。此外，在等离子增强型的化学气相沉积工艺可以导入氩气(Ar)、氮气(N2)及一氧化碳(CO)的混合气，其中，一氧化碳的功用是捕捉由氟取代的碳氢化合物所产生的氟离子基及氟离子。
虽然本发明已以较佳实施例公开如上，但其并非用以限定本发明，任何熟悉该项技术的人员，在不脱离本发明的精神和范围内，所做的更动与润饰，均属于本发明的保护范围。

Claims (10)

1.一种半导体元件的制造方法，其特征在于：包括：
提供一基底；
在该基底上形成一第一材质层；
在该第一材质层上形成一光刻胶层；
图案化及定义该光刻胶层，以形成至少一垂直的侧壁，及一水平的表面；
在该已图案化且已定义的光刻胶层上形成一高分子层，该高分子层共形且覆盖该光刻胶层的该垂直侧壁，以形成一平滑的轮廓。
2.根据权利要求1所述的半导体元件的制造方法，其特征在于：该高分子层是在一预定的条件下形成，以形成该平滑的轮廓。
3.根据权利要求2所述的半导体元件的制造方法，其特征在于：该预定的条件包括预定的沉积/蚀刻比。
4.根据权利要求1所述的半导体元件的制造方法，其特征在于：该至少一垂直的侧壁包括复数个凹部与复数个凸部。
5.根据权利要求4所述的半导体元件的制造方法，其特征在于：该高分子层是覆盖该光刻胶层的该垂直的侧壁的该写凹部与该些凸部。
6、根据权利要求4所述的半导体元件的制造方法，其特征在于：该高分子层是覆盖该垂直的侧壁的该些凹部。
7.根据权利要求1所述的半导体元件的制造方法，其特征在于：该高分子层沉积覆盖在该水平的表面。
8.根据权利要求1所述的半导体元件的制造方法，其特征在于：该高分子层形成的步骤是使用等离子增强型化学气相沉积工艺，用以形成该高分子层时的压力范围在7mTorr-30mTorr之间。
9.根据权利要求1所述的半导体元件的制造方法，其特征在于：该第一材质层包括多晶硅、介电材料或金属层其中之一。
10.根据权利要求1所述的半导体元件的制造方法，其特征在于：还包括在该第一材质层上形成一抗反射涂布层的步骤。
CNB021465789A 2002-10-22 2002-10-22 半导体元件的制造方法 Expired - Fee Related CN1303648C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021465789A CN1303648C (zh) 2002-10-22 2002-10-22 半导体元件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021465789A CN1303648C (zh) 2002-10-22 2002-10-22 半导体元件的制造方法

Publications (2)

Publication Number Publication Date
CN1492478A CN1492478A (zh) 2004-04-28
CN1303648C true CN1303648C (zh) 2007-03-07

Family

ID=34232789

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021465789A Expired - Fee Related CN1303648C (zh) 2002-10-22 2002-10-22 半导体元件的制造方法

Country Status (1)

Country Link
CN (1) CN1303648C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575787B (zh) * 2014-10-16 2018-02-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319822B1 (en) * 1998-10-01 2001-11-20 Taiwan Semiconductor Manufacturing Company Process for forming an integrated contact or via

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319822B1 (en) * 1998-10-01 2001-11-20 Taiwan Semiconductor Manufacturing Company Process for forming an integrated contact or via

Also Published As

Publication number Publication date
CN1492478A (zh) 2004-04-28

Similar Documents

Publication Publication Date Title
JP3004002B2 (ja) 反射防止コーティングおよびその形成方法
US10438807B2 (en) Low roughness EUV lithography
US6750150B2 (en) Method for reducing dimensions between patterns on a photoresist
JP3117429B2 (ja) 多層基板構造
KR100304708B1 (ko) 이중층 반사방지막을 갖는 반도체소자 및 그 제조방법
CN100477135C (zh) 一种在沟槽蚀刻中降低线条边缘粗糙度的方法及其半导体器件
JP2000347004A (ja) 炭化水素系のガスを用いた反射防止膜の形成及び適用方法
WO2006083592A1 (en) Method for reducing critical dimensions using multiple masking steps
WO2001093312A2 (en) Method for depositing a selected thickness of an interlevel dielectric material to achieve optimum global planarity on a semiconductor wafer
CN101454878B (zh) 层间绝缘膜的干式蚀刻方法
CN1518091A (zh) 金属镶嵌的制造方法及其结构
CN1303648C (zh) 半导体元件的制造方法
CN101046626A (zh) 一种在制造光掩模时蚀刻钼层的方法
CN1279583C (zh) 对准标记的制造方法
CN1299328C (zh) 缩小图案间隙且确保该间隙的方法
CN1291463C (zh) 金属导线的蚀刻方法
JP2003158072A (ja) フォトレジストのパターン間の寸法を小さくする方法
CN1481020A (zh) 具抗反射涂层的内连线制造方法及其结构
CN1210761C (zh) 形成混合性抗反射层的方法
US11615958B2 (en) Methods to reduce microbridge defects in EUV patterning for microelectronic workpieces
CN1267985C (zh) 金属内连线的制造方法
KR100454821B1 (ko) 반도체 소자의 금속 배선 형성 방법
CN100361275C (zh) 蚀刻工艺以及图案化工艺
US7303995B2 (en) Method for reducing dimensions between patterns on a photoresist
CN1466188A (zh) 修正凸块轮廓的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070307

Termination date: 20191022

CF01 Termination of patent right due to non-payment of annual fee