JP3117429B2 - 多層基板構造 - Google Patents

多層基板構造

Info

Publication number
JP3117429B2
JP3117429B2 JP10231729A JP23172998A JP3117429B2 JP 3117429 B2 JP3117429 B2 JP 3117429B2 JP 10231729 A JP10231729 A JP 10231729A JP 23172998 A JP23172998 A JP 23172998A JP 3117429 B2 JP3117429 B2 JP 3117429B2
Authority
JP
Japan
Prior art keywords
layer
resist
substrate
thickness
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10231729A
Other languages
English (en)
Other versions
JPH11150115A (ja
Inventor
キャサリナ・イー・ベイビッチ
ティモシィ・アラン・ブルナー
アレッサンドロ・シーザー・キャレガリ
アルフレッド・グリル
クリストファー・ブイ・ジャーネス
ヴィシュナバイ・ヴィッタルバイ・パテル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH11150115A publication Critical patent/JPH11150115A/ja
Application granted granted Critical
Publication of JP3117429B2 publication Critical patent/JP3117429B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0276Photolithographic processes using an anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photoreceptors In Electrophotography (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路(IC)
を製造するのに有用な構造、特に、複数の層を有する構
造、さらには、二層レジスト系に用いられる無定形炭素
膜をベースにした調整可能な厚い下部層被膜を有する構
造、およびその構造を製造するのに有用な方法を開示す
る。
【0002】
【従来の技術】論理チップおよびメモリチップのデバイ
ス寸法が約0.25μm以下になると、現在用いられて
いる単一層レジストは、一般の露光装置では役に立たな
い。紫外線(UV)および遠紫外線(DUV)波長にお
ける基板の反射は、限界寸法(CD)公差を厳しく制限
する定在波効果およびレジスト・ノッチングを生じるこ
とは周知である。ノッチングは、基板トポグラフィ、お
よびレジスト上の露光エネルギーに局部的な変化を生じ
させる不均一な基板反射率によって生じる。定在波は、
薄膜干渉(TFI)、すなわち、レジストの厚さ方向に
おける光強度の周期的な変動である。これら光の変動
は、レジストの平坦化が下側のトポグラフィによって異
なる厚さを与えるために生じる。薄膜干渉は、単一層の
ホトレジスト・プロセスのCD制御に支配的な役割を果
たし、光学位相の微小変動による有効露光線量の大きな
変動を生じさせる。
【0003】線幅制御は、有効なマイクロリソグラフィ
・プロセスの最も重要な要件の一つである。典型的な基
準は、描画された線幅を目標値の10%以内としなけれ
ばならないことである。線幅の変動を生じさせる多くの
プロセス変数がある。図17は、レジストの線幅が露光
エネルギーによってどのように変動するかのシミュレー
ションを示している。約10mJ/cm2 の露光エネル
ギーは、0.25μmという目標寸法にかなり近い線を
描画する。8.5mJ/cm2 の不足露光状態は、0.
4μmの線を描画し、12.5mJ/cm2 の過露光状
態は、0.14μmの線を描画する。±10%の基準内
で所望の0.25μmの線を描画する唯一の方法は、露
光エネルギーを注意深く制御することである。
【0004】残念なことには、ホトレジスト内の露光エ
ネルギーに影響を与え得る多くのプロセス要因がある。
このような露光変動の最も重要な原因は、“Optim
ization of optical proper
ties of resist processe
s”,(T.Brunner,SPIE Procee
dings Vol.1466,p.297,199
1)に記載されているように、薄膜干渉効果によるもの
である。半導体製造に用いられる薄膜、例えば、チッ化
シリコンまたは酸化シリコンは厚さにある程度の変動を
有し、これが、レジストの中に入る露光エネルギーの変
動につながる。ホトレジストが厚さの変動する酸化シリ
コンの上にある場合は、シミュレーションによって示さ
れるように、何がどのように変動するかについて考えて
みよう。図18は、ウエハの全反射率を、酸化物(層#
1)の厚さの関数として示している。50%の最大反射
率と約20%の最小反射率とを有する、意味のある正弦
波変動が観察される。図19は、計算されたレジストの
線幅を、酸化物の厚さの関数として示しており、線幅が
厚さの小さな変動によって大きな影響を受けることを示
している。図18と図19とを比較すると、レジストの
反射が小さいと線幅が小さく(過露光)、レジストの反
射が大きいと線幅が大きい(不足露光)ことを示してい
る。基本的なメカニズムは、薄膜干渉が、レジスト内の
露光エネルギーを、酸化物の厚さによって変動させると
いうものである。
【0005】反射防止膜(Anti−Reflecto
r Coat)すなわちARCは、このような影響を少
なくするのに用いられる。そこで、炭素ARCを有する
一例を考える。図20は、上部のレジスト,ARC層#
1,酸化物層#2,およびシリコン基板を有する薄膜ス
タックを示している。図21は、レジストの反射率を、
酸化物の厚さの関数として示している。ARCの存在
は、反射率を酸化物の厚さとは殆ど無関係の約8%にす
る。これは、酸化物の厚さがかなり変動しても、露光エ
ネルギーは変動しないことを示している。予想したよう
に、図22における線幅対酸化物厚さ曲線は殆ど平坦で
ある。データの全範囲は、±10%の線幅制御基準に容
易に適合する。
【0006】現在の半導体プロセスは、厚さが変動する
多くの薄膜を有することがあり、また、ホトレジスト膜
自体も厚さが変動する。ARC層は、一般に、プロセス
スタックの多くの層の厚さに依存する線幅の減少に適用
できる。この特許出願で与えられる炭素ARCは、詳細
に説明されるように、特に、魅力的な手段である。
【0007】これら問題を克服するために、ここでは、
多層レジスト系が開示されている。この方法では、UV
−DUVを吸収する第1の厚い下部のポリマー層が基板
上にスピン塗布される。この層は、下側の構造を平坦化
して薄膜干渉を小さくする効果と、基板の反射(ノッチ
ング)を弱める効果とを有している。第2の薄いSi含
有レジスト層が、上部にスピン塗布される。この薄い層
は、高解像度のイメージ形成層として用いられ、また、
レジスト現像後に、酸素反応性イオンエッチングのため
の転写パターン層として用いられる。下部層は、現像液
に侵されず、レジストの上部層は、そのSi成分の故に
酸素プラズマによってエッチングされない。このプロセ
スは、例5でより詳細に説明する。多層レジスト技術に
ついての概要は、“Polymeric silico
n−containing resist mater
ial”,R.D.Miller and G.M.W
allraff,Advanced Material
s for Opticsand Electroni
cs,Vol.4,95−127(1994)により知
ることができる。現在用いられている下部層は、“Bi
layer resist approach for
193 nm lithography”,Scha
edely et al.,Proc.SPIE−In
t.Soc.Opt.Eng.(USA)Vol.27
24 1996,p344−54に示されている、ノボ
ラックレジストである。この“スピン塗布(spin
on)”ポリマー材料に関連する主な問題は、サブミク
ロン構造上への劣ったコンフォーマリティ(confo
rmality)と、劣った光学的調整可能性と、イメ
ージ形成レジストとの界面において限界寸法(CD)の
変動を生じる化学的相互作用である。
【0008】厚い単一層レジストが二層の代わりに用い
られると、レジストパターンの機械的破壊が生じること
が、“Characterization of th
eresist pattern collapse
in a chemically amplified
resist”,Cha−Won Koh,Cheo
ul−Kyu Bok,and KiHo Baik,
Interface1996 Proc.p295−3
02,S.Diego Ca.1996に示されてい
る。
【0009】
【発明が解決しようとする課題】本発明の目的は、改良
されたレジストを提供することにある。
【0010】本発明の他の目的は、複数層からなる改良
されたレジストを提供することにある。
【0011】本発明の他の目的は、下部層が厚い調整可
能な層である複数の層を有するレジストを提供すること
にある。
【0012】本発明の目的は、蒸着による下部平坦化層
の形成を提供することにある。蒸着膜は、二層および三
層のレジスト系で用いると、スピン塗布ポリマーと比較
して、はるかに増大した光学的純度および調整可能性を
有する。
【0013】本発明の他の目的は、二層/三層のレジス
ト系におけるDUV(365,248,193nm)下
部層を形成するのに必要な光学的特性を有するa−C:
H膜を蒸着することによって付着する方法を提供するこ
とにある。これらの膜は、幅広い光学的調整可能性を有
する、すなわち、nおよびkは、プロセス条件を変更す
ることによって変えることができる。これらの膜は、容
易に異方的にパターンニングすることができ、酸素プラ
ズマによって除去することができる。この方法は、半導
体産業で現在用いられている製造装置に容易に拡張する
ことができる。
【0014】本発明の他の目的は、Ar/炭化水素/ヘ
リウム/水素/フルオロカーボン/窒素/酸素の混合ガ
ス内で蒸着による付着を行うことにある。好適には、炭
化水素は、シクロヘキサンまたはアセチレンであり、好
適には、フルオロカーボンは、ヘキサフルオロベンゼン
である。より大きい屈折率は、プラズマチャンバ内のヘ
キサフルオロベンゼン(HFB)の流れを制限または排
除することによって得られる。より小さい屈折率は、H
FBの流れを増大し、炭化水素ガスの流れを制限または
排除することによって得られる。大きい吸光係数kは、
高いカソードバイアス電圧を用いて膜を付着することに
よって得られる。より小さいkの値は、バイアス電圧を
減少することによって得られる。微妙な光学的調整可能
性は、適切な流量の窒素および/または酸素を用いるこ
とによって達成することができる。水素は、光学的特性
と膜耐久性とを調整するのに用いられる。
【0015】本発明の他の目的は、基板およびレジスト
/下部層の界面とに発生する反射を小さくするのに最適
化された光学的特性を有する、二層レジスト系における
下部層として用いられる無定形炭素膜を蒸着によって付
着する方法を提供することにある。この下部層は、厚い
平坦化反射防止膜(ARC)として働き、さらに、薄膜
干渉を小さくする。プロセスガス化学物質およびプロセ
スパラメータは、一般に、必要な光学的特性を達成する
ように個々に最適化される。
【0016】本発明の他の目的は、改良された反射防止
膜を形成するために、屈折率nおよび吸光係数kが膜の
深さにわたって変化する厚いARC層を蒸着によって付
着する方法を提供することにある。一例として、ARC
層が異なる光学的特性を有する3つの異なる層に分割さ
れることを示す。この層は非常に低い反射率と、プロセ
スの変動に対して大きい公差とを有することが示され
る。また、この付着技術は、“SPIE Vol.27
26,p.573(1996)”にTanaka等によ
り記載されているような、光学的特性が膜の深さにわた
って連続的に変化する層に適用することができる。さら
に重要なことには、技術的に厚いARC層のnおよびk
が隣接する層のnおよびkに完全に一致すると、反射は
なくなり、CD制御を著しく改良する。
【0017】
【課題を解決するための手段】本発明の広い形態は、多
層レジスト系およびその製造方法である。
【0018】本発明の特定の形態は、多層レジスト系、
および調整可能な光学的特性を有するa−C:X:H
(Xは、フッ素,窒素,酸素,Siである)の蒸着によ
る製造方法を提供する。得られた炭素膜は、ダイヤモン
ド・ライク・カーボンまたは、無定形炭素と呼ばれるも
のよりなる。
【0019】本発明による方法および構造のまたさらに
他の特定の形態は、一回の付着あたり約1sccmのよ
うな任意の少量の窒素および/または酸素を有する炭化
水素/フルオロカーボン/水素プラズマから、蒸着によ
って水素添加炭素膜を付着することである。ここで製造
される膜は、365,248,193nmの波長で独立
して調整できる屈折率nおよび吸光係数kを有し、厚い
平坦化反射防止膜に極めて有効である。さらに、本発明
によって形成される膜は、トポグラフィにコンフォーマ
ルに付着することができ、多層レジスト系における下部
層として用いられるときに、酸素および/またはフッ素
の反応性イオンエッチング・プロセスで容易にパターニ
ングまたは除去することができ、従って、チップ製造の
ためのパターニングを容易にする。
【0020】本発明による方法および構造のさらに他の
特定の形態は、蒸着によって無定形炭素膜を付着するこ
とであり、これは、炭化水素ガス,フルオロカーボンガ
ス,水素ガス,任意の少量の酸素ガスおよび/または窒
素ガスを予め混合する工程と、カソードおよび基板を含
む反応チャンバを用意する工程と、上記混合ガスをチャ
ンバ内に導入する工程と、カソードにRFバイアス電位
を与えてプラズマを生成し、蒸着によって基板上にa−
C:X:H膜を付着する工程とを含んでいる。
【0021】本発明による構造および方法のまた他の特
定の形態は、混合ガスを用いることによって無定形炭素
膜を付着することである。混合ガスは、ヘキサフルオロ
ベンゼン,水素,シクロヘキサン,アセチレンを含み
(これらはHeまたはArで希釈し、または希釈しなく
てもよい)、蒸着によって膜を反応的に付着する。この
方法を用いることによって屈折率nおよび吸光係数k
を、UVおよびDUVの波長において独立して光学的に
調整することができる。さらに、特に、UVおよびDU
Vの屈折率nおよび吸光係数kは、365,248およ
び193nmの波長において、それぞれ約1.4〜約
2.1および約0.1〜約0.6に調整することができ
る。従って、これらの膜は、二層レジスト系において厚
い平坦化下部層として用いられるのに必要な全ての要件
を満たしている。
【0022】
【発明の実施の形態】本発明は、構造と、その構造を製
造する方法に関する。構造は、多層、好適には、二層/
三層レジスト系において平坦化かつ光学的に調整可能な
厚い下部ARCとして用いられる高品質の水素添加炭素
膜を、炭化水素および/またはフッ素化炭化水素(フル
オロカーボン)プラズマにより、蒸着する方法によって
作製される。本発明によって作製される膜は、基板およ
びイメージ形成ホトレジストの光学的特性に適合するよ
うに、任意で膜厚に沿って変化する(graded)、
調整可能な屈折率および吸光係数を有する。本発明によ
って作製される膜のUVおよびDUVにおける光学的特
性およびリソグラフィック・フィーチャは、R.D.M
illerおよびG.M.WallraffによってA
dvancedMaterials for Opti
cs and Electronics,Vol.4,
95−127(1994)に報告されたジアゾナフトキ
ノン−ノボラック型ホトレジストのような他のポリマー
膜によって得られるものよりもはるかに優れている。従
って、本発明の厚い平坦化無定形炭素膜で被覆されたS
i基板は、薄膜干渉、並びにUVおよびDUV波長にお
ける基板反射率を非常に減少し、その結果、CD制御を
改良する。
【0023】図1は、本発明の無定形炭素膜を付着する
のに用いることができるPECVD(プラズマ強化化学
的気相蒸着)付着装置8を示す図である。この装置は、
反応器チャンバ10を備え、このチャンバは、図示され
ていない真空ポンプから反応器チャンバ10を分離する
スロットルバルブ11を有する。カソード19は、反応
器チャンバ10に取り付けられ、誘電体スペーサ27に
よって反応器チャンバから絶縁されている。このカソー
ド19は、抵抗ヒータ17を備える。基板15は、カソ
ード19の内側端に固定される。カソード19は、調整
できる無線周波数源14に電気的に接続され、カソード
19と無線周波数源14との間のインピーダンスは、マ
ッチング・ボックス13を用いることによって整合され
る。電気的な戻りアースは、反応器チャンバ10に接続
されるプレート16により与えられる。
【0024】また、反応器チャンバ10は、シャワーヘ
ッド12を経てチャンバ10内に種々のガス材料を導入
するための管路20,21,22,23,24,25,
26を有する。例えば、炭化水素ガスおよび予め混合さ
れた炭化水素混合ガスは、管路25および26を経て反
応器チャンバ10内に導入される。フッ素添加炭素ガス
および水素ガスは、それぞれ管路21および20を経て
チャンバ10内に導入される。反応性ガスである酸素お
よび窒素は、それぞれ管路23および22を経てチャン
バ10内に導入され、一方、基板をクリーニングするA
rガスは、管路24を経て導入される。
【0025】本発明で用いられる炭化水素ガスは、次の
ような全ての炭化水素化合物とすることができる。ま
ず、ガス状であることが可能であることと、次に、本発
明のプロセスによって用いられる反応条件でプラズマを
形成することができることである。炭化水素という用語
は、化合物を形成する分子が炭素原子および水素原子の
みを含むことを意味する。本発明の一実施例によると、
飽和または不飽和の炭化水素化合物が、本発明のプロセ
スによって用いることができる。定義によれば、飽和炭
化水素化合物は、分子が炭素の一重結合のみを含む化合
物であるが、不飽和化合物は、分子が炭素の二重または
三重結合を含む化合物である。
【0026】本発明の特に好適な実施例では、無定形炭
素膜を形成するのに用いられる好適な反応性炭化水素お
よびフルオロカーボンのガスは、不活性ガスで任意に希
釈されたシクロヘキサンおよびヘキサフルオロベンゼン
(HFB)である。さらに、シクロヘキサン/アセチレ
ン/メタンのような炭化水素ガスの混合物を、本発明の
反応性炭化水素ガスとして用いることができることを理
解すべきである。
【0027】本発明で用いられるガスは、約95.5%
以上の純度を有する。好適な実施例では、ガスは、約9
8.5〜約99.99%の範囲の純度を有する。最も好
適には、ガスは、99.99%以上の純度を有する。
【0028】炭化水素ガス,フルオロカーボンガス,水
素ガス,ヘリウムガス,アルゴンガスは、まず、約1m
Torr〜1000mTorrのアルゴン,水素,炭化
水素,フルオロカーボンおよびヘリウムの全圧を与える
のに十分な流量で別個の流量コントローラを通過させる
ことによって、チャンバ内に導入される。最も有効な無
定形炭素膜を与えるには、アルゴン,水素,炭化水素,
ヘリウムの混合ガスの圧力は、約1〜500mTorr
であることが好ましい。また、上述した条件は、アルゴ
ン,水素,ヘキサフルオロベンゼン,炭化水素,ヘリウ
ムを、1個または2個または3個のガスシリンダ内で、
所望のガス濃度を与える全ての可能な組み合わせで予め
混合することによって得ることができる。より好適に
は、アルゴンガス,水素ガス,フルオロカーボンガス,
炭化水素ガスは、別個の流量コントローラを経てチャン
バ内に導入される。
【0029】本発明の無定形炭素膜で被覆できる適切な
基板は、プラスチック,金属,種々の種類のガラス,磁
気ヘッド,電子チップ,電子回路基板,半導体デバイス
などを含む。被覆される基板は、基板が反応器チャンバ
装置内に配置できるならば、いかなる形状または寸法で
あってもよい。従って、ある寸法を持つ規則的または不
規則的な形状の物体を、本発明で用いることができる。
より好適には、基板は、半導体デバイスの製造に用いら
れるSi基板である。基板は、反応器装置の反応性スパ
ッタリング・チャンバの内側のカソードホルダー上に設
けられる。次に、反応器チャンバは、気密封止され、約
1×10-3〜約1×10-7Torrの範囲の圧力まで排
気される。上述した所望の圧力範囲まで反応器チャンバ
を排気した後、次に、基板は、25〜400℃の温度ま
で加熱される。最も好適には、基板は、全付着プロセス
を通して約50〜約200℃の一定温度に保持される。
【0030】用いられる基板材料は、無定形炭素膜を付
着する前に、チャンバ上のRFカソードを用いて、RF
スパッタ・クリーニングをする、あるいはしなくともよ
い。本発明によって用いられる適切なクリーニング技術
は、水素,アルゴン,酸素,窒素,またはそれらの混合
ガスによるRFプラズマ・クリーニングを含み、これ
は、単独または適切な一連の組み合わせで行われる。
【0031】必要な排気圧を達成した後、混合ガスが、
約1〜1000sccmの流量で反応器チャンバ内に導
入される。より好適には、反応ガスの流量は、1〜10
0sccmであり、水素ガスの流量は、1〜100sc
cmである。最も好適には、シクロヘキサンガスの流量
は、約5sccmである。ガスは、約5〜200mTo
rrの圧力で反応器チャンバ内に導入される。本発明の
他の形態では、この混合ガスは、約100mTorrの
圧力で導入される。
【0032】付着時に、RFバイアスを、カソード上に
設けられた基板に供給した。カソードのDC自己バイア
ス電圧は、炭素付着プロセスを通して−10〜−100
0Vの範囲であった。この自己バイアス電圧は、RF電
力をカソードに供給することによって得られた。無線周
波数インピーダンスの整合は、RFマッチング・ボック
スを用いることによって得られた。最も好適には、基板
に供給されるRFバイアス電圧は、実験を通して−30
0Vに維持された。さらに好適には、基板に加えられた
電力密度は、0.005〜5W/cm2 である。最も好
適には、本発明によって用いられる電力密度は、付着プ
ロセスを通して0.62W/cm2 に維持される。
【0033】無定形炭素膜は、基板上に実質的に連続す
る被覆が得られるような速度で、基板上に付着される。
特に、前述したプロセス・パラメータを用いることによ
って、無定形炭素膜は、約20〜4000Å/分の速度
で基板上に付着される。最も好適には、無定形炭素膜の
基板上への付着速度は、約1600Å/分の速度であ
る。
【0034】本発明によると、基板上に付着された無定
形炭素膜の厚さは、1000〜50000Åである。よ
り好適には、無定形炭素膜の厚さは、3000〜700
0Åである。バイアス電圧,ガス流量,圧力のようなプ
ロセス・パラメータを変えることによって、膜の光学定
数を変えることができる。ここでは、膜の光学定数は、
屈折率nおよび吸光係数kとして定義される。従って、
ArまたはHe中にシクロヘキサンまたはアセチレンを
単に希釈することによって、あるいは、シクロヘキサン
をHFB/水素との混合ガス(表1)に変えることによ
って、定義された光学定数を有する基板を作製すること
が可能である。本発明によって作製された二層レジスト
系応用における下部層としての無定形炭素膜の好適な光
学定数は、365と248と193nmの波長では、k
=0.1〜0.6およびn=1.40〜2.1の範囲に
ある。
【0035】主として、本発明によって形成された無定
形炭素膜は、UV(365nm)およびDUV(248
および193nm)用二層レジスト系応用に用いられる
理想的な厚い平坦化下部反射防止被膜として用いること
ができる。“スピン塗布ポリマー(spin on p
olymer)”と比較して炭素ARCの利点は、著し
く改良された光学的純度および調整可能性と完全性を有
して、コンフォーマルに付着することができ、これによ
り、ライン幅制御および集積回路の性能を高めることが
できることである。
【0036】光学的リソグラフィにおける有効な露光線
量は、薄膜干渉のために、レジスト厚さにより周期的に
変化することは周知である。スイング比Sは、干渉最大
厚さと干渉最小厚さとの間の露光変化の比として定義さ
れる。Sは、特定のレジストプロセスの品質の基本的な
測度である。スイング比をほぼ0まで減少することによ
って、レジストプロセスは、レジストによる光学的位相
の変動および付着された膜厚の非均一性を許容すること
ができる。スイング比は、次の式によって計算すること
ができる。
【0037】
【数1】 1 は、レジスト/空気の界面における反射率であり、
2 は、上部レジスト/ARCの界面における反射率で
ある。αはレジストの吸光係数であり、Dはレジストの
厚さである。本発明では、我々は、最適化された下部層
ARCに対して二層レジストプロセスを用いてR2 を小
さくすることによってスイング比を減少させることに主
に関心を持っている。上記パラメータの重要性を説明す
る図を、図2に示す。一般に、二重レジスト系は、下部
層の光学的パラメータ(nおよびk)と最適厚さとを決
めるようにモデル化することができる。これを達成する
ためには、全ての膜構造の光学定数を知ることが、スイ
ング比の減少率を計算するために必要である。
【0038】一般に、ARCの厚さdは、膜の光吸収に
依存して3000〜7000Åの間で変動する。吸光係
数kは、0.11〜0.5の間で変動する。より一般的
には、kの値は、スイング比の減少率10に対してDU
Vでは0.11〜0.3であった。屈折率nは、1.4
〜2.1の間で変動する。より一般的には、nの値は、
DUVでは1.65〜1.90の間であった。
【0039】本発明の範囲を説明するために以下の例が
与えられる。これらの例は説明のためにのみ与えられ、
本発明は、これに限定されるものではない。
【0040】例1 以下の例は、二層系の最適な下部層パラメータを得るた
めの計算を示す。パラメータは、レジスト/下部層の界
面における反射を減少するように最適化される。計算
は、Optics,by E.Hecht and
A.Zajac,published in 1979
by Wiley,pages 312〜313のよ
うな標準のテキストブックに示されているフレネル係数
を用いるアルゴリズムに基づく。これらのシミュレーシ
ョンは、多くの異なる構造に拡張することができ、以下
に与えられる例によって制限されない。この例でシミュ
レートされた構造を、図3および図4に示す。
【0041】基板は、シリコンであり、その上部には任
意のSiO2 層を有し(図4)、その上に厚い下部層と
イメージ形成レジストが設けられている。この実験にお
けるパラメータは、酸化物厚さと、下部層の光学定数n
およびkと、膜厚dとである。イメージ形成レジストの
屈折率n,吸光係数k,および膜厚dは、一定であり、
n=1.78,k=0.018,およびd=2000Å
によって与えられる。この例では、3つの異なる下部層
ARCの厚さ、d=3000,5000,7000Åが
シミュレートされる。
【0042】二層系の品質は、式(1)で定義されるス
イング比の大きさの減少に寄与する低い(R2 )基板反
射率によって決められる。また、図3は、3000Åの
厚さの下部層(ARC)のn(ARC層の)およびk
(ARC層の)の関数で、シミュレートされた基板反射
率の等高プロット(定数R2 の等高線)を示す。例え
ば、横線k=0.24は、最悪のケースである幾つかの
反射率等高線0.007と交差する。248nmにおけ
るSiの反射率は約0.7であり、スイング比の減少率
(0.7/0.007)0.5 =10が得られる。図3お
よび図4は、スイング比減少率10に対して、約1.6
5〜約1.96の広い範囲の屈折率の値が許容される。
より大きいスイング比減少率が必要ならば、1.85に
近い屈折率の値が望ましい。一般に、これらのシミュレ
ーションにより、最適値に近いk(ARC)値の範囲
が、スイング比を一桁以上減少させることによって得ら
れる。図4は、酸化物厚さの反射率等高線をk(AR
C)の関数で示す。上述したように、k=0.24にお
いて、R2 ≦0.007であり、スイング比減少率10
となる。
【0043】図5,図6(図3,図4に対応する)は、
5000Åの厚さの下部層に対するシミュレーション結
果を示す。上述したと同じ論法に従い、スイング比減少
率15となるR2 ≦0.003に対して、好ましいn
(ARC)およびk(ARC)の値は、それぞれ1.7
0〜1.90および0.15〜0.22の範囲にある。
同様に、図7,図8(図3,図4に対応する)は、スイ
ング比減少率25が、それぞれ約1.84および約0.
11のn値およびk値を有する7000Åの厚さのAR
Cについて得ることができることを示す。これらの等高
線プロットは、重要なスイング比減少率(≧10)を得
るために、広い範囲のn値およびk値を選択することが
できることを示し、また、上記の数字は説明のために与
えられたものであることに留意すべきである。最後に、
より高度の平坦化を実現する、すなわち薄膜干渉を小さ
くするためには、下部ARC層は、好適には、5000
Å以上の厚さでなければならない。
【0044】例2 この例では、非常に小さいスイング比の値を有するより
広いプロセス・ウィンドウを、厚い下部層の光学的特性
を調整することによってどのようにして得ることができ
るかを示している。n=1.83およびk=0.295
を有する約150Å厚さの薄い接着層が、まず、Si上
に付着される(図18の表1を参照のこと)。好適には
フッ素化炭素膜である第2の層が、上部に付着される。
この層は、約5000Åの厚さである。この場合、接着
層は、厚いARC層のフッ素がSi基板またはSiO2
を侵すことを防止する。一般に、フッ素化炭素膜のより
小さい屈折率は、Siの屈折率およびSiO2 の屈折率
を整合させるのに役立つ。n=約1.78の屈折率およ
びk=約0.21の吸光係数を有する第3の層は、イメ
ージ形成レジストの光学定数によりよく一致するように
上部に付着される。この構造についてのシミュレートさ
れた反射率等高線を、図9および図10に示す。この調
整可能な構造を、図5,図6の単一層と比較すると、プ
ロセス・ウィンドウの大きな改良が得られる。調整可能
な構造の反射率等高線0.001を囲む領域は、図5,
図6の単一層よりも約1けた(one order o
f magnitude)大きい。従って、約27のス
イング比減少率は、例1と同じ論法を用いて計算するこ
とができる。表1(図18)は、低い屈折率および高い
吸光係数の広い範囲を、フッ素化炭素膜を用いることに
よって達成できることを示す。
【0045】例3 以下の例は、水素添加およびフッ素添加された無定形炭
素膜(厚い下部層ARCとして用いられる)を、基板
上、好適にはSi上に、シクロヘキサンガスまたはHF
B内でプラズマ強化化学的気相蒸着(PECVD)によ
って付着するプロセスを示す。この膜は、例1および例
2でシミュレートされたものと同様の光学的特性を有す
る。
【0046】この実験は、5インチ(12.7cm)ま
たは8インチ(20.3cm)の丸いSi基板上に無定
形炭素膜を付着するように行われた。予備洗浄された基
板は、図1のカソード上に配置される前に、残留粒子を
除去するために、(濾過された)窒素ガスでブロー乾燥
された。その後、このシステムは、約1×10-8Tor
r以下のベース圧力まで排気された。基板は、炭素膜の
Si基板への良好な接着を保証するために、100mT
orrのAr圧力、0.4W/cm2 の電力密度で1分
間スパッタ・クリーニングされた。無定形炭素膜が、2
5sccmの流量のシクロヘキサンガスから付着され
た。カソードの電力密度は、−317Vの負の自己バイ
アスを生じる0.62W/cm2 であり、圧力は100
mTorrであった。全付着プロセスの際、基板は59
℃に保持された。フッ素添加膜が付着されなければなら
ない場合は、シクロヘキサンガスをヘキサフルオロベン
ゼン/水素の混合ガスで置き換えることができる。用い
られたプロセスパラメータの一覧を表1(図18)に示
す。本発明のプロセスに使用されるガスは、約99.9
9%以上の純度を有する。無定形炭素膜は、約215Å
/分の速度で基板上に付着された。
【0047】例4 以下の例は、シクロヘキサンガスから蒸着によって付着
された無定形炭素膜の光学定数n(ARC)およびk
(ARC)をどのように測定するかを示す。この測定方
法は、種々の異なるプロセスに適用することができ、上
記2つの例によって限定されることはない。
【0048】光学定数は、n&k Technolog
y,S.Clara,Caによって製造されたn&k
Analyzerを用いて測定された。この装置および
動作の説明は、米国特許第4,905,170号明細書
に示されている。それらは、広帯域分光測定器に基づい
た方法と、ForouhiおよびBloomer(Ph
ys.Rev.B,38,pp.1865−1874,
1988)によって導かれた光学定数の式とを用いてい
る。それらの分析は、屈折率nおよび吸光係数kについ
ての物理的モデルに基づき、半導体および誘電体膜の広
い分野に適用することができ、遠紫外線−近赤外線波長
の範囲で有効である。材料のn(λ)およびk(λ)
(λは波長)スペクトルは、直接に測定することができ
ないが、反射率測定値R(λ)のデコンボルーション
(de−convolution)により決定される。
この測定可能な量は、膜厚と、膜および基板の光学定数
とに依存している。“n&k法”は、反射率測定値をア
ンカップルする、正確で迅速な非破壊的な方法を与え
る。理論的反射率と測定された反射率とを比較するアル
ゴリズムを生成できる。この比較により、膜厚と、n
(λ)およびk(λ)スペクトルとを決定することがで
きる。
【0049】図11および図13は、例3の方法によっ
て付着された厚いARCとして用いられる無定形炭素層
の、n&k Analyzerによって測定された反射
スペクトル(900〜190nm)を示す。分析された
膜は、約5000および10000Åの厚さである。対
応するn値およびk値は、図12および図14にプロッ
トされている。これらの特定の例では、248nmで
は、nは約1.80〜約1.82、kは約0.22〜約
0.25変動し、これは、例1の反射率分析と矛盾しな
い。図12および図14のn&kスペクトルは、受け入
れられる値nおよびkが、例1で説明されたように、1
93および365nmでも得られることを示している。
最後に、計算された透過率曲線(図11および図13)
は、500〜700nmの透過率が、10000Åの厚
さの膜では20〜70%、5000Åの厚さの膜では3
2〜80%変動することを示している。これらの透過率
の値は、半導体チップの多層製造における適切なマーク
アライメントに対して受け入れられる。
【0050】例5 この例は、上述した二層レジスト系を用いて、0.25
μm以下のデバイス・フィーチャを形成する方法を示
す。図15は、製造プロセスのフローを示す。まず、例
3で説明したように、約3000Å以上の厚い無定形炭
素膜が、それぞれ約1.8および0.3の光学定数nお
よびkを有するSi基板上に付着される。薄い約200
0Åの好適にはシリコンを含むホトレジストが、上部に
スピン塗布され、90℃で90秒間ベークされる(図1
5(A))。レジストは、ノボラック,ポリヒドロキシ
スチレン,置換されたポリヒドロキシスチレンポリシラ
ン,ポリシロキサン,ポリシルセスキオキサンなどであ
り、その特殊な例では、ポリ(4−ヒドロキシベンジル
シルセスキオキサン),ポリ(シクロヘキシルメチルシ
ラン),ポリメチルシロキサンを含む2,1,5−ナフ
タキノンなどである。シリコンを含むレジストは、Ni
kon EXXステッパを用いて約38mJの線量で2
48nmの放射線に露光され、120℃で90秒間ポス
トベークされる。次に、レジストは、CD26 Shi
pley現像液で30秒間現像される(図15
(B))。最後に、無定形炭素膜が、25mTorrの
圧力で15分間50Wで酸素プラズマ内で反応性イオン
エッチングされる。ここで、シリコンを含むレジスト
は、酸素含有プラズマでエッチングされないのでエッチ
ングマスクとして働く(図15(C))。エッチングさ
れた二層構造をSEMで観測すると、シリコンを含むレ
ジストと厚い下部ARCとの間の境界がはっきり見え
る。下部炭素ARCは、異方的にエッチングされ、これ
により壁を垂直に保持することに留意すべきである。2
50nmのレジストラインによって、描画されたより細
かいラインは、約175nmでアスペクト比は3以上で
ある(図17)。基板上に発生した“グラス(gras
s)”は、酸素プラズマエッチングの際、シリコンを含
むレジストの汚染から生じ、非常に低密度のフッ素を含
むプラズマに極めて短い時間露光することによって、ま
たは酸素RIEの前により長時間の現像を用いることに
よって除去することができる。
【0051】まとめとして、本発明の構成に関して以下
の事項を開示する。 (1)少なくとも一つの主面を有する基板と、複数の表
面層と、少なくとも一つの蒸着された反射防止膜とを有
する構造。 (2)前記反射防止膜は、エネルギー活性材料の層で被
覆された下部層であることを特徴とする、上記(1)に
記載の構造。 (3)前記基板は、半導体,ポリマー,ガラス,金属、
およびそれらの組み合わせよりなる群から選択されたこ
とを特徴とする、上記(1)に記載の構造。 (4)前記エネルギー活性材料は、ドライシート形状の
シリコン含有ホトレジストであることを特徴とする、上
記(2)に記載の構造。 (5)前記エネルギー活性材料と前記下部層との界面の
反射率が約0.001であることを特徴とする、上記
(2)に記載の構造。 (6)スイング比減少率が、少なくとも約1/25以上
であることを特徴とする、上記(2)に記載の構造。 (7)前記基板は、シリコンよりなる半導体であること
を特徴とする、上記(3)に記載の構造。 (8)前記エネルギー活性材料は、UV波長に感応する
組成物,DUV波長に感応する組成物,UVおよびDU
V波長に感応する組成物、およびそれらの組み合わせよ
りなる群から選択されたこと特徴とする、上記(2)に
記載の構造。 (9)前記反射防止膜の屈折率および吸光係数が、前記
反射防止膜と前記基板との間の第1の界面と、前記反射
防止膜と前記エネルギー活性材料との間の第2の界面と
において、前記エネルギー活性材料と前記基板との屈折
率および吸光係数にほぼ一致するように、微細に調整さ
れることを特徴とする、上記(2)に記載の構造。 (10)前記反射防止膜は、炭素を含む材料よりなるこ
とを特徴とする、上記(1)に記載の構造。 (11)前記反射防止膜は、連続的に変化する屈折率に
よって、および連続的に変化する吸光係数によって、厚
さおよび光学的非均一性がほぼ一様であることを特徴と
する、上記(9)に記載の構造。 (12)前記屈折率は、365,248,および193
nmの波長で、約1.4〜約2.1の間で調整可能であ
ることを特徴とする、上記(9)に記載の構造。 (13)前記吸光係数は、365,248、および19
3nmの波長で、約0.1〜約0.6の間で調整可能で
あることを特徴とする、上記(9)に記載の構造。 (14)前記屈折率は、前記基板の前記主面の屈折率に
ほぼ一致するように、前記第1の界面において約1.5
に調整され、前記第2の界面に接触する前記エネルギー
活性材料の屈折率に一致するように、前記第2の界面に
おいて約1.8に調整されることを特徴とする、上記
(9)に記載の構造。 (15)前記吸光係数が、前記基板の前記主面の吸光係
数に一致するように、前記第1の界面において約0.5
に調整され、前記第2の界面に接触する前記エネルギー
活性材料の吸光係数に一致するように、前記第2の界面
において約0.1に調整されることを特徴とする、上記
(9)に記載の構造。 (16)前記蒸着材料が、ダイアモンド・ライク・カー
ボン(DLC),フッ素添加ダイアモンド・ライク・カ
ーボン(FDLC),フッ素および水素添加ダイアモン
ド・ライク・カーボン(FHDLC),窒素添加ダイア
モンド・ライク・カーボン(NDLC),フッ素および
水素添加無定形炭素,フッ素添加無定形炭素,フッ素添
加四面体状炭素,窒素添加無定形炭素,窒素および水素
添加無定形炭素,窒素添加四面体状炭素、およびそれら
の組合わせよりなる群から選択されたことを特徴とす
る、上記(1)に記載の構造。 (17)前記蒸着材料は、ドーパントを含むことを特徴
とする、上記(16)に記載の構造。 (18)前記蒸着材料は、酸素,フッ素,およびそれら
の組合わせを含むガスによる反応性イオンエッチングに
よってパターニング、および除去可能であることを特徴
とする、上記(10)に記載の構造。 (19)前記反射防止膜は、均一な厚さの単一層膜より
なり、前記単一層膜は、365,248,および193
nmの波長で、約1.42〜約2.1の範囲の屈折率
と、約0.1〜約0.6の範囲の吸光係数とを有するこ
とを特徴とする、上記(17)に記載の構造。 (20)前記反射防止膜は、248nmの波長で、約
1.6〜1.9の範囲の屈折率と、約0.22の吸光係
数と、300nmの均一な厚さとを有することを特徴と
する、上記(10)に記載の構造。 (21)約10のスイング比減少率を有することを特徴
とする、上記(20)に記載の構造。 (22)前記反射防止膜は、248nmの波長で、約
1.6〜1.9の範囲の屈折率と、約0.15の吸光係
数と、500nmの均一な厚さとを有することを特徴と
する、上記(10)に記載の構造。 (23)約5のスイング比減少率を有することを特徴と
する、上記(22)に記載の構造。 (24)前記反射防止膜は、248nmの波長で、約
1.6〜1.9の範囲の屈折率と、約0.12の吸光係
数と、700nmの均一な厚さとを有することを特徴と
する、上記(10)に記載の構造。 (25)約25のスイング比減少率を有することを特徴
とする、上記(24)に記載の構造。 (26)前記グレーデッド屈折率は、約1.4〜約2.
1であることを特徴とする、上記(11)に記載の構
造。 (27)前記グレーデッド吸光係数は、約0.6〜約
0.12であることを特徴とする、上記(11)に記載
の構造。 (28)前記反射防止膜は、基板上で約10〜約100
00nmの均一な厚さを有することを特徴とする、上記
(11)に記載の構造。 (29)厚い下部反射防止層の第1の層が、約1.5〜
1.7の範囲の屈折率と、約0.25〜0.45の範囲
の吸光係数と、約300〜700nmの厚さとを有し、
基板の第1の主面上に付着されたことを特徴とする二層
構造。 (30)前記厚い下部反射防止層の前記二つの層は、D
LC,FDLC,FHDLC,NDLC,フッ素および
水素添加無定形炭素,フッ素添加無定形炭素,フッ素添
加四面体状炭素,窒素添加無定形炭素,窒素および水素
添加無定形炭素,窒素添加四面体状炭素、およびそれら
の組合わせよりなることを特徴とする、上記(29)に
記載の二層構造。 (31)前記厚い下部反射防止層の材料が、酸素,シリ
コン,またはそれらの組合わせよりなる群から選択され
たドーパントを含むことを特徴とする、上記(30)に
記載の二層構造。 (32)前記厚い下部反射防止層の第2の層が、約1.
8の屈折率と、約0.21の吸光係数と、約20〜約1
00nmの厚さとを有し、前記基板の第2の主面上に付
着され、感光性材料を被覆されたことを特徴とする、上
記(29)に記載の二層構造。 (33)厚い下部反射防止層の少なくとも一つの層内の
屈折率および吸光係数が、前記層の厚さを通じて低い値
からより高い値まで連続的に変化することを特徴とする
多層構造。 (34)約1.8の屈折率と、約0.3の吸光係数と、
約2〜約30nmの厚さとを有する厚い下部反射防止層
の少なくとも一つの層を有することを特徴とする、上記
(33)に記載の多層構造。 (35)約1.5〜1.9の範囲の屈折率と、約0.1
5〜0.5の範囲の吸光係数と、約100〜約1000
nmの厚さとを有する厚い下部反射防止層の少なくとも
一つの追加層を有することを特徴とする、上記(33)
に記載の多層構造。 (36)約1.8の屈折率と、約0.21の吸光係数
と、約100〜約1000Åの厚さとを有する厚い下部
反射防止層の少なくとも一つの追加層を有することを特
徴とする、上記(33)に記載の多層構造。 (37)屈折率が、約1.9から約1.5までスムーズ
にグレーデッドである厚い下部反射防止層の少なくとも
一つの層を有することを特徴とする、上記(33)に記
載の多層構造。 (38)吸光係数が約0.15から約0.5までスムー
ズにグレーデッドである厚い下部反射防止層の少なくと
も一つの層を有することを特徴とする、上記(33)に
記載の多層構造。 (39)基板上に付着された反射防止層膜を製造する方
法において、前記反射防止層膜の付着のために、チャン
バの電極上に基板を設ける工程と、前記チャンバを排気
する工程と、前記基板を予備洗浄して、前記基板を加熱
する工程と、前記反射防止層を形成するガスを導入する
工程と、反射防止層を付着するのに十分な電力密度およ
び/または時間で、前記チャンバを励起して、被覆され
た基板を形成する工程と、前記チャンバから前記被覆さ
れた基板を取り出す工程と、を含むことを特徴とする製
造方法。 (40)前記基板が、半導体基板であることを特徴とす
る、上記(39)に記載の製造方法。 (41)前記チャンバは、反応性スパッタリング・チャ
ンバよりなることを特徴とする、上記(39)に記載の
製造方法。 (42)前記チャンバを排気する工程は、前記チャンバ
を約10-3〜約10-7Torrまで排気することを含む
ことを特徴とする、上記(39)に記載の製造方法。 (43)前記基板を加熱する工程は、約25℃〜約40
0℃の温度まで前記基板を加熱することを含むことを特
徴とする、上記(39)に記載の製造方法。 (44)前記基板を予備洗浄する工程は、前記基板をR
Fスパッタ・クリーニングすることを含むことを特徴と
する、上記(39)に記載の製造方法。 (45)前記蒸着された厚い下部反射防止層を形成する
ガスを導入する工程は、ヘキサフルオロベンゼン(HF
B)ガスを導入することを含むことを特徴とする、上記
(39)に記載の製造方法。 (46)前記HFBガスを導入する工程は、炭化水素ガ
スを導入し、その相対量を調整することをさらに含み、
前記厚い下部反射防止層における屈折率が、HFBの相
対量増大によってより小さくなることを特徴とする、上
記(45)に記載の製造方法。 (47)付着の際に、水素,酸素,およびそれらの組み
合わせよりなる群から選択されたドーパントレベルのガ
スを前記チャンバ内に導入する工程をさらに含むことを
特徴とする、上記(45)に記載の製造方法。 (48)基板を設ける工程と、前記基板上に厚い下部反
射防止層を付着する工程と、シリコン含有ホトレジスト
を上部にスピン塗布する工程と、前記レジストを90℃
で90秒間ベークする工程と、前記レジストをホトマス
クを通してDUV露光し、前記レジストを120℃で9
0秒間ポストベークする工程と、前記ホトレジストを現
像して、パターニングされたレジスト構造を形成する工
程と、前記パターニングされたレジスト構造をエッチン
グマスクとして、酸素および/またはフッ素含有プラズ
マで、前記厚い下部反射防止層を反応性イオンエッチン
グして、高アスペクト比を有する250nm以下のライ
ンを形成する工程と、を含むことを特徴とする製造方
法。 (49)前記基板は、磁気ヘッド,電子チップ,回路基
板,および半導体デバイスよりなる群から選択されたこ
とを特徴とする、上記(1)に記載の構造。 (50)パターニングされた反射防止膜を有する面を有
することを特徴とする構造。 (51)前記エネルギー活性材料は、電磁放射線,粒子
ビーム,および熱よりなる群から選択されたエネルギー
に感応することを特徴とする、上記(2)に記載の構
造。 (52)前記粒子ビームは、電子ビームであることを特
徴とする、上記(51)に記載の構造。 (53)前記ドーパントは、酸素,シリコン,およびそ
れらの組合わせよりなる群から選択されたことを特徴と
する、上記(17)に記載の構造。 (54)前記加熱する工程は、光学的,抵抗的,および
それらの組み合わせよりなる群から選択された手段によ
ることを特徴とする、上記(39)に記載の製造方法。 (55)前記反射防止層膜が、約100〜約10000
nmの厚い下部反射防止層膜の合計厚さでは、約2〜約
200nm/分の速度で付着されることを特徴とする、
上記(39)に記載の製造方法。 (56)前記少なくとも一つの蒸着された反射防止膜
は、所定の屈折率のプロファイル,所定の吸光係数のプ
ロファイル,および所定の厚さを有することを特徴とす
る、上記(1)に記載の構造。 (57)前記少なくとも一つの蒸着された反射防止膜
は、プラズマ付着,スパッタ付着,イオンビーム付着,
蒸着,およびそれらの組み合わせにより付着された膜よ
りなる群から選択されたことを特徴とする、上記(1)
に記載の構造。 (58)前記少なくとも一つの蒸着された反射防止膜
は、微細に光学的に調整されることを特徴とする、上記
(1)に記載の構造。 (59)前記チャンバを励起する工程は、プラズマ付
着,スパッタ付着,イオンビーム付着,蒸着、およびそ
れらの組み合わせよりなる群から選択されたプロセスに
よって前記反射防止層膜を付着することであることを特
徴とする、上記(39)に記載の製造方法。 (60)ドーパントを導入する工程をさらに含むことを
特徴とする、上記(39)に記載の製造方法。 (61)前記反射防止層膜を、制御された厚さ,屈折
率、および吸光係数を有するように付着することを特徴
とする、上記(39)に記載の製造方法。 (62)前記屈折率および前記吸光係数の少なくとも一
方は、非均一なプロファイルを有することを特徴とす
る、上記(1)に記載の構造。
【図面の簡単な説明】
【図1】本発明を実施するのに有用な蒸着装置の概略図
である。
【図2】スイング比の定義を示す図である。
【図3】300nmの下部層についてnおよびkの関数
で反射率等高線(反射率R2 の等高線)を示す図であ
る。
【図4】300nmの下部層についてkおよびSiO2
の厚さの関数で反射率等高線(反射率R2 の等高線)を
示す図である。
【図5】500nmの下部層についてnおよびkの関数
で反射率等高線(反射率R2 の等高線)を示す図であ
る。
【図6】500nmの下部層についてkおよびSiO2
厚さの関数で反射率等高線(反射率R2 の等高線)を示
す図である。
【図7】700nmの下部層についてnおよびkの関数
で反射率等高線(反射率R2 の等高線)を示す図であ
る。
【図8】700nmの下部層についてkおよびSiO2
厚さの関数で反射率等高線(反射率R2 の等高線)を示
す図である。
【図9】約500nmの厚さの調整可能な下部層につい
てnおよびkの関数で反射率等高線(反射率R2 )を示
す図である。
【図10】多層レジストの構造を示す概略図である。
【図11】例4に説明されたような約500nmの厚さ
の炭素層の測定された反射率と計算された透過率とを示
す図である。
【図12】図11に対応する計算されたnおよびkの値
を示す図である。
【図13】例4に説明された約1000nm厚さの炭素
層の測定された反射率と計算された透過率とを示す図で
ある。
【図14】図13に対応する計算されたnおよびk値を
示す図である。
【図15】レジストの二層系のプロセスフローを示す図
である。
【図16】本発明によるサンプルの光学的特性を示す表
1である。
【図17】レジストの線幅が露光エネルギーによってど
のようにして変動するかというシミュレーションを示す
図である。
【図18】ウエハの全反射率を、酸化物(層#1)の厚
さの関数として示す図である。
【図19】計算されたレジストの線幅を、酸化物の厚さ
の関数として示す図であり、線幅は、厚さの小さな変動
によって大きく影響を受けることを説明する図である。
【図20】上部のARC層#1と酸化物層#2とシリコ
ン基板との上にレジストを有する薄膜スタックを示す図
である。
【図21】レジストの反射率を酸化物の厚さの関数とし
て示す図である。
【図22】線幅対酸化物の厚さの曲線を示す図である。
【符号の説明】
8 PECVD付着装置 10 チャンバ 11 スロットルバルブ 12 シャワーヘッド 13 マッチボックス 14 RF電力 15 基板 16 プレート 17 抵抗ヒータ 19 カソード 20,21,22,23,24,25,26 管路 27 誘電体スペーサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ティモシィ・アラン・ブルナー アメリカ合衆国 06877 コネティカッ ト州 リッジフィールド ウェストモア ランド ロード 27 (72)発明者 アレッサンドロ・シーザー・キャレガリ アメリカ合衆国 10566 ニューヨーク 州 ヨークタウン ハイツ ハノーヴァ ー ストリート 756 (72)発明者 アルフレッド・グリル アメリカ合衆国 10605 ニューヨーク 州 ホワイト プレインズ オーヴァー ルック ロード 85 (72)発明者 クリストファー・ブイ・ジャーネス アメリカ合衆国 10952 ニューヨーク 州 モンシィ レギナ ロード 24 (72)発明者 ヴィシュナバイ・ヴィッタルバイ・パテ ル アメリカ合衆国 10598 ニューヨーク 州 ヨークタウン ハイツ ウィロウェ イ ストリート 2289 (56)参考文献 特開 平7−263309(JP,A) 特開 平5−308049(JP,A) 特開 平8−107051(JP,A) 特開 平7−201825(JP,A) 特開 平7−161609(JP,A) 特開 平8−320574(JP,A) 特開 平6−196400(JP,A) 特開 平8−55790(JP,A) 特開 平8−327539(JP,A) 特開 平2−244153(JP,A) 特開 平7−273010(JP,A) 特開 平8−274023(JP,A) 特許3004002(JP,B2) 特表 昭62−502071(JP,A) (58)調査した分野(Int.Cl.7,DB名) G03F 7/11 C01B 31/00 C23C 14/06 H01L 21/027 H01L 21/3205

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】(a)a−C:X:H反射防止コーティン
    グ層を、シリコン基板とレジスト層との間に配置した基
    板構造であって、Xはフッ素、窒素、酸素、又はSiで
    あり、 (b)365,248,及び193nmの光において、 (c)上記反射防止コーティング層の屈折率が、1.4
    乃至2.1の範囲であり、 (d)上記反射防止コーティング層の吸光係数が0.1
    乃至0.6の範囲であり、 (e)上記屈折率に勾配があり、 (f)上記シリコン基板と、上記反射防止コーティング
    との間にSiO層が設けられており、 (g)上記反射防止コーティングが、上記レジスト層の
    下に設けられ屈折率が1.78であり吸光係数が0.2
    1であり厚さが25nmである上層と、該上層の下に形
    成され厚さが500nmであるフッ素化炭素の中間層
    と、該中間層及び上記SiO 層の間に設けられ屈折率
    が1.83であり吸光係数が0.295であり厚さが1
    5nmである接着層とを含む ことを特徴とする基板構
    造。
  2. 【請求項2】(a)a−C:X:H反射防止コーティン
    グ層を、シリコン基板とレジスト層との間に配置した基
    板構造であって、Xはフッ素、窒素、酸素、又はSiで
    あり、 (b)365,248,及び193nmの光において、 (c)上記反射防止コーティング層の屈折率が、1.4
    乃至2.1の範囲であり、 (d)上記反射防止コーティング層の吸光係数が0.1
    乃至0.6の範囲であり、 (e)上記屈折率に勾配があり (f)上記反射防止コーティングが、上記レジスト層
    下に設けられ屈折率が 1.78であり吸光係数が0.2
    1であり厚さが25nmである上層と、該上層の下に形
    成され厚さが500nmであるフッ素化炭素の中間層
    と、該中間層及び上記シリコン基板の間に設けられ屈折
    率が1.83であり吸光係数が0.295であり厚さが
    15nmである接着層とを含むことを特徴とする基板構
    造。
  3. 【請求項3】上記レジスト層は、シリコンを含むレジス
    トであることを特徴とする請求項1又は請求項2に記載
    の基板構造。
JP10231729A 1997-08-25 1998-08-18 多層基板構造 Expired - Fee Related JP3117429B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US92447697A 1997-08-25 1997-08-25
US08/924476 1997-08-25

Publications (2)

Publication Number Publication Date
JPH11150115A JPH11150115A (ja) 1999-06-02
JP3117429B2 true JP3117429B2 (ja) 2000-12-11

Family

ID=25450251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10231729A Expired - Fee Related JP3117429B2 (ja) 1997-08-25 1998-08-18 多層基板構造

Country Status (5)

Country Link
JP (1) JP3117429B2 (ja)
KR (1) KR100301272B1 (ja)
MY (1) MY132894A (ja)
SG (1) SG74649A1 (ja)
TW (1) TW468209B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316167B1 (en) * 2000-01-10 2001-11-13 International Business Machines Corporation Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof
US6573030B1 (en) * 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
JP2002194547A (ja) 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
JP4542678B2 (ja) * 2000-07-19 2010-09-15 株式会社ユーテック 微細加工方法、反射防止膜及びその成膜方法、ハードディスクヘッドの製造方法
DE10156865A1 (de) * 2001-11-20 2003-05-28 Infineon Technologies Ag Verfahren zum Ausbilden einer Struktur in einem Halbleitersubstrat
US7070914B2 (en) * 2002-01-09 2006-07-04 Az Electronic Materials Usa Corp. Process for producing an image using a first minimum bottom antireflective coating composition
US20040157430A1 (en) * 2003-02-07 2004-08-12 Asml Netherlands B.V. Methods and apparatus for processing semiconductor wafers with plasma processing chambers in a wafer track environment
US7132201B2 (en) * 2003-09-12 2006-11-07 Micron Technology, Inc. Transparent amorphous carbon structure in semiconductor devices
DE10356668B4 (de) * 2003-12-04 2005-11-03 Infineon Technologies Ag Herstellungsverfahren für eine Hartmaske auf einer Halbleiterstruktur
US7785753B2 (en) * 2006-05-17 2010-08-31 Lam Research Corporation Method and apparatus for providing mask in semiconductor processing
US7514125B2 (en) 2006-06-23 2009-04-07 Applied Materials, Inc. Methods to improve the in-film defectivity of PECVD amorphous carbon films
US7867578B2 (en) * 2006-06-28 2011-01-11 Applied Materials, Inc. Method for depositing an amorphous carbon film with improved density and step coverage
KR100728993B1 (ko) 2006-06-30 2007-06-15 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7776516B2 (en) 2006-07-18 2010-08-17 Applied Materials, Inc. Graded ARC for high NA and immersion lithography
JP5275085B2 (ja) * 2009-02-27 2013-08-28 株式会社東芝 半導体装置の製造方法
KR101357181B1 (ko) * 2008-10-14 2014-01-29 어플라이드 머티어리얼스, 인코포레이티드 플라즈마-강화 화학적 기상 증착(pecvd)에 의해 등각성 비정질 탄소막을 증착하기 위한 방법
US8153351B2 (en) * 2008-10-21 2012-04-10 Advanced Micro Devices, Inc. Methods for performing photolithography using BARCs having graded optical properties
WO2010083350A1 (en) * 2009-01-16 2010-07-22 Fujifilm Electronic Materials U.S.A., Inc. Nonpolymeric binders for semiconductor substrate coatings
US9177796B2 (en) * 2013-05-03 2015-11-03 Applied Materials, Inc. Optically tuned hardmask for multi-patterning applications
CN113936997A (zh) 2017-06-08 2022-01-14 应用材料公司 用于硬掩模及其他图案化应用的高密度低温碳膜
JP7407121B2 (ja) * 2018-04-09 2023-12-28 アプライド マテリアルズ インコーポレイテッド パターニング用途のためのカーボンハードマスク及び関連方法
JP2021523558A (ja) 2018-05-03 2021-09-02 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated パターニングのための高品質c膜のパルスプラズマ(dc/rf)蒸着
US11158507B2 (en) 2018-06-22 2021-10-26 Applied Materials, Inc. In-situ high power implant to relieve stress of a thin film
WO2020086241A1 (en) 2018-10-26 2020-04-30 Applied Materials, Inc. High density carbon films for patterning applications
CN114072898A (zh) 2019-05-24 2022-02-18 应用材料公司 基板处理腔室
US11270905B2 (en) 2019-07-01 2022-03-08 Applied Materials, Inc. Modulating film properties by optimizing plasma coupling materials
US11664226B2 (en) 2020-06-29 2023-05-30 Applied Materials, Inc. Methods for producing high-density carbon films for hardmasks and other patterning applications
US11664214B2 (en) 2020-06-29 2023-05-30 Applied Materials, Inc. Methods for producing high-density, nitrogen-doped carbon films for hardmasks and other patterning applications
US11421324B2 (en) 2020-10-21 2022-08-23 Applied Materials, Inc. Hardmasks and processes for forming hardmasks by plasma-enhanced chemical vapor deposition

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323442B1 (ko) * 1994-06-17 2002-05-13 박종섭 반도체소자의제조방법

Also Published As

Publication number Publication date
JPH11150115A (ja) 1999-06-02
KR100301272B1 (ko) 2001-10-19
SG74649A1 (en) 2000-08-22
MY132894A (en) 2007-10-31
TW468209B (en) 2001-12-11
KR19990023841A (ko) 1999-03-25

Similar Documents

Publication Publication Date Title
JP3117429B2 (ja) 多層基板構造
JP3004002B2 (ja) 反射防止コーティングおよびその形成方法
US6514667B2 (en) Tunable vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and applications thereof
US6624068B2 (en) Polysilicon processing using an anti-reflective dual layer hardmask for 193 nm lithography
KR100188508B1 (ko) 비정질탄소막을 사용하는 패턴형성방법과 에칭방법 및 비정질탄소막 형성방법
US6214637B1 (en) Method of forming a photoresist pattern on a semiconductor substrate using an anti-reflective coating deposited using only a hydrocarbon based gas
JP3315345B2 (ja) 半導体装置の製造方法
US6218292B1 (en) Dual layer bottom anti-reflective coating
JP4420592B2 (ja) 半導体素子の微細パターン形成方法
US20060166108A1 (en) Method for etching a molybdenum layer suitable for photomask fabrication
US5443941A (en) Plasma polymer antireflective coating
EP0588087B1 (en) Method of forming a resist pattern using an optimized anti-reflective layer
US7175966B2 (en) Water and aqueous base soluble antireflective coating/hardmask materials
WO2005091796A2 (en) Method and system for treating a hard mask to improve etch characteristics
US6534417B2 (en) Method and apparatus for etching photomasks
US20010012592A1 (en) Process for depositing and developing a plasma polymerized organosilicon photoresist film
US6479401B1 (en) Method of forming a dual-layer anti-reflective coating
JPH07211616A (ja) 微細パターン形成方法
US20050181608A1 (en) Method and apparatus for etching photomasks
KR100715530B1 (ko) 비정질 탄소막의 제조 방법 및 이를 적용한 반도체 소자의제조 방법
JPH0963928A (ja) 光リソグラフィ用反射防止膜およびその製造方法並びにその使用方法
KR100463170B1 (ko) 반도체 소자의 반사방지막 형성방법
KR100909947B1 (ko) 비정질 탄소막 형성 방법 및 이를 이용한 반도체 소자의제조 방법
Nault et al. Single layer chemical vapor deposition photoresist for 193 nm deep ultraviolet photolithography
Rasgon Origin, evolution, and control of sidewall line edge roughness transfer during plasma etching

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees