DE10356668B4 - Herstellungsverfahren für eine Hartmaske auf einer Halbleiterstruktur - Google Patents

Herstellungsverfahren für eine Hartmaske auf einer Halbleiterstruktur Download PDF

Info

Publication number
DE10356668B4
DE10356668B4 DE10356668A DE10356668A DE10356668B4 DE 10356668 B4 DE10356668 B4 DE 10356668B4 DE 10356668 A DE10356668 A DE 10356668A DE 10356668 A DE10356668 A DE 10356668A DE 10356668 B4 DE10356668 B4 DE 10356668B4
Authority
DE
Germany
Prior art keywords
mask layer
silicon
layer
spin
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10356668A
Other languages
English (en)
Other versions
DE10356668A1 (de
Inventor
Lars VÖLKEL
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10356668A priority Critical patent/DE10356668B4/de
Priority to US10/988,346 priority patent/US20050124162A1/en
Publication of DE10356668A1 publication Critical patent/DE10356668A1/de
Application granted granted Critical
Publication of DE10356668B4 publication Critical patent/DE10356668B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

Die vorliegende Erfindung schafft ein Herstellungsverfahren für eine Hartmaske auf einer Halbleiterstruktur mit den Schritten: Bereitstellen eines Halbleitersubstrats (1); Aufbringen einer Hartmaskenschicht (5) auf das Halbleitersubstrat (1); Aufbringen einer siliziumhaltigen Spin-On-Maskenschicht (13) auf der Hartmaskenschicht (5); Aufbringen einer Photolack-Maskenschicht (11) auf der Spin-On-Maskenschicht (13); photolithographisches Strukturieren der Photolack-Maskenschicht (11); Übertragen der Strukturierung der Photolack-Maskenschicht (11) auf die siliziumhaltige Spin-On-Maskenschicht (13) mittels eines ersten Ätzverfahrens und Übertragen der Strukturierung der Spin-On-Maskenschicht (13) auf die Hartmaskenschicht (5) mittels eines zweiten Ätzverfahrens.

Description

  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine Hartmaske auf einer Halbleiterstruktur gemäß dem Oberbegriff des Anspruchs 1, wie aus der US 2002/0182880 A1 bekannt.
  • Ein derartiges Verfahren ist ebenfalls aus der US 6,184,142 B1 , der US 6, 503, 692 B2 und der 5,910,453 bekannt.
  • Die US 6,103,456 offenbart ein Verfahren aus der Halbleiterherstellung unter Verwendung eines Photolacks auf einer dielektrischen Spin-On-Antireflexionsbeschichtung, bei dem eine Photolackvergiftung verhindert wird.
  • Die JP 11150115 A Patent Abstands of Japanoffenbart die Herstellung einer strukturieren Kohlenstoffhartmaske mittels eines strukturieren Photolackfilms.
  • Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf integrierte Schaltungen in Silizium-Technologie erläutert.
  • Die Strukturierung von Halbleiter-Bauelementen erfolgt im wesentlichen durch Kombination von optischen Belichtungsprozessen und Trockenätz-Verfahren. Infolge von immer kleiner werdenden Strukturen wird die Lackmaske immer dünner (gleichbleibendes Aspektverhältnis) und reicht nicht mehr als alleinige Maske für das Trockenätzen aus. Die Einführung von Hartmasken, beispielsweise von Kohlenstoff-Hartmasken, war die Folge.
  • In 2a bezeichnet Bezugszeichen 1 ein Silizium-Halbleitersubstrat, auf dem eine Kohlenstoff-Hartmaskenschicht 5, eine SiON-Maskenschicht 7, eine organische Zwischenschicht (z. B. BARC-Schicht) 9 und eine strukturierte Photolack-Maskenschicht 11 vorgesehen sind. Die strukturierte Photolack-Maskenschicht 11 weist Öffnungen O auf, die einen Öffnungsdurchmesser d1 haben.
  • Die organische Zwischenschicht 9, z. B. ein organischer BARC von mehr als 40 nm Dicke, zwischen der SiON-Maskenschicht 7 und der Photolack-Maskenschicht 11 musste eingeführt werden, um eine chemische und lithographische Wechselwirkung zwischen der SiON-Maskenschicht 7 und der Photolack-Maskenschicht 11 zu verhindern. Dies hat zum Nachteil geführt, dass es aufgrund der Notwendigkeit der Öffnung der zusätzlichen organi schen Zwischenschicht 9 beim Plasma-Ätzen zu einer Erosion der strukturierten Photolack-Maskenschicht 11 kommt. Dies wiederum führt zu einem kleineren Lack-Budget und Budget der kritischen Dimension sowie einer Erhöhung der Linienrand-Rauhigkeit (LER).
  • Bei dem typischen Prozessverlauf zur Herstellung einer Hartmaske gemäß 2a, 2b wird also zunächst die Struktur der Photolack-Maskenschicht 11 in die organische Zwischenschicht 7 und die SiON-Schicht übertragen, dann die Photolack-Maskenschicht 11 entfernt und dann die Struktur mittels eines weiteren Plasma-Ätzprozesses weiter übertragen in die Kohlenstoff-Hartmaskenschicht 5.
  • 2b zeigt dabei den Prozesszustand nach Entfernen der Si-ON-Maskenschicht 7 und der organischen Zwischenschicht 9. Danach wird das Substrat 1 mit Hilfe der strukturierten Kohlenstoff-Hartmaskenschicht 5 geätzt.
  • Auffällig ist, dass sich die Öffnungen O zu verbreiterten Öffnungen O' mit vergrößertem Öffnungsdurchmesser d2 verändert haben. Mit anderen Worten ist bei diesem üblichen Verfahren keine dimensionsgenaue Übertragung der Struktur in die Kohlenstoff-Hartmaskenschicht 5 möglich.
    •
  • Daher ist es Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren für eine Hartmaske auf einer Halbleiterstruktur zu schaffen, das weniger aufwendig und problematisch ist.
  • Erfindungsgemäß wird dieses Problem durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht darin, die SiON-Maskenschicht und die organische Zwischenschicht durch eine einzige entsprechende Schicht mit geeigneten Eigenschaften zu ersetzen. Erfindungsgemäß ist diese einzige Schicht eine siliziumhaltige Spin-On-Maskenschicht, die genau wie eine Photolack-Maskenschicht auf die Struktur aufgeschleudert wird.
  • Durch die erfindungsgemäße Vorgehensweise lassen sich Abscheidungsprozesse einsparen, nämlich das Aufbringen des SiON sowie das Aufbringen der organischen Zwischenschicht.
  • Das siliziumhaltige Spin-On-Material ist lithographisch verträglich mit Photolack und Kohlenstoff, und eine Anpassung an die lithographische Funktionstüchtigkeit des Photolacks ist möglich. Es tritt kein Scumming auf, eine gute Adhäsion wird erreicht, und auch Standing-Wave-Probleme lassen sich vermeiden. Die vollständige Einsparung der organischen Zwischenschicht bedeutet Einsparung von Material und Zeitaufwand. Die Trockenätzung kann kürzer gestaltet werden, da die organische Zwischenschicht nicht mehr durchbrochen werden muss, was zu einer geringeren Lackerosion der Photolack-Maskenschicht führt. Damit verbunden sind bessere Kontrolle der kritischen Dimension, die Erzielbarkeit kleinerer Aspektverhältnisse, eine geringere Linienrand-Rauhigkeit und eine geringere Variation der kritischen Dimension.
  • Durch den Einsatz der siliziumhaltigen Spin-On-Maskenschicht können verschiedene Hartmaskenkonzepte bei geringerer Komplexität, geringerer Lackdicke und besserer Performance realisiert werden, um künftige Shrinks zu verwirklichen.
  • Erfindungsgemäss ist die Hartmaskenschicht eine Kohlenstoff-Hartmaskenschicht.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des Gegenstandes der Erfindung.
  • Gemäss einer bevorzugten Weiterbildung wird die strukturierte Photolack-Maskenschicht nach dem Übertragen der Strukturierung auf die siliziumhaltige Spin-On-Maskenschicht entfernt.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird die siliziumhaltige Spin-On-Maskenschicht nach dem Übertragen der Strukturierung auf die Hartmaskenschicht entfernt.
  • Gemäss einer weiteren bevorzugten Weiterbildung ist die siliziumhaltige Spin-On-Maskenschicht eine Spin-On-Glasschicht.
  • Gemäss einer weiteren bevorzugten Weiterbildung ist die siliziumhaltige Spin-On-Maskenschicht eine siliziumhaltige organische Schicht.
  • Gemäss einer weiteren bevorzugten Weiterbildung weist die siliziumhaltige organische Schicht einen Siliziumanteil von 5 bis 15% Silizium, vorzugsweise 10% Silizium auf.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird die siliziumhaltige Spin-On-Maskenschicht nach dem Aufbringen bei einer Temperatur von höchstens 300°C getempert.
    •
  • Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • 1a, b zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens für eine Hartmaske auf einer Halbleiterstruktur als Ausführungsform der vorliegenden Erfindung; und
  • 2 zeigt Probleme, welche bei einem üblichen Herstellungsverfahren für eine Hartmaske auf einer Halbleiterstruktur auftreten.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • In 1a ist wie in 2a eine Kohlenstoff-Hartmaskenschicht 5 auf einem Silizium-Halbleitersubstrat aufgebracht. Im Gegensatz zur 2a befindet sich jedoch unmittelbar oberhalb der Kohlenstoff-Hartmaskenschicht 5 eine siliziumhaltige Spin-On-Maskenschicht 13 in Form einer Spin-On-Glasmaskenschicht. Die Spin-On-Glasmaskenschicht wird wie ein Photolack auf die Struktur aufgeschleudert und anschließend in einem Temperschritt bei Temperaturen von typischerweise weniger als 300°C ausgehärtet, wobei das enthaltene organische Lösungsmittel nahezu vollständig verdampft wird.
  • Im Anschluss daran wird die Photolack-Maskenschicht 11 aufgetragen und strukturiert.
  • Um von dem Prozesszustand gemäß 1a zum Prozesszustand gemäß 1b zu gelangen, wird zunächst die Struktur der Photolack-Maskenschicht 11 in die Spin-On-Glasmaskenschicht 13 mittels eines ersten Plasma-Ätzverfahrens übertragen. Danach wird die Photolack-Maskenschicht 11 entfernt. Als nächstes erfolgt ein zweiter Ätzschritt, der bei diesem Beispiel ebenfalls ein Trockenätzschritt ist, um die Struktur weiter in die Kohlenstoff-Hartmaskenschicht 5 zu übertragen. Schließlich wird die Spin-On-Glasmaskenschicht 13 entfernt, was zum Prozesszustand gemäß 1b führt.
  • Im Gegensatz zum bekannten Beispiel gemäß 2b ist das Verfahren zur Herstellung einer Hartmaskenschicht gemäß dem Ausführungsbeispiel der Erfindung dimensions- bzw. strukturtreu. Mit anderen Worten entsprechen die Öffnungen O in der Kohlenstoff-Hartmaskenschicht 5 den Öffnungen O in der Photolack-Maskenschicht 11, d. h. sie weisen denselben Öffnungsdurchmesser d1 auf.
  • Obwohl bei dem beschriebenen Beispiel die siliziumhaltige Spin-On-Maskenschicht eine Spin-On-Glasmaskenschicht war, eignen sich dafür auch siliziumhaltige organische Maskenschichten, welche einen Silizium-Gehalt zwischen typischer weise 5% und 15% aufweisen und bei denen nach dem thermischen Aushärten organische Bestandteile in der Schicht zurückbleiben.
  • Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Insbesondere ist die Erfindung prinzipiell für beliebige Halbleiterstrukturen anwendbar.
    • 1
    Halbleitersubstrat
    5
    Kohlenstoff-Hartmaskenschicht
    7
    SiON-Maskenschicht
    9
    organische Zwischenschicht
    11
    Photolackmaskenschicht
    13
    siliziumhaltige Spin-On-Maskenschicht
    O, O'
    Maskenöffnung
    d1, d2
    Öffnungsdurchmesser

Claims (7)

  1. Herstellungsverfahren für eine für eine Hartmaske auf Halbleiterstruktur mit den Schritten: Bereitstellen eines Halbleitersubstrats (1); Aufbringen einer Hartmaskenschicht (5) auf das Halbleitersubstrat (1); Aufbringen einer siliziumhaltigen Spin-On-Maskenschicht (13) auf der Hartmaskenschicht (5); Aufbringen einer Photolack-Maskenschicht (11) auf der Spin-On-Maskenschicht (13); photolithograpisches Strukturieren der Photolack-Maskenschicht (11); Übertragen der Strukturierung der Photolack-Maskenschicht (11) auf die siliziumhaltige Spin-On-Maskenschicht (13) mittels eines ersten Ätzverfahrens; und Übertragen der Strukturierung der Spin-On-Maskenschicht (13) auf die Hartmaskenschicht (5) mittels eines zweiten Ätzverfahrens; dadurch gekennzeichnet, dass die Hartmaskenschicht (5) eine Kohlenstoff-Hartmaskenschicht ist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die strukturierte Photolack-Maskenschicht (11) nach dem Übertragen der Strukturierung auf die siliziumhaltige Spin-On-Maskenschicht (13) entfernt wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die siliziumhaltige Spin-On-Maskenschicht (13) nach dem Übertragen der Strukturierung auf die Hartmaskenschicht (5) entfernt wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die siliziumhaltige Spin-On-Maskenschicht (13) eine Spin-On-Glasschicht ist.
  5. Verfahren nach einem der vorhergehenden Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die siliziumhaltige Spin-On-Maskenschicht (13) eine siliziumhaltige organische Schicht ist.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die siliziumhaltige organische Schicht einen Siliziumanteil von 5 bis 15% Silizium, vorzugsweise 10% Silizium aufweist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die siliziumhaltige Spin-On-Maskenschicht (13) nach dem Aufbringen bei einer Temperatur von höchstens 300°C getempert wird.
DE10356668A 2003-12-04 2003-12-04 Herstellungsverfahren für eine Hartmaske auf einer Halbleiterstruktur Expired - Fee Related DE10356668B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10356668A DE10356668B4 (de) 2003-12-04 2003-12-04 Herstellungsverfahren für eine Hartmaske auf einer Halbleiterstruktur
US10/988,346 US20050124162A1 (en) 2003-12-04 2004-11-12 Fabrication method for a hard mask on a semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10356668A DE10356668B4 (de) 2003-12-04 2003-12-04 Herstellungsverfahren für eine Hartmaske auf einer Halbleiterstruktur

Publications (2)

Publication Number Publication Date
DE10356668A1 DE10356668A1 (de) 2005-06-30
DE10356668B4 true DE10356668B4 (de) 2005-11-03

Family

ID=34625544

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10356668A Expired - Fee Related DE10356668B4 (de) 2003-12-04 2003-12-04 Herstellungsverfahren für eine Hartmaske auf einer Halbleiterstruktur

Country Status (2)

Country Link
US (1) US20050124162A1 (de)
DE (1) DE10356668B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7662718B2 (en) * 2006-03-09 2010-02-16 Micron Technology, Inc. Trim process for critical dimension control for integrated circuits

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910453A (en) * 1996-01-16 1999-06-08 Advanced Micro Devices, Inc. Deep UV anti-reflection coating etch
US6103456A (en) * 1998-07-22 2000-08-15 Siemens Aktiengesellschaft Prevention of photoresist poisoning from dielectric antireflective coating in semiconductor fabrication
US6184142B1 (en) * 1999-04-26 2001-02-06 United Microelectronics Corp. Process for low k organic dielectric film etch
US20020182880A1 (en) * 2001-03-30 2002-12-05 Zhu Helen H. Method of plasma etching silicon nitride
US6503692B2 (en) * 2000-06-23 2003-01-07 International Business Machines Corporation Antireflective silicon-containing compositions as hardmask layer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY132894A (en) * 1997-08-25 2007-10-31 Ibm Layered resist system using tunable amorphous carbon film as a bottom layer and methods of fabrication thereof
US6890448B2 (en) * 1999-06-11 2005-05-10 Shipley Company, L.L.C. Antireflective hard mask compositions
JP2002194547A (ja) * 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
US7226853B2 (en) * 2001-12-26 2007-06-05 Applied Materials, Inc. Method of forming a dual damascene structure utilizing a three layer hard mask structure
US6806203B2 (en) * 2002-03-18 2004-10-19 Applied Materials Inc. Method of forming a dual damascene structure using an amorphous silicon hard mask
US6815317B2 (en) * 2002-06-05 2004-11-09 International Business Machines Corporation Method to perform deep implants without scattering to adjacent areas
US6853043B2 (en) * 2002-11-04 2005-02-08 Applied Materials, Inc. Nitrogen-free antireflective coating for use with photolithographic patterning
US7638440B2 (en) * 2004-03-12 2009-12-29 Applied Materials, Inc. Method of depositing an amorphous carbon film for etch hardmask application
US7175944B2 (en) * 2004-08-31 2007-02-13 Micron Technology, Inc. Prevention of photoresist scumming

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910453A (en) * 1996-01-16 1999-06-08 Advanced Micro Devices, Inc. Deep UV anti-reflection coating etch
US6103456A (en) * 1998-07-22 2000-08-15 Siemens Aktiengesellschaft Prevention of photoresist poisoning from dielectric antireflective coating in semiconductor fabrication
US6184142B1 (en) * 1999-04-26 2001-02-06 United Microelectronics Corp. Process for low k organic dielectric film etch
US6503692B2 (en) * 2000-06-23 2003-01-07 International Business Machines Corporation Antireflective silicon-containing compositions as hardmask layer
US20020182880A1 (en) * 2001-03-30 2002-12-05 Zhu Helen H. Method of plasma etching silicon nitride

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 11 150 115 A (Patent Abstracts of Japan)
JP 11150115 A (Patent Abstracts of Japan) *

Also Published As

Publication number Publication date
US20050124162A1 (en) 2005-06-09
DE10356668A1 (de) 2005-06-30

Similar Documents

Publication Publication Date Title
DE2754396C2 (de)
EP0570609B1 (de) Verfahren zum Erzeugen einer mehrstufigen Struktur in einem Substrat
EP0012859B1 (de) Verfahren zum Aufbringen eines Dünnfilmmusters auf ein Substrat
EP1444724B1 (de) Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte
DE2460988C2 (de) Verfahren zum Niederschlagen eines Musters aus einem dünnen Film auf einem anorganischen Substrat
EP0002795B1 (de) Verfahren zum Erzeugen von Masken für lithographische Prozesse unter Verwendung von Photolack
DE4414808B4 (de) Verwendung einer Antireflexbeschichtungszusammensetzung und Herstellungsverfahren für eine Antireflexschicht und ein Halbleiterbauelement
DE3203898C2 (de)
DE2953117A1 (en) Fabrication of integrated circuits utilizing thick high-resolution patterns
DE102009046242B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Kontaktdurchführungen mit unterschiedlicher Größe durch Aufteilen des Kontaktlochstrukturierungsprozesses
DE2624832A1 (de) Verfahren zum herstellen von lackmustern
DE4231312A1 (de) Antireflexschicht und Verfahren zur lithografischen Strukturierung einer Schicht
DE69834686T2 (de) Metallisierung in Halbleitervorrichtungen
DE4215210C2 (de) Herstellungsverfahren für eine Phasenverschiebungsmaske
DE10219122B4 (de) Verfahren zur Herstellung von Hartmasken
DE4232821C2 (de) Verfahren zur Herstellung eines feinstrukturierten Halbleiterbauelements
DE10356668B4 (de) Herstellungsverfahren für eine Hartmaske auf einer Halbleiterstruktur
DE4442648A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10349764B4 (de) Hartmaske zur Strukturierung einer Schicht und Verfahren zur Generierung einer Hartmaske für die Strukturierung einer Schicht
DE19508749A1 (de) Verfahren zur Herstellung einer Phasenverschiebungsmaske
DE10339992B4 (de) Verfahren zur Herstellung eines Strukturelements kritischer Abmessung bzw. einer Gateelektrode eines Feldeffekttransistors sowie Ätzsteuerung
DE19751086A1 (de) Herstellungsverfahren einer Halbleitereinrichtung mit einer Mehrschichtverbindungsstruktur
DE10146476A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Passivierungsfilm und einem Pufferüberzugsfilm
EP1446829B1 (de) Photolithographisches verfahren zum ausbilden einer struktur in einem halbleitersubstrat
DE2425379A1 (de) Molybdaen-aetzmittel

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee