DE10146476A1 - Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Passivierungsfilm und einem Pufferüberzugsfilm - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Passivierungsfilm und einem Pufferüberzugsfilm

Info

Publication number
DE10146476A1
DE10146476A1 DE10146476A DE10146476A DE10146476A1 DE 10146476 A1 DE10146476 A1 DE 10146476A1 DE 10146476 A DE10146476 A DE 10146476A DE 10146476 A DE10146476 A DE 10146476A DE 10146476 A1 DE10146476 A1 DE 10146476A1
Authority
DE
Germany
Prior art keywords
polyimide film
film
polyimide
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10146476A
Other languages
English (en)
Inventor
Hiroshi Tobimatsu
Yuuki Kamiura
Seiji Okura
Mahito Sawada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Publication of DE10146476A1 publication Critical patent/DE10146476A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)

Abstract

Eine Verbindung wird auf einem Halbleitersubstrat mit einem darauf ausgebildeten Halbleiterelement ausgebildet. Als nächstes wird ein Passivierungsfilm auf dem Halbleitersubstrat einschließlich der Verbindung ausgebildet. Weiterhin wird ein Polyimid-Film, der als ein Puffer-Überzugsfilm dient, auf dem Passivierungsfilm ausgebildet. Weiterhin wird der Polyimid-Film strukturiert. Als nächstes ist der Passivierungsfilm Gegenstand eines Ätzvorgangs, während der strukturierte Polyimid-Film als eine Maske verwendet wird. Als nächstes wird eine gehärtete Schicht, die auf der Oberfläche des Polyimid-Films als Ergebnis des Ätzvorgangs ausgebildet ist, mittels eines Veraschungsvorgangs entfernt. Als nächstes wird das Halbleitersubstrat nach dem Veraschungsvorgang dergestalt einer Härtung unterzogen, dass der Polyimid-Film in Imid umgewandelt wird.

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung und spezieller auf ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Pufferüberzugsfilm und einem Passivierungsfilm, die als ein Oberflächenschutzfilm dienen.
Die Fig. 3A bis 3F sind Ansichten zur Beschreibung eines der Anmelderin bekannten Verfahrens zum Herstellen einer Halbleitervorrichtung mit einem Passivierungsfilm und einem Pufferüberzugsfilm.
Ein der Anmelderin bekanntes Verfahren zum Herstellen einer Halbleitervorrichtung wird im Folgenden beschrieben.
Wie in Fig. 3A gezeigt, wird zunächst eine Aluminium­ verbindung 2 auf einem Halbleitersubstrat ausgebildet. Obwohl dies nicht gezeigt ist, werden hier Halbleiterelemente auf dem Halbleitersubstrat 1 ausgebildet.
Wie in Fig. 3B gezeigt, wird als nächstes ein Passivierungsfilm 3, bestehend aus SiO2 oder Si3N4, auf der gesamten Oberfläche des Halbleitersubstrats 1 ausgebildet, die die Aluminiumverbindung 2 enthält.
Wie in Fig. 3C gezeigt, wird als nächstes ein Pufferüberzugsfilm 4 auf dem Passivierungsfilm 3 ausgebildet. Hier wird Polyimid, das eine hervorragende Feuchtigkeitsbeständigkeit und chemische Beständigkeit aufweist, für den Pufferüberzugsfilm 4 verwendet. Lack, der durch Auflösen von Polyamid-Säure, welche ein Vorläufer von Polyimid ist, mit einem organischen Lösungsmittel ausgebildet wird, wird mittels Schleuderbedeckung auf den Passivierungsfilm 3 aufgebracht.
Wie in Fig. 3D gezeigt, wird als nächstes der Polyimid-Film 4 mittels eines bekannten Photolithographie-Verfahrens strukturiert.
Wenn das verwendete Polyimid nicht lichtempfindlich ist, wird hier ein Photoresist auf dem Polyimid-Film 4 ausgebildet. Danach wird der Photoresist einer Belichtung und Entwicklung unterzogen, wodurch eine gewünschte Photoresist-Struktur ausgebildet wird. Mit der Photoresist-Struktur als Maske, wird nachfolgend das Polyimid einem Ätzvorgang unterzogen, wodurch eine gewünschte Struktur ausgebildet wird.
Wenn das verwendete Polyimid lichtempfindlich ist, ist im Gegensatz dazu der Photoresist unnötig. Dann nämlich wird nach dem Ausbilden des Polyimid-Films 4 auf dem Passivierungsfilm 3 der Polyimid-Film 4 einer Belichtung und Entwicklung unterzogen. Dadurch wird eine gewünschte Struktur ausgebildet.
Nach dem Strukturieren des Polyimid-Films 4 wird als nächstes zum Zwecke des Umwandelns des Polyimids in Imid und des Abdampfens eines Lösungsmittels der Polyimid-Film 4 bei 300°C bis 450°C ausgehärtet. In dem Fall des lichtempfindlichen Polyimids, wird weiterhin zusätzlich zu dem oben beschriebenen Zweck der Polyimid-Film 4 zum Zwecke des Abdampfens einer lichtempfindlichen Gruppe ausgehärtet.
Wie Fig. 3E gezeigt, wird daraus resultierend ein Polyimid- Film 4A ausgebildet.
Wie in Fig. 3F gezeigt, wird schließlich der Passivierungsfilm 3 geätzt, während der ausgehärtete Polyimid-Film 4A als Maske verwendet wird, wodurch die Aluminiumverbindung 2 freigelegt wird.
Wie oben erwähnt, umfasst das der Anmelderin bekannte Verfahren zum Herstellen einer Halbleitervorrichtung die vorangehenden Schritte. Der Passivierungsfilm 3 wird geätzt, während der ausgehärtete Polyimid-Film 4A als Maske verwendet wird. Beim Aushärten tritt beim Polyimid eine Volumen- Schrumpfung von ungefähr 50% auf. Wie in Fig. 3D gezeigt, ist vor dem Aushärten die Seitenwand der Polyimid-Struktur im Wesentlichen vertikal. Im Gegensatz dazu wird nach dem Aushärten die Seitenwand abgeschrägt, wie es beispielsweise in Fig. 3E gezeigt ist.
Wenn der Passivierungsfilm 3 geätzt wird, während der ausgehärtete Polyimid-Film 4A als Maske verwendet wird, wird der Polyimid-Film 4A - der in der Umgebung des Passivierungsfilms 3 angeordnet ist und eine geringe Dicke aufweist - ebenfalls zusammen mit dem Passivierungsfilm 3 geätzt. Daraus resultierend wird die Einstellung der fertig­ gestellten Abmessung eines Abschnitts 3A des zu ätzenden Passivierungsfilms 3, schwierig, woraus Variationen in der fertiggestellten Abmessung resultieren.
Die vorliegende Erfindung wurde ersonnen, um die vorstehend erwähnten Probleme zu lösen und ein allgemeines Ziel der vorliegenden Erfindung ist es, ein neuartiges und nützliches Verfahren zum Herstellen einer Halbleitervorrichtung bereitzustellen.
Spezieller soll ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitgestellt werden, das eine Verbesserung bei der Steuerung der Abmessung eines Abschnitts eines Passivierungsfilm, der geätzt werden soll, ermöglicht.
Die Aufgabe wird gelöst durch ein Verfahren gemäß Anspruch 1.
Gemäß der vorliegenden Erfindung wird in einem Verfahren zum Herstellen einer Halbleitervorrichtung auf einem Halbleitersubstrat mit einem darauf ausgebildeten Halbleiterelement eine Verbindung ausgebildet. Als nächstes wird auf dem Halbleitersubstrat einschließlich der Verbindung bzw. Verdrahtung ein Passivierungsfilm ausgebildet. Weiterhin wird ein Polyimid-Film, der als ein Pufferüberzugsfilm dient, auf dem Passivierungsfilm ausgebildet. Weiterhin wird der Polyimid-Film strukturiert. Als nächstes ist der Passivierungsfilm Gegenstand eines Ätzvorgangs, während der strukturierte Polyimid-Film als eine Maske verwendet wird. Als nächstes wird eine gehärtete Schicht, die auf der Oberfläche des Polyimid-Films als Resultat des Ätzens ausgebildet ist, mittels Veraschens entfernt. Als nächstes wird nach dem Veraschen das Halbleitersubstrat dergestalt ausgehärtet, dass der Polyimid-Film in Imid umgewandelt wird.
Da das Halbleitersubstrat nach dem Ätzen ausgehärtet wird, kann folglich die Abmessungsgenauigkeit bei der Bearbeitung eines Passivierungsfilms verbessert werden.
Da das Halbleitersubstrat nach dem Veraschen ausgehärtet wird, kann weiterhin die Qualität des Polyimid-Films verbessert werden.
Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen. Von den Figuren zeigen
Fig. 1A bis Fig. 1F Querschnittsansichten zum Beschreiben eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
Fig. 2A eine Querschnittsansicht zum Beschreiben einer Halbleitervorrichtung nach Beendigung eines Ätzvorgangs;
Fig. 2B eine Querschnittsansicht zum Beschreiben einer Halbleitervorrichtung, die ohne Veraschen ausgehärtet wurde.
Fig. 2C eine Draufsicht zum Beschreiben einer Halbleitervorrichtung, die ohne Veraschen ausgehärtet wurde; und
Fig. 3A bis Fig. 3F Querschnittsansichten zum Beschreiben eines der Anmelderin bekannten Verfahrens zum Herstellen einer Halbleitervorrichtung.
Im Folgenden werden die Grundsätze und Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Die Elemente und Schritte, die einigen der Zeichnungen gemein sind, werden mit den gleichen Bezugszeichen versehen und redundante Beschreibungen werden aus diesem Grunde unterlassen.
Fig. 1A bis Fig. 1F sind Querschnittsansichten zum Beschreiben eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden. Erfindung.
Wie in Fig. 1A gezeigt, wird zuerst eine Aluminium-Verbindung 2 auf dem Halbleitersubstrat 1 ausgebildet. Obwohl dies nicht gezeigt ist, ist hier eine Mehrzahl von Halbleiterelementen auf dem Halbleitersubstrat 1 ausgebildet.
Wie in Fig. 1B gezeigt, wird als nächstes ein Passivierungsfilm 3 aus SiO2 oder Si3N4 als eine einzelne Schicht oder als Mehrfachschicht mit einer Dicke von 100 nm bis 2000 nm auf der gesamten Oberfläche des Halbleitersubstrates 1 einschließlich der Aluminium-Verbindung 2 ausgebildet.
Wie in Fig. 1C gezeigt, wird als nächstes ein Puffer- Überzugsfilm 4 auf dem Passivierungsfilm 3 ausgebildet. Hier wird für den Puffer-Überzugsfilm 4 Polyimid verwendet, das eine ausgezeichnete Feuchtigkeitsbeständigkeit und chemische Beständigkeit aufweist. Ein Lack, der durch Auflösen von Polyimid oder Polyamid-Säure, das eine Vorstufe desselben ist, mit einem organischen Lösungsmittel, wie zum Beispiel NMP (N- Methylpyrrolidon) ausgebildet wird, wird gewöhnlich auf dem Passivierungsfilm 3 mittels eines Schleuderüberzugs aufgebracht.
Wie in Fig. 1D gezeigt, wird als nächstes der Polyimid-Film 4 mittels eines bekannten Phololithographie-Verfahrens strukturiert.
Wenn das verwendete Polyimid nicht lichtempfindlich ist, wird hier ein Photoresist auf dem Polyimid-Film 4 ausgebildet. Danach wird der Photoresist einer Belichtung und Entwicklung unterzogen, wodurch ein gewünschtes Photoresist-Muster ausgebildet wird. Nachfolgend wird das Polyimid mit dem Photoresist-Muster als Maske einem Ätzvorgang unterzogen, wodurch eine gewünschte Struktur ausgebildet wird.
Wenn das verwendete Polyimid nicht lichtempfindlich ist, wird im Gegensatz dazu der Photoresist unnötig. Dann nämlich wird nach der Ausbildung des Polyimid-Films 4 auf dem Passivierungsfilm 3 der Polyimid-Film 4 einer Belichtung und Entwicklung unterzogen. Dadurch wird eine gewünschte Struktur ausgebildet.
Hier nimmt der Polyimid-Film 4 gewöhnlich eine Dicke von einigen 10 mikrometern an und ein isotropes Ätzen (z. B. Nassätzen) wird verwendet, wenn der Polyimid-Film 4 geätzt werden soll. Weiterhin ist es beim Polyimid-Film 4 schwierig, die Abmessung einer Struktur die mittels des isotropen Ätzvorgangs ausgebildet wird, zu steuern. Folglich ist die Verwendung eines lichtempfindlichen Polyimids vorteilhaft und vorzuziehen.
Wie in Fig. 1E gezeigt, wird als nächstes der Passivierungsfilm 3 geätzt, während der strukturierte Polyimidfilm 4 als Maske herangezogen wird. Dadurch wird die Aluminiumverbindung 2 freigelegt. Wie oben erwähnt, wird hier der Passivierungsfilm 3 aus SiO2 oder Si3N4 ausgebildet. Aus diesem Grunde wird zur Zeit des Ätzens des Passivierungsfilms 3 gewöhnlich ein Trockenätzvorgang unter Verwendung von CF4-Gas oder einem ähnlichen Gas verwendet.
In diesem Fall ist der als Maske herangezogene Polyimid-Film 4 noch nicht ausgehärtet. Wie in Fig. 1E gezeigt, nimmt folglich die eine Öffnung bildende Seitenwand des strukturierten Polyimid-Films 4 eine im Wesentlichen rechtwinkelige Geometrie an. Daher weist die fertiggestellte Abmessung eines zu ätzenden Abschnitts 3A des Passivierungsfilms 3 eine ausgezeichnete Steuerfähigkeit auf.
Nach dem Ätzen wird als nächstes der Passivierungsfilm 3 zum Zwecke des Umwandelns des Polyimids in Imid und des Abdampfens eines Lösungsmittels und einer lichtempfindlichen Gruppe ausgehärtet. Hier sind die Aushärtebedingungen eine Temperatur von 300°C bis 450°C und eine Zeit von ungefähr 0,1 Stunden bis mehreren Stunden. Dadurch wird ein Polyimid-Film 4A, mit einem Profil, wie jenes, das in Fig. 1F gezeigt ist, erhalten.
In der vorliegenden Ausführungsform wird der Passivierungsfilm 3 geätzt, während der vorgehärtete Polyimid-Film 4 als eine Maske verwendet wird. Hier nimmt eine Seitenwand eines in dem Polyimid-Film 4 ausgebildeten Öffnungsabschnitt eines im Wesentlichen rechtwinkelige Geometrie an. Deshalb ist die Abmessungsgenauigkeit bei der Bearbeitung des zu ätzenden Abschnitts 3A verbessert.
Abhängig von den Bedingungen, bei denen der Passivierungsfilm 3 geätzt werden soll, kann danach die Oberfläche des Polyimid- Films 4 heiß werden. Wie in Fig. 2A gezeigt, wird aufgrund des durch den Ätzvorgang herrührenden Schadens, eine gehärtete Polyimid-Schicht 4B auf der Oberfläche des Polyimid-Films 4 ausgebildet.
In dem Fall, in dem der Polyimid-Film 4 in diesem Zustand ausgehärtet wird, tritt in dem Polyimid-Film 4 eine Volumen- Schrumpfung in der vorstehend erwähnten Weise auf. Im Gegensatz dazu, tritt in der gehärteten Schicht 4B keine Volumenänderung auf. Wie in den Fig. 2B und 2C gezeigt, verursacht deshalb die gehärtete Schicht 4B eine Vielzahl von Falten 4C, die in der Oberfläche des Polyimid-Films 4A auftreten.
In dem Fall, in dem die Falten 4C aufgetreten sind, kann sich die Haftung zwischen dem versiegelnden Harz und dem Polyimid- Film 4A verschlechtern, wenn eine Halbleitervorrichtung in Harz eingekapselt wird.
In der vorliegenden Ausführungsform wird folglich nach dem Ätzen des Passivierungsfilms 3, d. h. wenn das Substrat 1 sich in einem in Fig. 2A gezeigten Zustand befindet, der Polyimid- Film 4 einschließlich der gehärteten Schicht 4B einer Veraschung unter Verwendung von Sauerstoffplasma unterzogen.
Hier wird der Polyimid-Film 4 dergestalt der Veraschung unterzogen, dass die Oberfläche des Polyimid-Films 4 mit einer vorbestimmten Dicke von beispielsweise 0,1 µm bis einigen Mikrometern entfernt wird. Daraus resultierend wird die gehärtete Schicht 4B entfernt.
Nachfolgend wird das Halbleitersubstrat 1 ausgehärtet. Dadurch wird ein ausgezeichneter Polyimid-Film 4A ohne Falten geschaffen, wie jener der in Fig. 1F gezeigt ist.
Wie oben erwähnt, wird in dem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform die Aluminium-Verbindung 2 auf dem Halbleitersubstrat 1 mit einem darauf ausgebildeten Halbleiterelement ausgebildet. Als nächstes wird der Passivierungsfilm 3 aus dem Halbleitersubstrat 1 einschließlich der Verbindung 2 ausgebildet. Weiterhin wird der Polyimid-Film 4, der als ein Puffer-Überzugsfilm dient, auf dem Passivierungsfilm 3 ausgebildet. Weiterhin wird der Polyimid-Film 4 strukturiert. Als nächstes ist der Passivierungsfilm 3 Gegenstand eines Ätzvorgangs, während der strukturierte Polyimid-Film 4 als Maske herangezogen wird. Als nächstes wird eine gehärtete Schicht 4B, die als Ergebnis des Ätzvorgangs auf der Oberfläche des Polyimid-Films 4 ausgebildet ist, mittels Veraschens entfernt. Als nächstes wird das Halbleitersubstrat 1 nach dem Veraschen dergestalt ausgehärtet, dass der Polyimid-Film in Imid umgewandelt wird.
Da das Halbleitersubstrat 1 nach dem Ätzen gehärtet wird, wird deshalb der Polyimid-Film 4 nicht weggeätzt, wenn der Passivierungsfilm 3 Gegenstand des Ätzvorgangs. Daher kann die Abmessungsgenauigkeit bei der Bearbeitung des Passivierungsfilms 3 verbessert werden.
Da die gehärtete Schicht 4B mittels Veraschens entfernt wird, kann weiterhin die Erzeugung von Falten 4C verhindert werden. Dadurch kann die Qualität des Polyimid-Films 4 verbessert werden.
Wenn diese Erfindung beispielhaft in der oben beschriebenen Weise angewendet wird, führt sie zu den folgenden Haupteffekten:
Gemäß eines Aspekts der vorliegenden Erfindung umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung die Schritte:
Ausbilden einer Verbindung auf einem Halbleitersubstrat mit einem darauf ausgebildeten Halbleiterelement;
Ausbilden eines Passivierungsfilms auf dem Halbleitersubstrat einschließlich der Verbindung;
Ausbilden eines Polyimid-Films, der als ein Puffer- Überzugsfilm dient, auf dem Passivierungsfilm;
Strukturieren des Polyimid-Films;
Ätzen des Passivierungsfilms, während der strukturierte Polyimid-Film als eine Maske verwendet wird;
Entfernen einer gehärteten Schicht, die auf der Oberfläche des Polyimid-Films als Ergebnis des Ätzens ausgebildet ist, mittels Veraschens; und
Durchführen einer dergestaltigen Aushärtung nach dem Veraschen, dass der Polyimid-Film in Imid umgewandelt wird. Folglich können die Abmessungsgenauigkeit bei der Bearbeitung eines Passivierungsfilms und die Qualität des Polyimid-Films verbessert werden.
Die gesamte Offenbarung der japanischen Patentanmeldung JP 2001-000408, die am 5. Januar 2001 eingereicht wurde und die Beschreibung, die Ansprüche, die Zeichnungen und die Zusammenfassung beinhaltet, ist hierin unter Bezugnahme auf deren Gesamtheit eingeschlossen.

Claims (6)

1. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten:
Ausbilden einer Verbindung (2) auf einem Halbleitersubstrat (1) mit einem darauf ausgebildeten Halbleiterelement;
Ausbilden eines Passivierungsfilms (3) auf dem Halbleitersubstrat (1) einschließlich der Verbindung (2);
Ausbilden eines Polyimid-Films (4), der als ein Puffer- Überzugsfilm dient, auf dem Passivierungsfilm (3);
Strukturieren des Polyimid-Films (4);
Ätzen des Passivierungsfilms (3) während der strukturierte Polyimid-Film (4) als eine Maske verwendet wird;
Entfernen einer gehärteten Schicht (4B) die auf der Oberfläche des Polyimid-Films (4) als Ergebnis des Ätzschrittes ausgebildet ist, mittels Veraschens; und
Durchführen einer Härtung des Halbleitersubstrates (1) nach dem Veraschen, dergestalt, dass der Polyimid-Film in Imid umgewandelt wird.
2. Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Anspruch 1, worin der Polyimid-Film (4) mittels Auftragens von Lack ausgebildet wird, der durch Auflösen von Polyamid-Säure, die als eine Vorstufe von Polyimid dient, in einem organischen Lösungsmittel ausgebildet wird.
3. Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Anspruch 1 oder 2, worin der Polyimid-Film (4) ein lichtempfindlicher Polyimidfilm ist.
4. Verfahren zum Herstellen einer Halbleitervorrichtung gemäß eines der Ansprüche 1 bis 3, worin der Schritt des Entfernens unter Verwendung von Sauerstoffplasma durchgeführt wird.
5. Verfahren zum Herstellen einer Halbleitervorrichtung gemäß eines der Ansprüche 1 bis 4, worin der Schritt des Entfernens dergestalt ausgeführt wird, dass der Polyimid- Film (4) um 0,1 µm bis einige Mikrometer abgetragen wird.
6. Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 5, worin der Härtungsschritt bei 300°C bis 450°C für 0,1 Stunden bis einige Stunden durchgeführt wird.
DE10146476A 2001-01-05 2001-09-21 Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Passivierungsfilm und einem Pufferüberzugsfilm Ceased DE10146476A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001000408A JP2002203851A (ja) 2001-01-05 2001-01-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE10146476A1 true DE10146476A1 (de) 2002-07-18

Family

ID=18869198

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10146476A Ceased DE10146476A1 (de) 2001-01-05 2001-09-21 Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Passivierungsfilm und einem Pufferüberzugsfilm

Country Status (4)

Country Link
US (1) US6759317B2 (de)
JP (1) JP2002203851A (de)
DE (1) DE10146476A1 (de)
TW (1) TWI239567B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317208B2 (en) * 2002-03-07 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
JP2007086476A (ja) * 2005-09-22 2007-04-05 Asahi Kasei Electronics Co Ltd 有機無機感光性積層絶縁膜
US20070262051A1 (en) * 2006-05-12 2007-11-15 Advanced Chip Engineering Technology Inc. Method of plasma etching with pattern mask
CN103035492B (zh) * 2012-05-28 2015-06-03 上海华虹宏力半导体制造有限公司 半导体器件中双层保护层的制作工艺方法
KR102171197B1 (ko) * 2014-02-20 2020-10-28 삼성전자주식회사 버퍼 패턴을 갖는 범프 패드 구조체를 형성하는 방법
JP6375586B2 (ja) * 2014-06-25 2018-08-22 昭和電工株式会社 半導体デバイスの製造方法
DE102018209579B9 (de) * 2018-06-14 2024-03-14 Infineon Technologies Ag Elektronische vorrichtung und verfahren zum herstellen derselben

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04179124A (ja) 1990-11-09 1992-06-25 Nec Yamagata Ltd 半導体装置の製造方法
JP2817664B2 (ja) * 1995-04-24 1998-10-30 日本電気株式会社 半導体装置の製造方法
JPH09306901A (ja) * 1996-05-17 1997-11-28 Nec Corp 半導体装置の製造方法
US5807787A (en) * 1996-12-02 1998-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing surface leakage current on semiconductor intergrated circuits during polyimide passivation
JPH1152572A (ja) * 1997-08-08 1999-02-26 Fujitsu Ltd 感光性樹脂組成物及びそれを用いたパターン形成方法
TW414989B (en) 1998-09-14 2000-12-11 United Microelectronics Corp Method of manufacturing passivation layer

Also Published As

Publication number Publication date
JP2002203851A (ja) 2002-07-19
TWI239567B (en) 2005-09-11
US20020090809A1 (en) 2002-07-11
US6759317B2 (en) 2004-07-06

Similar Documents

Publication Publication Date Title
DE19525745B4 (de) Verfahren zur Bildung eines Abdeckungsmusters
DE2624832C3 (de) Verfahren zum Herstellen von Lackmustern
DE2460988C2 (de) Verfahren zum Niederschlagen eines Musters aus einem dünnen Film auf einem anorganischen Substrat
DE3316041C2 (de)
DE4300983C2 (de) Ätzverfahren für die Herstellung einer Halbleitervorrichtung
DE3203898C2 (de)
DE19523743C2 (de) Verfahren zur Herstellung eines Kondensators auf einem Halbleiterbauelement
DE2227344C3 (de)
DE69834686T2 (de) Metallisierung in Halbleitervorrichtungen
DE2709933A1 (de) Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen
DE2227344B2 (de) Verfahren zum aetzen von oeffnungen in eine schicht aus organischem material
DE102006052693A1 (de) Verfahren zur Fertigung eines Halbleitersensors
DE10146476A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Passivierungsfilm und einem Pufferüberzugsfilm
DE10219122B4 (de) Verfahren zur Herstellung von Hartmasken
DE10237522A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2629996A1 (de) Verfahren zur passivierung und planarisierung eines metallisierungsmusters
DE4339466C2 (de) Verfahren zur Bildung von Mustern unter Verwendung eines Mehrschichtresists
EP0931439B1 (de) Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen
EP1446829B1 (de) Photolithographisches verfahren zum ausbilden einer struktur in einem halbleitersubstrat
DE10125372B4 (de) Mischung zur Verwendung als Antireflexionsschicht, Substrat mit einer Antireflexionsschicht und Verfahren zur Herstellung einer Antireflexionsschicht
DE4216888C2 (de) Verfahren zur Bildung einer Resiststruktur
DE102021121082A1 (de) Verfahren zum Herstellen von Halbleiterelementen unter Verwendung eines Metall-Lift-off-Vorgangs und dadurch hergestelltes Halbleiterelement
DE2636351C2 (de) Verfahren zum Herstellen einer strukturierten Schicht auf einem Substrat
EP1232996A2 (de) Mikromechanisches Bauelement und Verfahren zu seiner Herstellung
DE10058951A1 (de) Verfahren zur Herstellung einer Lithographiemaske für eine integrierte Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection