DE10237522A1 - Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung

Info

Publication number
DE10237522A1
DE10237522A1 DE10237522A DE10237522A DE10237522A1 DE 10237522 A1 DE10237522 A1 DE 10237522A1 DE 10237522 A DE10237522 A DE 10237522A DE 10237522 A DE10237522 A DE 10237522A DE 10237522 A1 DE10237522 A1 DE 10237522A1
Authority
DE
Germany
Prior art keywords
film
polyimide film
polyimide
etching
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10237522A
Other languages
English (en)
Inventor
Yuuki Kamiura
Hiroshi Tobimatsu
Kouji Oda
Mahito Sawada
Koji Shibata
Hiroyuki Kawata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Publication of DE10237522A1 publication Critical patent/DE10237522A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Es wird ein Verfahren zum Herstellen der Halbleitervorrichtung bereitgestellt, welches während einer Wärmebehandlung zum Imidisieren des Polyimidfilms ein Ablösen eines Polyimidfilms von einem isotrop zu ätzenden Film verhindert und weiterhin ein Ablösen von auf den entsprechenden Seitenflächen des Films anhaftenden Ablagerungen verhindert. Das isotrope Ätzen wird an einem Siliziumnitridfilm (4) unter Verwendung eines Polyimidfilms (5) mit einem vorbestimmten darin gebildeten Muster als einer Maske durchgeführt. Als Nächstes wird eine Wärmebehandlung zum Imidisieren des Polyimidfilms (5) vor dem Durchführen eines anisotropen Ätzens an einem Siliziumoxidfilm (3) durchgeführt. Da während des anisotropen Ätzens erzeugte Ablagerungen nicht an den entsprechenden Seitenflächen der Filme anhaften, löst sich der Polyimidfilm (5) während der Wärmebehandlung zum Imidisieren des Polyimidfilms (5) nicht von dem Siliziumnitridfilm (4) ab. Weiterhin werden sich die an der entsprechenden Seitenfläche der Filme nach der Wärmebehandlung anhaftenden Ablagerungen nicht ablösen.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung, bei dem ein anisotrop zu ätzender Film, ein anderer isotrop zu ätzender Film und ein Polyimidfilm in dieser Reihenfolge nacheinander abgeschieden werden.
  • Die Fig. 13 bis 18 sind Querschnittsansichten von Strukturen bei entsprechenden Schritten eines der Anmelderin bekannten Verfahrens zum Herstellen einer. Halbleitervorrichtung. Wie in Fig. 13 veranschaulicht, wird ein Passivierungsfilm 160, der einen Siliziumoxidfilm 130 und einen Siliziumnitridfilm 140 aufweist, über einem Halbleitersubstrat 110 gebildet, auf welchem ein Verdrahtungsvorgang und weitere in einem Halbleiter-Herstellungsverfahren typischerweise vor dem Verdrahtungsvorgang vorhandene Vorgänge durchgeführt wurden. Spezieller wird der Siliziumoxidfilm 130 dergestalt über dem Halbleitersubstrat 110 ausgebildet, dass er eine auf dem Halbleitersubstrat 110 gebildete Verdrahtung 120 bedeckt, und wird nachfolgend der Siliziumnitridfilm 140 auf dem Siliziumoxidfilm 130 gebildet. Wie in Fig. 14 veranschaulicht, wird als Nächstes ein Polyimidfilm 150, der sowohl als eine Pufferschicht als auch als eine Abdeckschicht wirkt, auf dem Passivierungsfilm 160, bzw. um genauer zu sein auf dem Siliziumnitridfilm 140, gebildet. Bezugnehmend auf Fig. 15 wird danach in dem Polyimidfilm 150 durch einen Photolithografieprozeß ein vorbestimmtes Muster gebildet. Wenn der Polyimidfilm 150 nicht von Natur aus photosensitiv ist, wird für die Bildung des vorbestimmten Musters in dem Polyimidfilm 150 auf den Polyimidfilm 150 ein Photoresist (nicht gezeigt) aufgebracht und an dem aufgebrachten Photoresist werden eine Belichtung und Entwicklung zum Bilden eines Resistmusters durchgeführt. Durch Ätzen des Polyimidfilms 150 unter Verwendung des Resistmusters des Photoresists wird in dem Polyimidfilm 150 das vorbestimmte Muster gebildet. Zusätzlich wird nach der Bildung des vorbestimmten Musters in dem Polyimidfilm 150 der Photoresist entfernt. Wenn andererseits der Polyimidfilm 150 von Natur aus photosensitiv ist, ist es unnötig, einen Photoresist zu verwenden. In einem derartigen Fall ist es möglich, das vorbestimmte Muster in dem Polyimidfilm 150 mittels Durchführens einer Belichtung und Entwicklung direkt auf dem Polyimidfilm 150 durchzuführen.
  • Zum Freilegen der Verdrahtung 120 wird als Nächstes der Passivierungsfilm 160 unter Verwendung des strukturierten Polyimidfilms 150 als Maske geätzt. Spezieller wird zunächst, wie in Fig. 16 veranschaulicht, zum selektiven Entfernen des Siliziumnitridfilms 140 unter Verwendung des strukturierten Polyimidfilms 150 als eine Maske eine isotrope Ätzung an dem Siliziumnitridfilm 140 durchgeführt. Das zu dieser Zeit durchgeführte isotrope Ätzen kann beispielsweise durch ein reaktives Ionenätzen geschehen. Bezugnehmend auf Fig. 17, wird nachfolgend zum Freilegen eines Abschnitts der Verdrahtung 120 wieder unter Verwendung des strukturierten Polyimidfilms 150 als eine Maske während beispielsweise ein reaktives Ionenätzen angewendet wird an dem Siliziumoxidfilm 130 ein anisotropes Ätzen durchgeführt. Bezugnehmend auf Fig. 18 wird danach eine Wärmebehandlung bei einer Temperatur in dem Bereich von ungefähr 300 bis 450°C durchgeführt. Die Wärmebehandlung soll den Polyimidfilm 150 imidisieren und ein in dem Polyimidfilm 150 verwendetes Lösungsmittel verdampfen. In dem Fall, in dem der Polyimidfilm 150 photosensitiv ist, dient die Wärmebehandlung weiterhin ebenfalls dem Verdampfen eines Photosensibilisierers in dem Polyimidfilm 150. Obwohl dies nicht gezeigt ist, folgt ein Drahtverbindungsvorgang, so dass der freigelegte Abschnitt der Verdrahtung 120 und ein externer Anschluß (nicht gezeigt) über einen Aluminiumdraht oder dergleichen miteinander verbunden werden.
  • Nach der Beschreibung des Gesamtablaufs des der Anmelderin bekannten Verfahrens, wird die Aufmerksamkeit nun auf den in Fig. 18 veranschaulichten Schritt gelenkt, in dem die Wärmebehandlung durchgeführt wird. Es ist zu beachten, dass die Wärmebehandlung bei diesem Schritt nicht nur die Imidisierung des Polyimidfilms 150 verursacht, sondern auch die Schrumpfung des Polyimidfilms 150. Nach der Wärmebehandlung ist das Volumen des Polyimidfilms 150 um ungefähr 50% verringert und der Polyimidfilm 150 weist eine schräg verlaufende Seitenfläche auf. Wenn die Wärmebehandlung zum Imidisieren des Polyimidfilms 150 vor dem Ätzen des Passivierungsfilms 160, bzw. um genauer zu sein, vor dem isotropen Ätzen des Siliziumnitridfilms 140, das in Fig. 16 veranschaulicht ist, durchgeführt wird und der Passivierungsfilm 160 unter Verwendung des imidisierten Polyimidfilms 150 als eine Maske geätzt wird, würde dies aus diesem Grund wahrscheinlich dazu führen, dass eine gewünschte Größengenauigkeit des geätzten Passivierungsfilms 160 nicht erzielt wird. Nach dem oben beschriebenen, der Anmelderin bekannten Verfahren zum Herstellen einer Halbleitervorrichtung wird jedoch zum Freilegen der Verdrahtung 120 der Polyimidfilm 150 mittels Durchführens der Wärmebehandlung nach dem Ätzen des Passivierungsfilms 160 imidisiert. Folglich tritt die Volumenschrumpfung des Polyimidfilms 150 nicht vor dem Ätzen des Passivierungsfilms 160 auf. Dies ermöglicht die Vergrößerung der Dimensionsgenauigkeit des geätzten Passivierungsfilms 160.
  • Trotzdem hat das der Anmelderin bekannte Verfahren Nachteile. Speziell haften, bezugnehmend auf Fig. 17, Ablagerungen 180 an den Seitenflächen des Polyimidfilms 150, des Siliziumnitridfilms 140 und des Siliziumoxidfilms 130 während des anisotropen Ätzens des Siliziumoxidfilms 130. Da in dem der Anmelderin bekannten Verfahren die Wärmebehandlung zum Imidisieren des Polyimidfilms 150 nach dem anisotropen Ätzen durchgeführt wird, entsteht mit einer gewissen Wahrscheinlichkeit das Problem, dass die Ablagerungen 180 sich ablösen oder der Polyimidfilm 150 sich, wie in Fig. 18 veranschaulicht, von dem Siliziumnitridfilm 140 ablöst. Zum anisotropen Ätzen des Siliziumoxidfilms 130 wird meistens insbesondere ein Trockenätzen, wie zum Beispiel ein reaktives Ionenätzen angewendet. Zum Erreichen einer geforderten Ätzanisotropie für das anisotrope Ätzen auf dem Siliziumoxidfilm 130 wird in einem derartigen Fall das Ätzen durchgeführt, während die Ablagerungen 180, die einen hohen Widerstand gegenüber dem Ätzen aufweisen, auf den Seitenflächen des Siliziumoxidfilm 130 haften. Wie oben erwähnt, haften jedoch während des Ätzens die Ablagerungen 180 ebenfalls auf den Seitenflächen des Polyimidfilms 150 und des Siliziumnitridfilms 140. Das Durchführen der Wärmebehandlung zum Imidisieren des Polyimidfilms 150 mit dem auf den entsprechenden Seitenflächen des Polyimidfilms 150 und des Siliziumnitridfilms 140 sowie den Seitenflächen des Siliziumoxidfilms 130 haftenden Ablagerungen 180 würde wahrscheinlich aufgrund der Volumenschrumpfung des Polyimidfilms 150 und thermischer Spannungen ein Ablösen der Ablagerungen 180 verursachen. Weiterhin schrumpfen die Ablagerungen 180 nicht wesentlich während der Wärmebehandlung zum Imidisieren des Polyimidfilms 150 während der der Polyimidfilm 150 schrumpft. Folglich ist die Volumenschrumpfung des Polyimidfilms 150 durch die Ablagerungen 180 auf dem Polyimidfilm 150 begrenzt, so dass der Polyimidfilm 150 nicht vollständig schrumpfen kann. Daraus resultierend wird eine Kraft, die der Polyimidfilm 150 aufgrund der durch die Ablagerungen 180 auferlegten Begrenzung nicht für das Schrumpfen aufwenden konnte, mit anderen Worten eine Kraft, die als Resultat des unvollständigen Schrumpfens des Polyimidfilm 150 vorhanden ist, an eine Grenzfläche zwischen dem Polyimidfilm 150 und dem Siliziumnitridfilm 140 angelegt. Aus diesem Grund war es bei der der Anmelderin bekannten Vorgehensweise wahrscheinlich, dass sich der Polyimidfilm 150 von dem Siliziumnitridfilm 140 ablöst.
  • Die Aufgabe der Erfindung ist es deshalb, ein Verfahren zum Abscheiden eines anisotrop zu ätzenden Films, eines anderen isotrop zu ätzenden Films und eines Polyimidfilms in dieser Reihenfolge nacheinander bereitzustellen, wodurch verhindert wird, dass der Polyimidfilm sich von dem isotrop zu ätzenden Film ablöst sowie verhindert wird, dass sich an den entsprechenden Seitenflächen der abgeschiedenen Filme aufgrund des anisotropen Ätzens haftende Ablagerungen während einer Wärmebehandlung zum Imidisieren des Polyimidfilms ablösen.
  • Die Aufgabe wird gelöst durch ein Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Gemäß der vorliegenden Erfindung weist das Verfahren zum Herstellen einer Halbleitervorrichtung die folgenden Schritte (a) bis (e) auf. Der Schritt (a) dient dem Bilden eines Polyimidfilms über einem ersten Film mit einem dazwischen gefügten zweiten Film. Der Schritt (b) dient dem Bilden eines vorbestimmten Musters in dem Polyimidfilm nach dem Schritt (a). Zum Freilegen des ersten Films dient der Schritt (c) dem isotropen Ätzen des zweiten Films unter Verwendung des Polyimidfilms als eine Maske nach dem Schritt (b). Der Schritt (d) dient dem Imidisieren des Polyimidfilms mittels Durchführen einer Wärmebehandlung nach dem Schritt (c). Der Schritt (e) dient dem Durchführen eines anisotropen Ätzens an einem freigelegten Abschnitt des ersten Films nach dem Schritt (d).
  • Der Schritt (d) wird vor dem Schritt (e) durchgeführt, so dass während der Wärmebehandlung zum Imidisieren des Polyimidfilms keine Ablagerung an den Seitenflächen des Polyimidfilms und des zweiten Films haftet. Angesichts dessen ist es möglich, das Ablösen des Polyimidfilms von dem zweiten Film während der Wärmebehandlung für das Imidisieren des Polyimidfilms zu verhindern.
  • Da das anisotrope Ätzen in dem Schritt (e) an dem ersten Film nach der Wärmebehandlung für das Imidisieren des Polyimidfilms in dem Schritt (d) durchgeführt wird, werden weiterhin die Ablagerungen durch das anisotrope Ätzen nach der Wärmebehandlung für das Imidisieren des Polyimidfilms erzeugt und haften nach der Wärmebehandlung für das Imidisieren des Polyimidfilms an den entsprechenden Seitenflächen des ersten und zweiten Films und des Polyimidfilms. Angesichts dessen ist es möglich, das Ablösen der durch das anisotrope Ätzen an den entsprechenden Seitenflächen der abgeschiedenen Filme haftenden Ablagerungen zu verhindern.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsformen anhand der Figuren. Von den Figuren zeigen:
  • Fig. 1 bis 6 Querschnittsansichten von Strukturen bei entsprechenden Schritten eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • Fig. 7 bis 12 Querschnittsansichten von Strukturen bei entsprechenden Schritten eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform;
  • Fig. 13 bis 18 Querschnittsansichten von Strukturen bei entsprechenden Schritten eines der Anmelderin bekannten Verfahrens zum Herstellen einer Halbleitervorrichtung.
    • Erste Ausführungsform
  • Fig. 1 bis 6 sind Querschnittsansichten von Strukturen bei entsprechenden Schritten eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zur Veranschaulichung des Verfahrens. Von diesen Zeichnungen veranschaulichen die Fig. 3 bis 6 Schritte des Bildens eines vorbestimmten Musters in einem Passivierungsfilm 7, deren Details später beschrieben werden. Bezugnehmend auf Fig. 1, wird zunächst ein Passivierungsfilm 6 mit einer zweilagigen Struktur, der einen Siliziumoxidfilm 3 und einen Siliziumnitridfilm 4 aufweist, über einem Halbleitersubstrat 1 gebildet, auf welchem ein Verdrahtungsvorgang und andere in einem Halbleiterherstellungsverfahren typischerweise vor dem Verdrahtungsvorgang vorhandene Vorgänge durchgeführt wurden. Spezieller wird zum Bedecken einer Verdrahtung 2 aus beispielsweise Aluminium der Siliziumoxidfilm 3 über dem Halbleitersubstrat 1 gebildet. Nachfolgend wird der Siliziumnitridfilm 4 auf dem Siliziumoxidfilm 3 gebildet. Wie in Fig. 2 gezeigt, wird als Nächstes ein Polyimidfilm 5, der sowohl als eine Pufferschicht als auch als eine Abdeckschicht wirkt, auf dem Passivierungsfilm 6, bzw. um genauer zu sein, auf dem Siliziumnitridfilm 4, gebildet. Der Polyimidfilm 5 wirkt als eine Pufferschicht und eine Abdeckschicht, was bedeutet, dass er zusammen mit dem Passivierungsfilm 6 die Oberfläche der herzustellenden Halbleitervorrichtung schützt. In diesem Zusammenhang wird in der vorliegenden Beschreibung eine Kombination des Polyimidfilms 5 und des Passivierungsfilms 6 kurz als ein "Passivierungsfilm 7" bezeichnet. Mit anderen Worten, der Siliziumoxidfilm 3, der Siliziumnitridfilm 4 und der Polyimidfilm 5 bilden den Passivierungsfilm 7. Weiterhin ist der anfänglich in dem in Fig. 2 veranschaulichten Schritt gebildete Polyimidfilm 5 eine lackartige Substanz, die in Gestalt einer Flüssigkeit mit hoher Viskosität vorliegt.
  • Danach wird das vorbestimmte Muster in dem den Siliziumoxidfilm 3, den Siliziumnitridfilm 4 und den Polyimidfilm 5 aufweisenden Passivierungsfilm 7 gebildet. Spezieller wird zunächst durch einen in Fig. 3 veranschaulichten Photolithografieschritt ein vorbestimmtes Muster in dem Polyimidfilm 5 gebildet. Der Schritt von Fig. 3 wird unten im Detail erklärt werden. Wenn der Polyimidfilm 5 von Natur aus nicht photosensitiv ist, wird zum Bilden eines Resistmusters ein Photoresist (nicht gezeigt) auf den Polyimidfilm 5 aufgebracht und an dem aufgebrachten Photoresist wird eine Belichtung und Entwicklung durchgeführt. Durch Ätzen des Polyimidfilms 5 unter Verwendung des Resistmusters des Photoresists als eine Maske wird das vorbestimmte Muster in dem Polyimidfilm 5 gebildet. Danach wird der Photoresist entfernt. Danach wird der Photoresist entfernt. Wenn andererseits der Polyimidfilm 5 von Natur aus photosensitiv ist, ist es unnötig, einen Photoresist zu verwenden. In diesem Fall werden zum Bilden des vorbestimmten Musters in dem Polyimidfilm 5 die Belichtung und Entwicklung direkt an dem Polyimidfilm 5 durchgeführt. Nach dem Bilden des vorbestimmten Musters in dem Polyimidfilm 5 wird ein Veraschen mit Sauerstoffplasma durchgeführt.
  • Bezugnehmend auf Fig. 4 wird an dem Siliziumnitridfilm 4 ein isotropes Ätzen unter Verwendung des strukturierten Polyimidfilms 5 als eine Maske durchgeführt. Als ein Resultat dieser Ätzung ist der Siliziumnitridfilm 4 selektiv entfernt, so dass der Siliziumoxidfilm 3 teilweise freigelegt ist. Für das isotrope Ätzen zu dieser. Zeit wird ein Trockenätzen angewendet. Beispielsweise kann ein reaktives Ionenätzen durchgeführt werden. Nachdem der Siliziumnitridfilm 4 durch das isotrope Ätzen selektiv entfernt wurde, wird ein Veraschen mit Sauerstoffplasma durchgeführt. Bezugnehmend auf Fig. 5 wird danach zum Imidisieren des Polyimidfilms 5 eine Wärmebehandlung bei einer Temperatur in dem Bereich von ungefähr 300 bis 450°C durchgeführt. Es ist zu beachten, dass die Wärmebehandlung das Verdampfen eines in dem Polyimidfilm 5 verwendeten Lösungsmittels sowie das Imidisieren des Polyimidfilm 5 bezweckt. In dem Fall, in dem der Polyimidfilm 5 photosensitiv ist, bewirkt die Wärmebehandlung zu dieser Zeit weiterhin ein Verdampfen eines Photosensibilisierers in dem Polyimidfilm 5.
  • Bezugnehmend auf Fig. 6 wird nachfolgend an einem Abschnitt 8 des Siliziumoxidfilms 3, der durch den in Fig. 5 veranschaulichten Schritt freigelegt wurde, ein anisotropes Ätzen durchgeführt. Spezieller wird gemäß der ersten Ausführungsform ein anisotropes Ätzen an dem Siliziumoxidfilm 3 unter Verwendung des Siliziumnitridfilms 4, der dem isotropen Ätzen unterzogen wurde, als eine Maske durchgeführt. Als ein Resultat des anisotropen Ätzens ist der Siliziumoxidfilm 3 selektiv entfernt und ein Abschnitt der Verdrahtung 2 ist freigelegt. Für das anisotrope Ätzen zu dieser Zeit wird ein Trockenätzen angewendet. Beispielsweise kann ein reaktives Ionenätzen angewendet werden. Wie in Fig. 6 veranschaulicht, haften folglich Ablagerungen 9 an den Seitenflächen des Siliziumoxidfilms 3, des Siliziumnitridfilms und des Polyimidfilms 5. Nach dem teilweisen Entfernen des Siliziumoxidfilms 3 durch das anisotrope Ätzen wird ein Veraschen mit Sauerstoffplasma durchgeführt, wodurch die vorgesehene Struktur in dem Passivierungsfilm 7 vervollständigt wird. Obwohl dies nicht gezeigt ist, folgt ein Drahtverbindungsvorgang, so dass der freigelegte Abschnitt der Verdrahtung 2 und ein externer Anschluß (nicht gezeigt) miteinander über einen Aluminiumdraht oder dergleichen verbunden werden.
  • Eine Prozessfolge des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform, das oben beschrieben wurde, weist auf:
    zunächst das in Fig. 4 veranschaulichte isotrope Ätzen des Siliziumnitridfilms 4:
    als Nächstes die in Fig. 5 veranschaulichte Wärmebehandlung zum Imidisieren des Polyimidfilms 5 und danach das in Fig. 6 veranschaulichte anisotrope Ätzen an dem Siliziumoxidfilm 3.
  • Beim Anwenden des Verfahrens auf eine Halbleitervorrichtung mit dem Passivierungsfilm 7, der den Siliziumoxidfilm 3, den Siliziumnitridfilm 4 und den Polyimidfilm 5 aufweist, erlaubt die vorstehende Prozessfolge eine Durchführung der Wärmebehandlung zum Imidisieren des Polyimidfilms 5, bei der noch nicht Ablagerungen 9, die in der Anmelderin bekannter Weise durch anisotropes Trockenätzen erzeugt werden, an den Seitenflächen des Siliziumnitridfilms 4 und des Polyimidfilms 5 haften. Da somit das Verfahren gemäß der ersten Ausführungsform nicht die oben angeführten mit dem der Anmelderin bekannten Verfahren verbundenen Probleme aufweist, ermöglicht es das Imidisieren des Polyimidfilms 5, während der Polyimidfilm 5 an dem Siliziumnitridfilm 4 haften bleibt. Mit anderen Worten, es ist möglich, ein Ablösen des Polyimidfilms 5 von dem isotrop zu ätzenden Siliziumnitridfilm 4 während der Wärmebehandlung für das Imidisieren des Polyimidfilms 5 zu verhindern.
  • Die vorstehende Prozessfolge des Verfahrens gemäß der ersten Ausführungsform bringt einen weiteren Vorteil dadurch mit sich, dass das anisotrope Ätzen an dem Siliziumoxidfilm 3 nach der Wärmebehandlung zum Imidisieren des Polyimidfilms 5 durchgeführt wird. Spezieller werden die Ablagerungen 9 nach der Wärmebehandlung zum Imidisieren des Polyimidfilms 5 durch das anisotrope Ätzen erzeugt und haften auf den entsprechenden Seitenflächen des Siliziumoxidfilms 3, des Siliziumnitridfilms 4 und des Polyimidfilms 5. Daher gibt es in vorteilhafter Weise gegenüber dem der Anmelderin bekannten Verfahren keine Wahrscheinlichkeit dafür, dass die Ablagerungen 9 sich ablösen. Somit ist es möglich, das Ablösen der durch das anisotrope Ätzen auf den entsprechenden Seitenflächen der abgeschiedenen Filme haftenden Ablagerungen 9 zu verhindern.
  • Da der Polyimidfilm 5 durch die Wärmebehandlung vor dem Ätzen des Siliziumoxidfilms 3 imidisiert wird, tritt darüberhinaus vor dem Ätzen des Siliziumoxidfilms 3 die Volumenschrumpfung des Polyimidfilms 5 auf und der Polyimidfilm 5 weist eine schräg verlaufende Seitenfläche auf. Die schräg verlaufende Seitenfläche des Polyimidfilms 5 beeinflusst jedoch nicht nachteilhaft das Ätzen des Siliziumoxidfilms 3, da in der ersten Ausführungsform beim Ätzen des Siliziumoxidfilms 3 nicht der Polyimidfilm 5, sondern der Siliziumnitridfilm 4 als eine Maske verwendet wird. Somit ist bezüglich der Dimensionsgenauigkeit des geätzten Siliziumoxidfilms 3 das Verfahren gemäß der ersten Ausführungsform nicht dem der Anmelderin bekannten Verfahren unterlegen.
    • Zweite Ausführungsform
  • Fig. 7 bis 12 sind Querschnittsansichten von Strukturen bei entsprechenden Schritten eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zum Veranschaulichen des Verfahrens. Bezugnehmend auf Fig. 7 wird zunächst ein Passivierungsfilm 14 mit einer Einzelschichtstruktur, der einen Siliziumnitridfilm aufweist, über einem Halbleitersubstrat 10 gebildet, auf dem ein Verdrahtungsvorgang und ein oder mehrere in einem Halbleiterherstellungsverfahren typischerweise vor dem Verdrahtungsvorgang vorhandene Prozesse durchgeführt wurden. Spezieller wird ein Zwischenschichtisolationsfilm 13, der einen Siliziumoxidfilm aufweist, auf dem Halbleitersubstrat 10 gebildet. Als Nächstes werden auf dem Zwischenschichtisolationsfilm 13 Verdrahtungen 12a, 12b, beispielsweise aus Aluminium, mit einem vorbestimmten Abstand zueinander ausgebildet. Danach wird der Passivierungsfilm 14 über dem Zwischenschichtisolationsfilm 13 ausgebildet, so dass er die Verdrahtungen 12a, 12b bedeckt. Weiterhin wird, wie in Fig. 7 veranschaulicht, eine Schmelzsicherung 17, beispielsweise als Aluminium, innerhalb des Zwischenschichtisolationsfilms 13 gebildet.
  • Bezugnehmend auf Fig. 8, wird auf dem Passivierungsfilm 14 ein Polyimidfilm 15, der sowohl als eine Pufferschicht als auch als eine Abdeckschicht wirkt, gebildet. Der Polyimidfilm 15 wirkt als eine Pufferschicht und eine Abdeckschicht, wodurch er zusammen mit dem Passivierungsfilm 14 die Oberfläche der herzustellenden Halbleitervorrichtung schützt. In diesem Zusammenhang wird in der vorliegenden Beschreibung auf eine Kombination aus dem Polyimidfilm 15 und dem Passivierungsfilm 14 kurz als "Passivierungsfilm 16" Bezug genommen. Mit anderen Worten, der den Siliziumnitridfilm aufweisende Passivierungsfilm 14 und der Polyimidfilm 15 bilden den Passivierungsfilm 16. Weiterhin ist der anfänglich in dem in Fig. 8 veranschaulichten Schritt gebildete Polyimidfilm 15 eine lackartige Substanz, die in Gestalt einer Flüssigkeit mit hoher Viskosität vorliegt.
  • Danach wird in dem Passivierungsfilm 16 ein vorbestimmtes Muster gebildet. Spezieller wird, wie in Fig. 9 veranschaulicht, zunächst in dem Polyimidfilm 15 ein vorbestimmtes Muster durch einen Photolithografieschritt gebildet. Der Schritt von Fig. 9 wird unten in größerem Detail erklärt werden. Wenn der Polyimidfilm 15 von Natur aus nicht photosensitiv ist, wird ein Photoresist (nicht gezeigt) auf den Polyimidfilm 15 aufgebracht und zum Bilden eines Resistmusters eine Belichtung und Entwicklung an dem aufgebrachten Photoresist durchgeführt. Durch Ätzen des Polyimidfilms 15 unter Verwendung des Resistmusters des Photoresists als einer Maske wird das vorbestimmte Muster in dem Polyimidfilm 15 gebildet. Danach wird der Photoresist entfernt. Wenn der Polyimidfilm 15 von Natur aus photosensitiv ist, ist es andererseits unnötig, einen Photoresist zu verwenden. In diesem Fall werden zum Bilden des vorbestimmten Musters in dem Polyimidfilm 15 eine Belichtung und Entwicklung direkt an dem Polyimidfilm 15 durchgeführt. Nach der Bildung des vorbestimmten Musters in dem Polyimidfilm 15 wird ein Veraschen mit Sauerstoffplasma durchgeführt.
  • Bezugnehmend auf Fig. 10 wird unter Verwendung des strukturierten Polyimidfilms 15 als einer Maske ein isotropes Ätzen an dem Passivierungsfilm 14 durchgeführt. Als ein Resultat dieser Ätzung wird der Passivierungsfilm 14 selektiv entfernt, so dass jede der Verdrahtungen 12a, 12b und der Zwischenschichtisolationsfilm 13 teilweise freigelegt sind. Für das isotrope Ätzen zu dieser Zeit wird ein Trockenätzen angewendet. Beispielsweise kann ein reaktives Ionenätzen angewendet werden. Nachdem durch das isotrope Ätzen der Passivierungsfilm 14 selektiv entfernt wurde, wird ein Veraschen mit Sauerstoffplasma durchgeführt. Bezugnehmend auf Fig. 11 wird danach zum Imidisieren des Polyimidfilms 15 eine Wärmebehandlung bei einer Temperatur in dem Bereich von ungefähr 300 bis 450°C durchgeführt. Es ist zu beachten, dass die Wärmebehandlung das Verdampfen eines in dem Polyimidfilm 15 verwendeten Lösungsmittels sowie das Imidisieren des Polyimidfilms 15 bezweckt. Weiterhin bewirkt in dem Fall, in dem der Polyimidfilm 15 photosensitiv ist, die Wärmebehandlung zu dieser Zeit ebenfalls ein Verdampfen eines Photosensibilisierers in dem Polyimidfilm 15.
  • Bezugnehmend auf Fig. 12 wird nachfolgend an einem Abschnitt 18 des Zwischenschichtisolationsfilms 13, der in dem in Fig. 10 veranschaulichten Schritt freigelegt wurde, ein anisotropes Ätzen durchgeführt. Spezieller wird zum Einstellen der Dicke eines oberhalb der Schmelzsicherung 17 angeordneten Abschnitts des Zwischenschichtisolationsfilms 13 an dem Zwischenschichtisolationsfilm 13 ein anisotropes Ätzen unter Verwendung des Passivierungsfilms 14 und der Verdrahtungen 12a, 12b, die einem isotropen Ätzen unterzogen wurden, als eine Maske, durchgeführt. Für das anisotrope Ätzen zu dieser Zeit kann ein Trockenätzen angewendet werden. Beispielsweise kann ein reaktives Ionenätzen durchgeführt werden. Folglich haften, wie in Fig. 12 veranschaulicht, Ablagerungen 19 an den Seitenflächen des Zwischenschichtisolationsfilms 13, des Passivierungsfilms 14 und des Polyimidfilms 15, sowie an jeder Oberfläche der freigelegten Abschnitte der Verdrahtungen 12a, 12b. Nachdem der Zwischenschichtisolationsfilm 13 durch das anisotrope Ätzen teilweise entfernt wurde, wird ein Veraschen mit Sauerstoffplasma durchgeführt, wodurch das vorbestimmte Muster in dem Passivierungsfilm 7 vervollständigt wird. Obwohl dies nicht gezeigt ist, folgt ein Drahtverbindungsvorgang, so dass jeder der freigelegten Abschnitte der Verdrahtungen 12a, 12b und ein externer Anschluß (nicht gezeigt) miteinander über einen Aluminiumdraht oder dergleichen verbunden werden.
  • Eine oben beschriebene Prozessfolge des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der zweiten Ausführungsform weist auf:
    zunächst das in Fig. 10 veranschaulichte isotrope Ätzen des Passivierungsfilms 14;
    als Nächstes die in Fig. 11 veranschaulichte Wärmebehandlung zum Imidisieren des Polyimidfilms 15 und danach
    das in Fig. 12 veranschaulichte anisotrope Ätzen des Zwischenschichtisolationsfilms 13.
  • Beim Anwenden des Verfahrens auf eine Halbleitervorrichtung mit dem Passivierungsfilm 16, die den Passivierungsfilm 14 und den Polyimidfilm 15 aufweist und weiterhin den unter dem Passivierungsfilm 16 angeordneten Zwischenschichtisolationsfilm 13 aufweist, erlaubt die vorstehende Prozessfolge die Durchführung der Wärmebehandlung zum Imidisieren des Polyimidfilms 15, dergestalt dass die Ablagerungen 19, die gewöhnlich durch das anisotrope Trockenätzen erzeugt werden, noch nicht an den Seitenflächen des Passivierungsfilms 14 und des Polyimidfilms 15 haften. Da somit das Verfahren gemäß der zweiten Ausführungsform nicht die oben aufgezeigten Probleme in Zusammenhang mit dem der Anmelderin bekannten Verfahren aufweist, macht es das Verfahren gemäß der zweiten Ausführungsform möglich, den Polyimidfilm 15 zu imidisieren, während der Polyimidfilm 15 an dem Passivierungsfilm 14 haften bleibt. Es ist mit anderen Worten möglich, das Ablösen des Polyimidfilms 15 von dem isotrop zu ätzenden Passivierungsfilm 14 während der Wärmebehandlung zum Imidisieren des Polyimidfilms 15 zu verhindern.
  • Die vorstehende Prozessfolge des Verfahrens gemäß der zweiten Ausführungsform bringt dadurch einen weiteren Vorteil mit sich, dass das anisotrope Ätzen an dem Zwischenschichtisolationsfilm 13 nach der Wärmebehandlung zum Imidisieren des Polyimidfilms 15 durchgeführt wird. Speziell werden die Ablagerungen 19 durch das anisotrope Ätzen an dem Zwischenschichtisolationsfilm 13 nach der Wärmebehandlung zum Imidisieren des Polyimidfilms 5 erzeugt und haften danach an den entsprechenden Seitenflächen des Zwischenschichtisolationsfilms 13, des Passivierungsfilms 14 und des Polyimidfilms 15. Daher gibt es in vorteilhafter Weise gegenüber dem der Anmelderin bekannten Verfahren keine Wahrscheinlichkeit dafür, dass sich die Ablagerungen 19 ablösen. Somit ist es möglich, ein Ablösen der durch das anisotrope Ätzen an den entsprechenden Seitenflächen der abgeschiedenen Filme anhaftenden Ablagerungen 19 zu verhindern.
  • Da der Polyimidfilm 15 durch die Wärmebehandlung vor dem Ätzen des Zwischenschichtisolationsfilms 13 imidisiert wird, tritt darüberhinaus vor dem Ätzen des Zwischenschichtisolationsfilms 13 die Volumenschrumpfung des Polyimidfilms 15 auf und der Polyimidfilm 15 weist vor dem Ätzen des Zwischenschichtisolationsfilms 13 eine schräg verlaufende Seitenfläche auf. Die schräg verlaufende Seitenfläche des Polyimidfilms 15 beeinträchtigt jedoch nicht in nachteilhafter Weise das Ätzen des Zwischenschichtisolationsfilms 13, da in der zweiten Ausführungsform beim Ätzen des Siliziumoxidfilms 3 nicht der Polyimidfilm 15 sondern der Passivierungsfilm 14 und die Verdrahtungen 12a, 12b als eine Maske verwendet werden. Somit ist bezüglich der Dimensionsgenauigkeit des geätzten Zwischenschichtisolationsfilms 13 das Verfahren gemäß der zweiten Ausführungsform nicht dem der Anmelderin bekannten Verfahren unterlegen.

Claims (6)

1. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten:
a) Bilden eines Polyimidfilms (5, 15) über einem ersten Film (3, 13) mit einem dazwischen gefügten zweiten Film (4, 14);
b) Bilden eines vorbestimmten Musters in dem Polyimidfilm (5, 15) nach dem Schritt (a);
c) Durchführen eines isotropen Ätzens an dem zweiten Film (4, 14) zum Freilegen des ersten Films (3, 13) unter Verwendung des Polyimidfilms (5, 15) als eine Maske nach dem Schritt (b);
d) Imidisieren des Polyimidfilms (5, 15) mittels Durchführens einer Wärmebehandlung nach dem Schritt (c); und
e) Durchführen eines anisotropen Ätzens an einem freigelegten Abschnitt des ersten Films (3, 13) nach dem Schritt (d).
2. Verfahren nach Anspruch 1, bei dem das anisotrope Ätzen ein Trockenätzen ist.
3. Verfahren nach Anspruch 2, bei dem das Trockenätzen ein reaktives Ionenätzen ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem der erste Film (3) und der zweite Film (4) und der Polyimidfilm (5) einen Passivierungsfilm (7) bilden.
5. Verfahren nach einem der Ansprüche 1 bis 3, bei dem der zweite Film (14) und der Polyimidfilm (15) einen Passivierungsfilm (16) bilden und der erste Film (13) als ein Zwischenschichtisolationsfilm wirkt.
6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem der erste Film (3, 13) ein Siliziumoxidfilm ist und der zweite Film (4, 14) ein Siliziumnitridfilm ist.
DE10237522A 2001-12-17 2002-08-16 Verfahren zum Herstellen einer Halbleitervorrichtung Ceased DE10237522A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001382940A JP3825314B2 (ja) 2001-12-17 2001-12-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE10237522A1 true DE10237522A1 (de) 2003-07-03

Family

ID=19187528

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10237522A Ceased DE10237522A1 (de) 2001-12-17 2002-08-16 Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US6544904B1 (de)
JP (1) JP3825314B2 (de)
KR (1) KR100426719B1 (de)
CN (1) CN1197133C (de)
DE (1) DE10237522A1 (de)
TW (1) TW546738B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235860A (ja) * 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
CN103065961A (zh) * 2011-10-21 2013-04-24 上海华虹Nec电子有限公司 一种应用于高压器件的聚酰亚胺钝化层制造工艺方法
CN103107067B (zh) * 2011-11-14 2015-10-14 上海华虹宏力半导体制造有限公司 一种半导体双层保护层的制作工艺方法
CN103137469B (zh) * 2011-11-22 2015-08-19 上海华虹宏力半导体制造有限公司 一种非感光性聚酰亚胺钝化层的制作方法
CN103035492B (zh) * 2012-05-28 2015-06-03 上海华虹宏力半导体制造有限公司 半导体器件中双层保护层的制作工艺方法
CN103035512B (zh) * 2012-11-02 2015-08-19 上海华虹宏力半导体制造有限公司 一种非感光性聚酰亚胺钝化层的制作方法
CN103871869B (zh) * 2012-12-18 2016-11-16 上海华虹宏力半导体制造有限公司 非感光性聚酰亚胺钝化层的制作方法
US20150255362A1 (en) * 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof
WO2023013223A1 (ja) * 2021-08-03 2023-02-09 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
CN115132591B (zh) * 2022-09-02 2022-11-29 盛合晶微半导体(江阴)有限公司 聚酰亚胺过孔及晶圆级半导体封装结构的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4523976A (en) * 1984-07-02 1985-06-18 Motorola, Inc. Method for forming semiconductor devices
US4560436A (en) * 1984-07-02 1985-12-24 Motorola, Inc. Process for etching tapered polyimide vias
US5242864A (en) * 1992-06-05 1993-09-07 Intel Corporation Polyimide process for protecting integrated circuits
US5955245A (en) * 1993-10-12 1999-09-21 Occidental Chemical Corporation Method of forming polyimide patterns on substrates
JP2817664B2 (ja) * 1995-04-24 1998-10-30 日本電気株式会社 半導体装置の製造方法
JPH09306901A (ja) 1996-05-17 1997-11-28 Nec Corp 半導体装置の製造方法
US5869219A (en) * 1997-11-05 1999-02-09 Taiwan Semiconductor Manufacturing Co. Ltd. Method for depositing a polyimide film

Also Published As

Publication number Publication date
JP2003188148A (ja) 2003-07-04
KR20030051154A (ko) 2003-06-25
KR100426719B1 (ko) 2004-05-20
CN1197133C (zh) 2005-04-13
TW546738B (en) 2003-08-11
US6544904B1 (en) 2003-04-08
CN1427458A (zh) 2003-07-02
JP3825314B2 (ja) 2006-09-27

Similar Documents

Publication Publication Date Title
DE19842419B4 (de) Verfahren zum Bilden eines Halbleiterelements
DE19525745B4 (de) Verfahren zur Bildung eines Abdeckungsmusters
EP0286708B1 (de) Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation
DE69937561T2 (de) Photolithographisch hergestellter, integrierter kondensator mit selbst-ausgerichteten elektroden und dielektrika
DE3135815A1 (de) "verfahren zur herstellung integrierter schaltungen"
DE2709986A1 (de) Verfahren zum herstellen von koplanaren schichten aus duennen filmen
DE2448535A1 (de) Verfahren zum niederschlagen eines duennen filmes unter verwendung einer abloesbaren maske
DE3136009A1 (de) Verfahren zur herstellung integrierter schaltungen
DE2227344C3 (de)
DE2709933A1 (de) Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE3203898A1 (de) Verfahren zum herstellen von strukturen oder mustern
DE69834686T2 (de) Metallisierung in Halbleitervorrichtungen
DE10237522A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3604368A1 (de) Verfahren zur herstellung eines duennfilm-transistors
DE2227344B2 (de) Verfahren zum aetzen von oeffnungen in eine schicht aus organischem material
DE10200869A1 (de) Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement
DE2432719A1 (de) Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage
DE2931825C3 (de) Magnetblasen-Speichervorrichtung
DE2629996A1 (de) Verfahren zur passivierung und planarisierung eines metallisierungsmusters
DE3034980A1 (de) Verfahren zur herstellung von verbundkoerpern
DE2504500A1 (de) Verfahren zur herstellung eines musters aus einer oder mehreren schichten auf einer unterlage durch oertliche entfernung dieser schicht oder schichten durch sputteraetzen und gegenstaende, insbesondere halbleiteranordnungen, die unter verwendung dieses verfahrens hergestellt sind
EP0177845A1 (de) Integrierter Schaltkreis mit Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
DE4408564C2 (de) Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung
DE19608883C2 (de) Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection