DE10339992B4 - Verfahren zur Herstellung eines Strukturelements kritischer Abmessung bzw. einer Gateelektrode eines Feldeffekttransistors sowie Ätzsteuerung - Google Patents

Verfahren zur Herstellung eines Strukturelements kritischer Abmessung bzw. einer Gateelektrode eines Feldeffekttransistors sowie Ätzsteuerung Download PDF

Info

Publication number
DE10339992B4
DE10339992B4 DE10339992A DE10339992A DE10339992B4 DE 10339992 B4 DE10339992 B4 DE 10339992B4 DE 10339992 A DE10339992 A DE 10339992A DE 10339992 A DE10339992 A DE 10339992A DE 10339992 B4 DE10339992 B4 DE 10339992B4
Authority
DE
Germany
Prior art keywords
etching
antireflective coating
optical property
critical dimension
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10339992A
Other languages
English (en)
Other versions
DE10339992A1 (de
Inventor
Jan Raebiger
André Holfeld
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10339992A priority Critical patent/DE10339992B4/de
Priority to US10/813,374 priority patent/US7041434B2/en
Publication of DE10339992A1 publication Critical patent/DE10339992A1/de
Application granted granted Critical
Publication of DE10339992B4 publication Critical patent/DE10339992B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

Verfahren mit:
Bilden einer antireflektierenden Beschichtung und einer Lackschicht auf einer Materialschicht, die auf einem ersten Substrat gebildet ist und zu strukturieren ist, um ein Strukturelement in der Materialschicht mit einer gewünschten kritischen Abmessung zu definieren;
Bestimmen mindestens einer optischen Eigenschaft der antireflektierenden Beschichtung;
Bilden eines Lackstrukturelements über der antireflektierenden Beschichtung mittels Photolithographie; und
Reduzieren einer Größe des Lackstrukturelements durch Ausführen eines Ätzprozesses, der auf der Grundlage einer Anfangsgröße eines Lackstrukturelements, der gewünschten kritischen Abmessung des Strukturelements in der Materialschicht und der mindestens einen optischen Eigenschaft der antireflektierenden Beschichtung gesteuert wird.

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Die vorliegende Erfindung betrifft im Allgemeinen die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung kleiner Schaltungselemente, etwa einer Gateelektrode eines Feldeffekttransistors, auf einem Substrat, wobei die Abmessungen der Schaltungselemente deutlich kleiner als das Auflösungsvermögen der verwendeten lithographischen Technik sind.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • Die Entwicklung vergangener Jahre, die Strukturgrößen von Elementen in Mikrostrukturen, etwa Schaltungselemente in integrierten Schaltungen, ständig zu verkleinern, wird sich in der nahen Zukunft fortsetzen, wobei reproduzierbare und stabile Prozesse zu etablieren sind, die die Herstellung einer großen Anzahl integrierter Schaltungen in einer kosteneffizienten Weise ermöglichen. Gegenwärtig weisen hochentwickelte integrierte Schaltungen, die als Massenprodukte verfügbar sind, Abmessungen auf, die deutlich unterhalb des optischen Auflösungsvermögens der Lithographievorrichtung liegen, die zum Übertragen eines Musters von einer Maske in eine Materialschicht, die auf einem Substrat ausgebildet ist, verwendet wird. Die minimalen Abmessungen von Schaltungselementen betragen gegenwärtig 100 nm oder weniger, wobei die für das optische Übertragen von Muster von der Maske auf die Substratoberfläche verwendete Wellenlänge der Strahlung im Bereich tiefer Ultraviolettstrahlung bei einer Wellenlänge von beispielsweise 248 nm und entsprechend neuer Entwicklungen bei ungefähr 193 nm liegt. In diesem Wellenlängenbereich ist die Absorption optischer transmittierender Elemente, etwa von Linsen, beträchtlich und steigt drastisch an bei einer weiteren Verringerung der Wellenlänge an. Daher ist eine bloße Verringerung der Wellenlänge der Lichtquelle für die lithographische Vorrichtung nicht eine naheliegende Entwicklung und kann nicht in einfacher Weise in die Massenproduktion von Schaltungselementen mit Strukturgrößen von 50 nm oder weniger implementiert werden.
  • Die Gesamtauflösung für das zuverlässige Übertragen von Schaltungsmustern von einer Maske auf ein Substrat ist einerseits durch das intrinsische Auflösungsvermögen der Photolithographievorrichtung, den Eigenschaften der bei dem photolithographischen Strukturierungsprozess beteiligten Materialien, etwa dem Photolack und etwaigen antireflektierenden Beschichtungen (ARC), die vorgesehen sind, um störende Streuung und Effekte stehender Wellen in dem Photolack zu minimieren, und durch Abscheide- und Ätzprozesse, die beim Herstellen der Lackschichten und der ARC-Schichten und beim Ätzen dieser Schichten nach der Belichtung beteiligt sind, bestimmt. Insbesondere das äußerst nichtlineare Verhalten des Photolacks im Zusammenwirken mit hoch entwickelten ARC-Schichten und Lithographiemaskentechniken ermöglicht die Herstellung von Lackmustern mit Abmessungen, die deutlich unterhalb des intrinsischen optischen Auflösungsvermögens der Photolithographievorrichtung liegen. Des weiteren wird ein weiterer Ätzschrumpfprozess nach der Lithographie angewendet, um die Strukturgrößen des Lackmusters noch mehr zu verringern, die dann als eine Ätzmaske in nachfolgenden anisotropen Schritten zum Übertragen des Lackmusters in die darunter liegende Materialschicht dient. Somit ermöglicht es der Lackschrumpfprozess, die kritische Abmessung der Gateelektrode auf eine Größe zu verringern, die deutlich unterhalb der Wellenlänge der verwendeten Photolithographie liegt.
  • Es ist jedoch von großer Bedeutung, den Lackschrumpfprozess genau zu steuern, um eine präzise definierte Maske für den nachfolgenden anisotropen Ätzprozess zur Strukturierung des Gateschichtstapels zu bilden, da eine beliebige Variation der Gatelänge sich unmittelbar auf eine entsprechende Schwankung der Arbeitsgeschwindigkeit des fertiggestellten Bauteils auswirkt.
  • Mit Bezug zu den 1a bis 1c wird nunmehr ein typischer konventioneller Prozessablauf zur Herstellung einer Gateelektrode eines Feldeffekttransistors beschrieben, wobei ein Steuerablauf für den Ätzschrumpfprozess enthalten ist, der nun detaillierter beschrieben wird.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterelementes 100 während eines frühen Herstellungsstadiums für ein linien- bzw. leitungsartiges Schaltungselement, etwa die Gateelektrode eines Feldeffekttransistors. Das Halbleiterbauelement 100 umfasst ein Substrat 101, beispielsweise ein Siliziumsubstrat oder ein anderes geeignetes Substrat mit einer darauf gebildeten geeigneten Halbleiterschicht. Ein Schichtstapel 102, beispielsweise in geeigneter Weise so gestaltet, um die Herstellung einer Gateelektrode zu ermöglichen, ist auf dem Substrat 101 ausgebildet und kann eine Gateisolationsschicht 103 und eine Gatematerialschicht 104, etwa eine Polysiliziumschicht, aufweisen. Eine antireflektierende Beschichtung 105 mit geeigneter Dicke und Materialzusammensetzung, beispielsweise ein siliziumangereichertes Siliziumnitrid, ein Siliziumoxynitrid, und dergleichen enthaltend, ist auf dem Schichtstapel 102 ausgebildet, woran sich ein Photolackmaskenstrukturelement 106 anschließt mit einer anfänglichen lateralen Größe, die als Dinitial bezeichnet wird, wobei die laterale Größe Dinitial entlang einer Längenrichtung, d. h. in der Ebene aus 1a in der horizontalen Richtung, einer Gateelektrode orientiert ist, die aus dem Schichtstapel 102 zu bilden ist.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 100, wie es in 1a gezeigt ist, kann die folgenden Prozesse aufweisen. Zunächst wird der Schichtstapel 102 beispielsweise durch Bilden der Gateisolationsschicht 103 unter Anwendung modernster Oxidations- und/oder Abscheideverfahren, wie sie im Stand der Technik gut bekannt sind, gebildet. Anschließend wird die Polysiliziumschicht 104 beispielsweise durch chemische Dampfabscheidung (CVD) abgeschieden, gefolgt von einer Abscheidung der antireflektierenden Beschichtung 105, deren Dicke und Materialzusammensetzung so gewählt sind, um eine Rückreflexion von Strahlung während eines nachfolgenden Lithographieprozesses deutlich zu reduzieren. Die Dicke kann typischerweise im Bereich von 30 bis 150 nm für eine siliziumreiche Nitridschicht liegen, die durch thermische CVD, plasmaunterstützte CVD und dergleichen gebildet werden kann, wobei die Materialzusammensetzung während des Abscheideprozesses gesteuert wird. Als nächstes wird eine Lackschicht mit einem Material, das im tiefen UV-Bereich empfindlich ist, beispielsweise durch Aufschleuderverfahren aufgebracht, und diese wird anschließend mit Strahlung im tiefen UV-Bereich mit einer Wellenlänge von beispielsweise 248 nm oder 193 nm belichtet. Nach der Entwicklung der Photolackschicht und beliebiger bekannter Prozeduren vor und nach dem Entwickeln, wie z. B. Ausbacken und dergleichen, wird das Photolackmaskenstrukturelement 106 mit der lateralen Abmessung Dinitial gebildet, die deutlich größer sein kann als eine gewünschte Gatelänge Dtarget der Gateelektrode, die herzustellen ist. Wie zuvor erläutert ist, ist selbst für ein äußerst nicht lineares Verhalten des verwendeten Photolacks die laterale Größe Dinitial des Photolackmaskenstrukturelements 106 noch deutlich um ca. 30 bis 50% größer als der erforderliche Sollwert, insbesondere wenn die kritische Strukturgröße Dtarget in der Größenordnung 100 nm und deutlich darunter liegt. Aus diesem Grunde enthält der Ätzprozess zur Herstellung der Gateelektrode einen ersten Schritt zum Verringern der Größe des Photolackmaskenstrukturelements 106 in gut gesteuerter Weise, bevor die antireflektierende Beschichtung 105 und die Polysiliziumschicht 104 geätzt werden, wobei das Photolackmaskenstrukturelement 106 mit der reduzierten Größe als eine Ätzmaske verwendet wird. Dazu wird eine geeignet ausgewählte Ätzchemie in einer Gateätzanlage hergestellt, wobei der Materialabtrag an dem Photolackmaskenstrukturelement 106, d. h. die Verringerung der lateralen Größe Dinitial und selbstverständlich der Höhe des Photolackmaskenstrukturelements 106, im Wesentlichen linear von der Ätzzeit für eine Vielzahl verfügbarer Photolacke abhängt. Damit kann die Ätzzeit des Lackschrumpfprozesses im Voraus auf der Grundlage eines linearen Modells berechnet werden, das als Eingabeparameterwerte die laterale Größe Dinitial und die gewünschte kritische Abmessung Dtarget erfordert. Die erforderliche Ätzzeit für den Lackschrumpfprozess kann daher auf der Grundlage der folgenden Gleichung berechnet werden: Dtarget = Dinitial – a·t – c,wobei die Koeffizienten a und c aus einer entsprechenden Schrumpfkurve bestimmt werden können, die die Ätzzeit mit dem Materialabtrag an Lack für eine Vielzahl von Testsubstraten in Beziehung setzt, die mit der Gateätzanlage, die mit einem spezifizierten Lackschrumpfrezept betrieben wird, bearbeitet wurden.
  • 1b zeigt schematisch das Halbleiterbauelement 100 nach Abschluss des Lackschrumpfprozesses, wobei die laterale Größe Dinitial um 2·ΔD verringert wird, wobei ΔD gesteuert werden kann, indem die Ätzzeit auf den aus dem zuvor erläuterten Modell ermittelten Wert entsprechend eingestellt wird. Somit entsteht ein Photolackmaskenstrukturelement 106a mit einer lateralen Größe, die im Wesentlichen der gewünschten kritischen Abmessung Dtarget entspricht, wobei eine Abweichung von diesem Sollwert von dem linearen Schrumpfätzmodell und der zeitlichen Stabilität der Gateätzanlage abhängt. Danach wird die reaktive Atmosphäre in der Gateätzkammer entsprechend so geändert, um eine äußerst anisotrope Ätzumgebung herzustellen, die das Ätzen der antireflektierenden Beschichtung 105 und der Polysiliziumschicht 104 ermöglicht, wobei eine hohe Selektivität zu der Gateisolierschicht 103 erforderlich ist, um nicht übermäßig das darunter liegende Substrat 101 zu schädigen, wenn die Ätzfront in der dünnen Gateisolationsschicht 103 gestoppt wird.
  • 1c zeigt schematisch das Halbleiterbauelement 100 nach Abschluss des anisotropen Ätzprozesses, wodurch eine Gateelektrode 104a gebildet wird, während der Rest 105a der antireflektierenden Beschichtung 105 und der Rest des Photolackmaskenstrukturelements 106a die obere Fläche der Gateelektrode 104a bedecken. Die laterale Abmessung der Gateelektrode 104a, d. h. die Gatelänge, ist als Dfinal bezeichnet und sollte im Wesentlichen mit der gewünschten kritischen Abmessung Dtarget übereinstimmen, da eine merkliche Abweichung davon zu einem deutlich geänderten Bauteilverhalten führen würde. In technisch fortschrittlichen integrierten Schaltungen kann die gewünschte kritische Abmessung der Gatelänge deutlich kleiner als 100 nm mit einer Toleranz von ±1 nm sein.
  • In dem zuvor beschriebenen konventionellen Prozessablauf beruht die Strategie der Vorwärtskopplung, d. h. der Messung der anfänglichen lateralen Größe des Photolackmaskenstrukturelements 106, wie es durch den Lithographieprozess hergestellt wird, und die entsprechende Berechnung der Ätzzeit des Lackschrumpfprozesses für ein nachfolgend zu prozessierendes Substrat, auf der Annahme, dass alle relevanten Schwankungen von zuvor durchgeführten Prozessschritten, die den Gateätzprozess beeinflussen, in ausreichender Weise durch den Messwert Dinitial berücksichtigt sind. Bei einer weiteren Größenreduzierung von Bauteilen zeigt es sich jedoch, dass es äußerst schwierig ist, die Abweichungen der Gatelänge Dfinal in Bezug auf den Sollwert Dtarget innerhalb der erforderlichen Prozessgrenzen mittels der oben erläuterten Vorwärtskopplungsstrategie zu halten, da die Werte von Dinitial eine deutliche Varianz aufweisen können und der Prozess systematischen Abweichungen im Laufe der Zeit unterliegen kann, wodurch sich die konventionelle Steuerungsstrategie als ineffizient erweist und damit die Ausbeute des Produktionsprozesses reduziert wird.
  • US 6,514,871 B1 offenbart ein Verfahren zum Anpassätzen einer Resistlinie in einer Plasmaätzvorrichtung. Das Verfahren stellt eine verringerte Rate des Ätzens des Resists in vertikaler Richtung bei einer vergrößerten Rate des Ätzens des Resists in horizontaler Richtung bereit. Es wird eine niedrigere Vorspannungsleistung als sonst üblich an die Plasmaätzvorrichtung angelegt. Der entstehende Resist hat im Vergleich zu seiner Breite eine größere Höhe.
  • DE 100 51 380 A1 offenbart ein Verfahren zum Ausbilden einer Halbleiterstruktur, bei der ein Strukturelement einem Schrumpfprozess unterzogen wird. Der Schrumpfprozess kann in einem HI/O2-Plasma durchgeführt werden.
  • US 2002/0180986 A1 offenbart Verfahren und Anlagen für die Überwachung von Herstellungsprozessen für Halbleiter. Eine Anlage kann eine Messvorrichtung, die eine Beleuchtungsanlage und eine Nachweisanlage enthält, umfassen. Die Beleuchtungsanlage und die Nachweisanlage können so ausgelegt sein, dass die Anlage dafür geeignet ist, mehrere Eigenschaften der Probe zu bestimmen. Die bestimmten Eigenschaften können eine kritische Abmessung, eine Anwesenheit von Defekten und eine Eigenschaft einer dünnen Schicht umfassen.
  • US 2003/0003607 A1 offenbart eine Anlage und ein Verfahren für die Steuerung der Plasmabearbeitung, die dafür ausgelegt sind, Einflüsse, die durch Störungen verursacht werden, zu unterdrücken. Während des Betriebs eines Geräts zur Durchführung eines Plasmaverfahrens werden mit Hilfe eines Sensors Prozessparameter gemessen. Ein Ergebnis des Verfahrens wird auf Grundlage einer überwachten Ausgabe des Sensors abgeschätzt und ein Modell zum Abschätzen von Bearbeitungsergebnissen sowie Korrekturwerten für Bearbeitungsbedingungen wird auf dessen Grundlage berechnet.
  • Angesichts dieser Sachlage besteht die Aufgabe der Erfindung darin, eine verbesserte Technik, die das Steuern einer kritischen Abmessung eines Schaltungselements, etwa einer Gateelektrode, mit einer erhöhten Genauigkeit ermöglicht, selbst wenn die Abmessungen weiterhin in der Größe reduziert werden, anzugeben. Diese Aufgabe wird durch Verfahren mit den Schritten gemäß den Patentansprüchen 1 und 14 bzw. ein Ätzsteuerungssystem mit den Merkmalen des Patentanspruches 14 gelöst.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Im Allgemeinen richtet sich die vorliegende Erfindung an ein Verfahren und an ein Steuerungssystem, in welchem Fluktuationen der kritischen Abmessung eines Schaltungselements deutlich reduziert werden, indem die Prozesszeit eines Lackschrumpfprozesses auf der Grundlage der Anfangsgröße eines Photolackmaskenstrukturelements und zusätzlich auf der Grundlage mindestens einer optischen Eigenschaft einer antireflektierenden Beschichtung, die zur Strukturierung des Photolackmaskenstrukturelements durch Photolithographie verwendet wird, gesteuert wird. In einer speziellen Ausführungsform kann die Reflektivität der antireflektierenden Beschichtung bestimmt werden und kann als ein Parameter beim Bestimmen der Prozesszeit für den Lackschrumpfprozess verwendet werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Ausführungsformen der vorliegenden Erfindung sind in den angefügten Unteransprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen betrachten wird; es zeigen:
  • 1a bis 1c schematisch Querschnittsansichten eines Halbleiterbauelements während diverser herkömmlicher Herstellungsphasen beim Herstellen eines Schaltungselements mit einer lateralen Größe, die im Wesentlichen durch einen Lackschrumpfprozess gemäß einem konventionellen Prozessablauf gesteuert wird;
  • 2a und 2b zeigen zweidimensionale Diagramme der anfänglichen lateralen Größe eines Lackmaskenstrukturelements in Bezug auf die Reflektivität einer antireflektierenden Beschichtung (2a) und der Ätzdifferenz, d. h. der anfänglichen lateralen Größe minus der endgültigen lateralen Größe, in Bezug auf die Reflektivität der antireflektierenden Beschichtung (2b);
  • 3 schematisch ein System zum Steuern eines Lackschrumpfprozesses gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung; und
  • 4 einen Graphen, um die Abweichung einer letztlich erreichten kritischen Abmessung von einer gewünschten kritischen Abmessung für einen typischen konventionellen Prozessablauf und für eine Prozesstechnik gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung zu vergleichen.
  • DETAILLIERTE BESCHREIBUNG
  • Im Folgenden werden weitere anschauliche Ausführungsformen der vorliegenden Erfindung mit Bezug zu den enthaltenen Zeichnungen beschrieben, wobei der Einfachheit halber auch auf die 1a bis 1c Bezug genommen wird, wenn dies adäquat ist.
  • Wie zuvor erläutert ist, basiert die konventionelle Vorwärtskopplungsstrategie auf Messdaten der anfänglichen Abmessung eines Lackmaskenstrukturelements und einem linearen Modell des Schrumpfätzprozesses zum Reduzieren der Größe des Lackmaskenstrukturelements. Es zeigt sich jedoch, dass die die anfängliche laterale Größe des Lackmaskenstrukturelements repräsentierenden Messdaten für unterschiedliche Substrate eine deutliche Fluktuation zeigen, die in effizienter Weise zu kompensieren ist, um die endgültige kritische Abmessung innerhalb enger Prozessgrenzen zu halten. Des weiteren kann der Ätzprozess ein gewisses Maß an Prozessveränderung im Laufe der Zeit erfahren, das nicht in effizienter Weise in dem zuvor beschriebenen linearen Modell durch einen entsprechenden Prozesssteuerungsalgorithmus kompensiert werden kann. Die relativ großen Schwankungen der anfänglichen Größe des Lackmaskenstrukturelements in Kombination mit einer systematischen Abweichung des Ätzprozesses kann eine hohe Anforderung an den Steuerungsvorgang, der auf der Grundlage der Messdaten der Anfangsgröße basiert, die den Eingangsparameter für die Vorwärtssteuerung repräsentiert, auferlegen. Insbesondere wenn die systematische Abhängigkeit eines vorhergehenden Prozesses signifikant ist, kann der Eingangsparameter der Vorwärtskopplungssteuerungsstrategie einen großen Fehler aufweisen und kann daher eine nicht akzeptable Abweichung vom Sollwert verursachen, wodurch die Produktionsausbeute deutlich reduziert wird.
  • Es wurde erkannt, dass der Eingangsparameter, etwa die anfängliche laterale Größe Dinitial des Lackmaskenstrukturelements 106, wie es mit Bezug zu 1a beschrieben ist, deutlich von den optischen Eigenschaften der darunter liegenden antireflektierenden Beschichtung 105 abhängen kann, wobei die optischen Eigenschaften gemäß einer speziellen Ausführungsform der vorliegenden Erfindung durch die Reflektivität der antireflektierenden Beschichtung 105 repräsentiert sein kann. In diesem Zusammenhang ist anzumerken, dass die optischen Eigenschaften einer antireflektierenden Beschichtung, etwa der Schicht 105 aus 1a vorzugsweise in Bezug auf eine spezifizierte Wellenlänge oder einen Wellenlängenbereich definiert werden kann und durch entsprechendes Auswählen einer Dicke, einer Materialzusammensetzung und eines spezifizierten Prozesses, der eine spezielle Struktur hervorruft, zum Bilden der antireflektierenden Beschichtung eingestellt werden kann. Beispielsweise kann die antireflektierende Beschichtung 105 im Wesentlichen in Form einer Siliziumnitridschicht bereitgestellt werden, deren Wasserstoff- und Sauerstoffanteil durch Abscheideparameter so eingestellt werden kann, um einen spezifizieren Brechungsindex und einen spezifizierten Extinktionskoeffizienten für die spezifizierte Wellenlänge oder den Wellenlängenbereich zu erhalten. Des weiteren kann die Dicke der antireflektierenden Beschichtung 105 während des Abscheidens so gesteuert werden, um eine erforderliche optische Dicke zum Erreichen der gewünschten optischen Wirkung für das Reduzieren eines Rückstreuens von Licht in eine Lackschicht, die auf der antireflektierenden Beschichtung 105 gebildet ist, zu gewährleisten. Daher können die optischen Eigenschaften der antireflektierenden Beschichtung 105 von der Materialzusammensetzung, der Struktur des Materials, die durch eine spezifizierte Abscheidetechnik erzeugt wird, und der endgültigen Schichtdicke abhängen, wobei eine Fluktuation eines dieser Parameter zu einer entsprechenden Änderung der optischen Eigenschaften führen kann. Somit können kleine Prozessschwankungen während der Herstellung der antireflektierenden Beschichtung 105 deutlich zu merklichen Schwankungen der Größe des Lackstrukturelements beitragen, die durch andere Prozesse hervorgerufen werden.
  • Das Verhalten der antireflektierenden Beschichtung 105 kann wirksam ermittelt werden, indem deren Reflektivität bei einer vordefinierten Wellenlänge bestimmt wird, die die Belichtungswellenlänge sein kann, die in dem nachfolgenden Photolithographievorgang verwendet wird, die aber nicht notwendigerweise dieser Wellenlänge entsprechen muss.
  • 2a zeigt schematisch ein zweidimensionales Diagramm, das die Abhängigkeit der Anfangsgröße Dinitial des Lackmaskenstrukturelements 106 von der Reflektivität der antireflektierenden Beschichtung 105 für eine spezifizierte Wellenlänge für zwei unterschiedliche Produkttypen A und B zeigt, die sich beispielsweise in ihrem zugrundeliegenden Entwurf, ihrer Prozessgeschichte und dergleichen unterscheiden. Auf Grund der Unterschiede zwischen den Produkten A und B können, obwohl jedes eine Bauteilstruktur enthält, wie sie beispielsweise in 1a gezeigt ist, diese unterschiedliche laterale Größen Dinitial aufweisen. In 2a besitzt das Produkt A, das durch Kreise repräsentiert ist, typischerweise einen größeren Durchschnittswert Dinitial im Vergleich zu dem Produkt B, das durch Quadrate repräsentiert ist, wobei gleichzeitig eine deutliche Abhängigkeit von der Reflektivität vorliegt, wie dies durch 2a angedeutet wird. Die entsprechenden Linien A' und B' repräsentieren lineare Anpasskurven an die entsprechenden Messdaten der Produkte A und B.
  • 2b zeigt ein zweidimensionales Diagramm, das die Ätzdifferenz darstellt, d. h. die Differenz der anfänglichen kritischen Abmessung Dinitial (vergleiche 1c) und der endgültigen Größe Dfinal (vergleiche 1c) des Lackmaskenstrukturelements 106 in Bezug auf die Reflektivität der antireflektierenden Beschichtung 105. Ähnlich zu 2a zeigen beide Produkte A und B eine deutliche Variation in Abhängigkeit von der Reflektivität, wodurch die Signifikanz der optischen Eigenschaften der antireflektierenden Beschichtung 105 auf die resultierende endgültige kritische Abmessung Dfinal angedeutet wird.
  • Die vorliegende Erfindung beruht daher auf dem Konzept, Messdaten zu verwenden, die zumindest eine optische Eigenschaft der antireflektierenden Beschichtung 105 repräsentieren, um den Lackschrumpfprozess zu steuern. In einer speziellen Ausführungsform werden mehrere Messdaten für einen spezifizierten Prozessablauf zur Herstellung einer antireflektierenden Beschichtung, etwa der Schicht 105, ermittelt, wobei ein oder mehrere Prozessparameter, etwa die Dicke, die Materialzusammensetzung und dergleichen so variiert werden, um variierende optische Eigenschaften der antireflektierenden Beschichtung zu erhalten, wie dies in einem Beispiel in 2a für zwei unterschiedliche Produkttypen mit einer antireflektierenden Beschichtung, deren Reflektivität zwischen ungefähr 0.03 und 0.14 variiert, gezeigt ist.
  • D. h. in diesem Falle wird die optische Eigenschaft durch die Reflektivität bei einer spezifizierten Wellenlänge oder einem Wellenlängenbereich repräsentiert, wobei die spezifizierte Wellenlänge oder der Wellenlängenbereich dem Messbereich einer geeigneten Messanlage entsprechen kann. In anderen Ausführungsformen kann eine Wellenlängenabhängigkeit der Reflektivität im Wesentlichen vermieden werden, indem die gleiche Wellenlänge verwendet wird, wie sie auch während des betrachteten Photolithographievorganges verwendet wird. Aus den entsprechend ermittelten Messdaten können ein oder mehrere entsprechende Korrekturkoeffizienten bestimmt werden, die im Wesentlichen die Abhängigkeit zwischen der mindestens einen optischen Eigenschaft und der Anfangsgröße Dinitial verringern oder im Wesentlichen kompensieren.
  • Zum Beispiel kann in 2a die Anpasskurve A' verwendet werden, um einen entsprechenden Korrekturkoeffizienten oder mehrere Koeffizienten für den Produkttyp A so abzuleiten, dass die Abhängigkeit von einer Schwankung der Reflektivität im Wesentlichen kompensiert ist. Nach dem Ermitteln eines oder mehrerer entsprechender Korrekturkoeffizienten kann dann der Lackschrumpfprozess auf der Grundlage der Messdaten gesteuert werden, die die zumindest eine optische Eigenschaft repräsentieren und die mit den ermittelten Korrekturkoeffizienten korrigiert sind, und auf der Grundlage eines linearen Modells, wie es mit Bezug zu 1b beschrieben ist. Es sollte beachtet werden, dass der Begriff Koeffizient bzw. Koeffizienten sich auf einen mathematischen Ausdruck bezieht, der eine quantitative Manipulation der Messdaten ermöglicht, wobei der bzw. die Koeffizienten vorzugsweise einen oder mehrere diskrete Werte repräsentieren, da diese Form der Darstellung für eine numerische Verarbeitung in einem Mikroprozessor oder in einer anderen beliebigen Digitalschaltung geeignet ist. Eine kontinuierliche oder „analoge" Darstellung kann jedoch auch geeignet sein. Zum Beispiel kann die lineare Anpassfunktion A' oder B' das Bestimmen eines einzelnen Korrekturkoeffizienten ermöglichen, d. h. die inverse Steigung der Kurven A' und B', um den Einfluss der Schwankung der Reflektivität zu unterdrücken. Wenn eine nichtlineare Beziehung durch die Messdaten nahegelegt wird oder an sich als geeignet erachtet wird, können eine Vielzahl entsprechender Koeffizienten ermittelt werden.
  • In einer speziellen Ausführungsform kann die Prozesszeit für den Lackschrumpfprozess auf der Grundlage der folgenden Gleichung berechnet werden: Dtarget = Dinitial – a·t – c – K·Ranti wobei K den Korrekturkoeffizienten und Ranti einen Messwert der mindestens einen optischen Eigenschaft, etwa der Reflektivität der antireflektierenden Beschichtung 105 repräsentiert. In einer weiteren Ausführungsform kann auch die schließlich erhaltene kritische Abmessung Dfinal auch in den Steuerungsablauf integriert werden, um eine Rückkopplungskomponente hinzuzufügen, die eine Abweichung der tatsächlich erreichten endgültigen kritischen Abmessung Dfinal im Vergleich zum Sollwert Dtarget kompensieren kann. Während ein Bereich des Modells, das sich auf die anfängliche laterale Größe Dinitial und die Messdaten, die die zumindest eine optische Eigenschaft repräsentieren, und die gewünschte kritische Abmessung Dtarget stützt, eine deutliche Kompensierung in Hinblick auf Prozessfluktuationen ermöglicht, liefert die Rückkopplungskomponente, d. h. die schließlich erreichte kritische Abmessung Dfinal eine kontinuierliche Anpassung der tatsächlichen kritischen Abmessung Dfinal, an den Sollwert Dtarget. Ansonsten könnte ein Auseinanderlaufen, das mit zunehmender Zeit größer werden könnte, auftreten, das durch eine systematische Abweichung des Ätzprozesses im Laufe der Zeit bewirkt werden kann.
  • 3 zeigt schematisch ein Steuerungssystem 300, das auf der oben erläuterten Kontrollstrategie basiert, um ein Schaltungselement mit einer gut definierten kritischen Abmessung herzustellen. Das Steuerungssystem 300 umfasst eine Ätzanlage 310, die ausgebildet ist, einen Ätzprozess unter Verwendung eines Lackmaskenstrukturelements als eine Ätzmaske auszuführen, wobei eine anfängliche Phase des Ätzprozesses die Größenreduzierung des Lackmaskenstrukturelements ermöglicht. D. h., die Ätzanlage 310 ist so ausgebildet, um eine geeignete Ätzatmosphäre mit einer erforderlichen zeitlichen Stabilität bereitzustellen. Das Steuerungssystem 300 umfasst ferner eine Steuereinheit 320, die ausgebildet ist, Messdaten R, Dinitial zu empfangen, die mindestens eine optische Eigenschaft, etwa die Reflektivität der antireflektierenden Beschichtung, bzw. eine anfängliche laterale Größe eines Lackmaskenstrukturelements repräsentieren. Die entsprechenden Messdaten R, Dinitial können von entsprechenden Messanlagen 301 und 302 geliefert werden, die im Stand der Technik gut bekannt sind, so dass eine detaillierte Beschreibung davon hier weggelassen ist. Die Steuereinheit 320 kann ferner so ausgebildet sein, um eine kritische Sollabmessung Dtarget zu empfangen, die in die Steuereinheit 320 durch einen Bediener, ein Fabrikmanagementsystem oder mittels anderer geeigneter Quellen eingegeben werden kann. Die Steuereinheit 320 ist ferner so ausgebildet, um einen Parameterwert auf der Grundlage der Messdaten R, Dinitial und der kritischen Sollabmessung Dtarget so zu ermitteln, um die Ätzanlage 310 in entsprechender Weise zu steuern. Zum Beispiel kann die Steuereinheit 320 einen Algorithmus implementiert haben, um die Ätzzeit Tetch für einen Lackschrumpfprozess zu berechnen, wie er mit Bezug zu den 1a bis 1c beschrieben ist.
  • In einer speziellen Ausführungsform kann die Steuereinheit 320 ferner so gestaltet sein, um Messdaten Dfinal zu empfangen, die die schließlich erreichte kritische Abmessung nach Beendigung des Ätzprozesses der Ätzanlage 310 repräsentieren. Die entsprechenden Messdaten Dfinal können von einer entsprechenden Messanlage 303 bereitgestellt werden.
  • Während des Betriebs des Steuerungssystems 300 wird ein Halbleiterbauelement, etwa das Bauelement 100 mit einer zu strukturierenden Materialschicht, etwa dem Gateschichtstapel 102 und der antireflektierenden Beschichtung 105, gebildet und wird einer entsprechenden Messung der mindestens einen optischen Eigenschaft, etwa der Reflektivität, in der Messanlage 301 unterzogen, wodurch die Messdaten in R erzeugt werden. Anschließend kann eine Lackschicht gebildet werden und die entsprechende Lackschicht kann von einem Lithographiesystem 304 belichtet werden, um die Lackmaskenstrukturelemente 106 zu erzeugen. Wenn die mindestens eine optische Eigenschaft mittels einer Messwellenlänge oder einem Messwellenlängenbereich bestimmt wird, der im Wesentlichen nicht die Integrität der Lackschicht beeinflusst, können die Messdaten R nach dem Aufbringen der Lackschicht ermittelt werden. In ähnlicher Weise können die Messdaten R nach dem Bilden des Lackmaskenstrukturelements 106 gewonnen werden.
  • Anschließend wird die kritische Abmessung Dinitial des Lackmaskenstrukturelements 106 durch die Messanlage 302 bestimmt, wodurch die Messdaten Dinitial erzeugt werden. Anschließend wird das Bauteil 100 in die Ätzanlage 310 gebracht, wobei die Steuereinheit 320 den Wert eines relevanten Steuerungsparameters des Lackschrumpfprozesses, etwa die Ätzzeit Tetch, auf der Grundlage der empfangenen Messdaten R, Dinitial und des Sollwertes Dtarget bestimmt. In einigen Ausführungsformen können auch die Messdaten Dfinal eines oder mehrerer zuvor prozessierter Halbleiterbauelemente 100 verwendet werden, um den Wert für den Prozessparameter Tetch zu ermitteln. Wie zuvor erläutert ist, ermöglicht die zusätzliche Information, die durch die Messdaten R vermittelt wird, eine präzisere Steuerung der Größe des Lackmaskenstrukturelements 106a mit der reduzierten lateralen Größe und somit der endgültigen Gateelektrode 104a. Schließlich können nach Beendigung des Ätzprozesses die Ätzdaten Dfinal der Gatelektroden 104a durch die Messanlage 303 erzeugt werden.
  • In anderen Ausführungsformen werden mehrere Produktsubstrate auf der Grundlage des Steuerparameters des Lackschrumpfprozesses, beispielsweise der Ätzzeit prozessiert, die aus einem oder mehreren zuvor bearbeiteten Substraten ermittelt wurde. Zum Beispiel können die Messdaten gemittelte Werte mehrerer Substrate repräsentieren, um eine repräsentative Schrumpfätzzeit zu bestimmen, die nachfolgend für mehrere Produktsubstrate verwendet wird, ohne eine Justierung des Steuerparameters für jedes einzelne Produktsubstrat zu erfordern.
  • 4 zeigt schematisch einen Graphen, der die Abweichung der tatsächlich erreichten endgültigen kritischen Abmessung Dfinal von dem Sollwert Dtarget für mehrere Substrate zeigt, die auf der Grundlage einer konventionellen Steuerungsstrategie (Kurve E) und auf der Grundlage zusätzlicher Messdaten R, die eine optische Eigenschaft der antireflektierenden Beschichtung 105 repräsentieren (Kurve D), zeigt. Wie aus 4 ersichtlich ist, ist die Größe der Schwankungen für die Kurve D im Vergleich zu der Kurve E geringer. Daher können Fluktuationen der anfänglichen kritischen Abmessung Dinitial deutlich wirksamer gemäß der vorliegenden Erfindung kompensiert werden im Vergleich zu der konventionellen Steuerungsstrategie, wodurch die Produktionsausbeute erhöht und es möglich ist, strengere Prozessgrenzen einzuführen, was für eine weitere Bauteilgrößenreduzierung erforderlich ist.
  • Es gilt also, die vorliegende Erfindung stellt eine Technik zum Steuern eines Lackschrumpfprozesses auf der Größe zusätzlicher Messdaten, die eine optische Eigenschaft, etwa die Reflektivität, einer antireflektierenden Beschichtung repräsentieren, bereit, wobei in einer speziellen Ausführungsform das konventionelle lineare Modell so erweitert werden kann, um einen Korrekturkoeffizienten einzuführen, der zusammen mit den die optische Eigenschaft repräsentierenden Messdaten es möglich macht, in effizienterer Weise Prozessschwankungen vorhergehender Prozesse zu kompensieren.

Claims (24)

  1. Verfahren mit: Bilden einer antireflektierenden Beschichtung und einer Lackschicht auf einer Materialschicht, die auf einem ersten Substrat gebildet ist und zu strukturieren ist, um ein Strukturelement in der Materialschicht mit einer gewünschten kritischen Abmessung zu definieren; Bestimmen mindestens einer optischen Eigenschaft der antireflektierenden Beschichtung; Bilden eines Lackstrukturelements über der antireflektierenden Beschichtung mittels Photolithographie; und Reduzieren einer Größe des Lackstrukturelements durch Ausführen eines Ätzprozesses, der auf der Grundlage einer Anfangsgröße eines Lackstrukturelements, der gewünschten kritischen Abmessung des Strukturelements in der Materialschicht und der mindestens einen optischen Eigenschaft der antireflektierenden Beschichtung gesteuert wird.
  2. Verfahren nach Anspruch 1, wobei die mindestens eine optische Eigenschaft eine Reflektivität und/oder einen Extinktionskoeffizienten der antireflektierenden Beschichtung repräsentiert.
  3. Verfahren nach Anspruch 1, wobei das Steuern des Ätzprozesses das Bestimmen einer Ätzzeit zur Reduzierung der Größe des Lackstrukturelements umfasst.
  4. Verfahren nach Anspruch 3, wobei die Ätzzeit auf der Grundlage eines linearen Ätzmodells bestimmt wird.
  5. Verfahren nach Anspruch 1, das ferner Ätzen der Materialschicht mittels des Lackstrukturelements mit der reduzierten Größe, um das Strukturelement in der Materialschicht herzustellen, umfasst.
  6. Verfahren nach Anspruch 5, das ferner Bestimmen einer tatsächlichen kritischen Abmessung des Strukturelements und Steuern des Ätzprozesses auf der Grundlage der tatsächlichen kritischen Abmessung umfasst.
  7. Verfahren nach Anspruch 6, das ferner Erstellen einer Beziehung zwischen der mindestens einen optischen Eigenschaft und der Anfangsgröße des Lackstrukturelements umfasst, um mindestens einen Korrekturkoeffizienten zu ermitteln.
  8. Verfahren nach Anspruch 1, wobei die gewünschte kritische Abmessung kleiner als 100 nm ist.
  9. Verfahren nach Anspruch 7, wobei der Ätzprozess auf der Grundlage eines Modells gesteuert wird, das durch die Gleichung beschrieben ist: Dtarget = Dinitial – a·t – c – K·Ranti wobei Dtarget die gewünschte kritische Abmessung, die Dinitial die Anfangsgröße, K den Korrekturkoeffizienten und Ranti einen Messwert der mindestens einen optischen Eigenschaft repräsentiert.
  10. Verfahren nach Anspruch 1, wobei die mindestens eine optische Eigenschaft der antireflektierenden Beschichtung bestimmt wird, bevor die Lackschicht über der antireflektierenden Beschichtung gebildet wird.
  11. Verfahren nach Anspruch 1, wobei die mindestens eine optische Eigenschaft der antireflektierenden Beschichtung bestimmt wird, nachdem die Lackschicht über der antireflektierenden Beschichtung gebildet ist.
  12. Verfahren nach Anspruch 1, das ferner umfasst: Bestimmen mindestens eines Parameters zum Steuern des Ätzprozesses und Reduzieren einer Größe eines Lackmaskenstrukturelements, das auf mindestens einem zweiten Substrat gebildet ist, auf der Grundlage des mindestens einen Parameters.
  13. Verfahren nach Anspruch 12, wobei der mindestens eine Parameter eine Ätzzeit des Ätzprozesses repräsentiert.
  14. Verfahren zur Herstellung einer Gateelektrode eines Feldeffekttransistors, wobei das Verfahren umfasst: Bilden eines Gateschichtstapels über einem Substrat; Bilden einer antireflektierenden Beschichtung auf dem Gateschichtstapel; Bilden eines Lackmaskenstrukturelements über der antireflektierenden Beschichtung, wobei das Lackmaskenstrukturelement eine anfängliche laterale Größe aufweist; Bestimmen mindestens einer optischen Eigenschaft der antireflektierenden Beschichtung; Reduzieren einer Größe des Lackmaskenstrukturelements durch Ausführen eines Ätzprozesses, wobei eine Ätzzeit des Ätzprozesses auf der Grundlage der anfänglichen Größe, einer gewünschten kritischen Abmessung der Gateelektrode und der mindestens einen optischen Eigenschaft gesteuert wird; und Ätzen des Gateschichtstapels und der antireflektierenden Beschichtung unter Anwendung des Lackmaskenstrukturelements mit der reduzierten Größe als eine Ätzmaske.
  15. Verfahren nach Anspruch 14, wobei die mindestens eine optische Eigenschaft eine Reflektivität und/oder einen Extinktionskoeffizienten der antireflektierenden Beschichtung repräsentiert.
  16. Verfahren nach Anspruch 14, wobei die Ätzzeit auf der Grundlage eines linearen Ätzmodells bestimmt wird.
  17. Verfahren nach Anspruch 14, das ferner umfasst: Bestimmen einer tatsächlichen kritischen Abmessung der Gateelektrode und Steuern des Ätzprozesses auf der Grundlage der tatsächlichen kritischen Abmessung.
  18. Verfahren nach Anspruch 14, das ferner umfasst: Aufstellen einer Beziehung zwischen der mindestens einen optischen Eigenschaft und der anfänglichen Größe des Lackmaskenstrukturelements, um mindestens einen Korrekturkoeffizienten zu ermitteln.
  19. Verfahren nach Anspruch 14, wobei die gewünschte kritische Abmessung kleiner als 100 nm ist.
  20. Verfahren nach Anspruch 14, wobei der Ätzprozess auf der Grundlage eines Modells gesteuert wird, das durch die Gleichung beschrieben ist: Dtargt = Dinitial – a·t – c – K·Ranti wobei Dtarget die gewünschte kritische Abmessung, Dinitial die anfängliche Größe, K den Korrekturkoeffizienten und Ranti einen Messwert der mindestens einen optischen Eigenschaft repräsentiert.
  21. Verfahren nach Anspruch 14, wobei die mindestens eine optische Eigenschaft der antireflektierenden Beschichtung bestimmt wird, bevor das Lackmaskenstrukturelement über der antireflektierenden Beschichtung gebildet wird.
  22. Verfahren nach Anspruch 14, wobei die mindestens eine optische Eigenschaft der antireflektierenden Beschichtung bestimmt wird, nachdem das Lackmaskenstrukturelement über der antireflektierenden Beschichtung gebildet ist.
  23. Verfahren nach Anspruch 14, das ferner Bestimmen der Ätzzeit für das Substrat und Verwenden der bestimmten Ätzzeit zur Herstellung einer Gateelektrode auf mindestens einem weiteren Substrat umfasst.
  24. Ätzsteuerungssystem mit: einer Ätzanlage; einer Steuereinheit, die funktionsmäßig mit der Ätzanlage so verbunden ist, um eine Einstellung einer Dauer mindestens einer Ätzphase zu ermöglichen, wobei die Steuereinheit so ausgebildet ist, Messdaten, die eine Anfangsgröße eines Lackstrukturelementes und mindestens eine optische Eigenschaft einer antireflektierenden Beschichtung repräsentieren, zu empfangen, wobei die Steuereinheit ferner ausgebildet ist, um auf Grundlage der Anfangsgröße des Lackstrukturelements, einer gewünschten kritischen Abmessung des Strukturelements in der Materialschicht, und mindestens einer optischen Eigenschaft der antireflektierenden Beschichtung eine Ätzzeit für die mindestens eine Ätzphase zu bestimmen, um eine Größe des Lackstrukturelements auf der Grundlage der Messdaten zu reduzieren.
DE10339992A 2003-08-29 2003-08-29 Verfahren zur Herstellung eines Strukturelements kritischer Abmessung bzw. einer Gateelektrode eines Feldeffekttransistors sowie Ätzsteuerung Expired - Fee Related DE10339992B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10339992A DE10339992B4 (de) 2003-08-29 2003-08-29 Verfahren zur Herstellung eines Strukturelements kritischer Abmessung bzw. einer Gateelektrode eines Feldeffekttransistors sowie Ätzsteuerung
US10/813,374 US7041434B2 (en) 2003-08-29 2004-03-30 Technique for enhancing accuracy of critical dimensions of a gate electrode by using characteristics of an ARC layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10339992A DE10339992B4 (de) 2003-08-29 2003-08-29 Verfahren zur Herstellung eines Strukturelements kritischer Abmessung bzw. einer Gateelektrode eines Feldeffekttransistors sowie Ätzsteuerung

Publications (2)

Publication Number Publication Date
DE10339992A1 DE10339992A1 (de) 2005-04-07
DE10339992B4 true DE10339992B4 (de) 2008-07-03

Family

ID=34202241

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10339992A Expired - Fee Related DE10339992B4 (de) 2003-08-29 2003-08-29 Verfahren zur Herstellung eines Strukturelements kritischer Abmessung bzw. einer Gateelektrode eines Feldeffekttransistors sowie Ätzsteuerung

Country Status (2)

Country Link
US (1) US7041434B2 (de)
DE (1) DE10339992B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838203B1 (en) 2006-11-13 2010-11-23 National Semiconductor Corporation System and method for providing process compliant layout optimization using optical proximity correction to improve CMOS compatible non volatile memory retention reliability
US20080138986A1 (en) * 2006-12-06 2008-06-12 International Business Machines Corporation Mask layer trim method using charged particle beam exposure
US7855146B1 (en) * 2007-09-18 2010-12-21 National Semiconductor Corporation Photo-focus modulation method for forming transistor gates and related transistor devices
US7790491B1 (en) 2008-05-07 2010-09-07 National Semiconductor Corporation Method for forming non-volatile memory cells and related apparatus and system
US8399180B2 (en) * 2010-01-14 2013-03-19 International Business Machines Corporation Three dimensional integration with through silicon vias having multiple diameters
US8415238B2 (en) 2010-01-14 2013-04-09 International Business Machines Corporation Three dimensional integration and methods of through silicon via creation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10051380A1 (de) * 2000-10-17 2002-08-22 Advanced Micro Devices Inc Verfahren zur Herstellung eines Halbleiterbauteils unter Anwendung eines Schrumpfprozesses eines Strukturmerkmals
US20020180986A1 (en) * 2000-09-20 2002-12-05 Mehrdad Nikoonahad Methods and systems for determining a critical dimension, a presence of defects, and a thin film characteristic of a specimen
US20030003607A1 (en) * 2001-06-29 2003-01-02 Akira Kagoshima Disturbance-free, recipe-controlled plasma processing system and method
US6514871B1 (en) * 2000-06-19 2003-02-04 Advanced Micro Devices, Inc. Gate etch process with extended CD trim capability

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3516195B2 (ja) 1996-05-28 2004-04-05 東京エレクトロン株式会社 塗布膜形成方法及びその装置
TW383414B (en) * 1997-03-05 2000-03-01 Tokyo Electron Ltd Photoresist agent processing method and photoresist agent processing system and evaluation method and processing apparatus for photoresist agent film
US5926690A (en) * 1997-05-28 1999-07-20 Advanced Micro Devices, Inc. Run-to-run control process for controlling critical dimensions
US6107172A (en) * 1997-08-01 2000-08-22 Advanced Micro Devices, Inc. Controlled linewidth reduction during gate pattern formation using an SiON BARC
US6072191A (en) * 1997-12-16 2000-06-06 Advanced Micro Devices, Inc. Interlevel dielectric thickness monitor for complex semiconductor chips
US6221787B1 (en) * 1998-04-20 2001-04-24 Tokyo Electron Limited Apparatus and method of forming resist film
JPH11340134A (ja) 1998-05-22 1999-12-10 Dainippon Screen Mfg Co Ltd 基板処理装置
US6362111B1 (en) * 1998-12-09 2002-03-26 Texas Instruments Incorporated Tunable gate linewidth reduction process
KR100304708B1 (ko) * 1999-07-14 2001-11-01 윤종용 이중층 반사방지막을 갖는 반도체소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514871B1 (en) * 2000-06-19 2003-02-04 Advanced Micro Devices, Inc. Gate etch process with extended CD trim capability
US20020180986A1 (en) * 2000-09-20 2002-12-05 Mehrdad Nikoonahad Methods and systems for determining a critical dimension, a presence of defects, and a thin film characteristic of a specimen
DE10051380A1 (de) * 2000-10-17 2002-08-22 Advanced Micro Devices Inc Verfahren zur Herstellung eines Halbleiterbauteils unter Anwendung eines Schrumpfprozesses eines Strukturmerkmals
US20030003607A1 (en) * 2001-06-29 2003-01-02 Akira Kagoshima Disturbance-free, recipe-controlled plasma processing system and method

Also Published As

Publication number Publication date
US20050048417A1 (en) 2005-03-03
US7041434B2 (en) 2006-05-09
DE10339992A1 (de) 2005-04-07

Similar Documents

Publication Publication Date Title
DE10296328B4 (de) Prozesslinie und Verfahren zum Steuern eines Ätzprozesses
DE2754396C2 (de)
DE102006004430B4 (de) Verfahren und System für eine fortschrittliche Prozesssteuerung in einem Ätzsystem durch Gasflusssteuerung auf der Grundlage von CD-Messungen
DE19752322B4 (de) Verfahren und Vorrichtung für die hochautomatisierte Herstellung von Dünnfilmen
DE2554536C2 (de) Verfahren zum Bestimmen der Breite und/oder des Schichtwiderstandes von flächenhaften Leiterzügen integrierter Schaltungen
DE2953117A1 (en) Fabrication of integrated circuits utilizing thick high-resolution patterns
DE102004043430A1 (de) Dämpfender Phasenverschiebungsmaskenrohling und Photomaske
DE102009046242B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Kontaktdurchführungen mit unterschiedlicher Größe durch Aufteilen des Kontaktlochstrukturierungsprozesses
DE19944039B4 (de) Verfahren zum Herstellen eines Rohlings für eine Phasenverschiebungs-Photomaske und Verfahren zum Herstellen einer Phasenverschiebungs-Photomaske
DD206607A1 (de) Verfahren und vorrichtung zur beseitigung von interferenzeffekten
DE19938072A1 (de) Verfahren zum selbstjustierenden Herstellen von zusätzlichen Strukturen auf Substraten mit vorhandenen ersten Strukturen
DE112017000522T5 (de) Chip-Widerstand und Verfahren für die Herstellung desselben
DE10339992B4 (de) Verfahren zur Herstellung eines Strukturelements kritischer Abmessung bzw. einer Gateelektrode eines Feldeffekttransistors sowie Ätzsteuerung
DE102005009071B4 (de) Verfahren zur Prozesssteuerung
DE10134501A1 (de) Verfahren zum Bilden von Mikromustern eines Halbleiterbauelementes
DE10339988B4 (de) Verfahren zur Herstellung einer antireflektierenden Schicht
DE10208165C1 (de) Verfahren, Steuerung und Vorrichtung zum Steuern des chemisch-mechanischen Polierens von Substraten
DE10234956B4 (de) Verfahren zum Steuern des chemisch mechanischen Polierens von gestapelten Schichten mit einer Oberflächentopologie
DE10062660B4 (de) Verfahren zur Herstellung einer Siliciumoxynitrid-ARC-Schicht über einer Halbleiterstruktur
DE60214786T2 (de) Verfahren zum Kontrollieren des Schichtwiderstandes von Dünnschichtwiderständen
DE10134756A1 (de) Ein System und Verfahren zur gesteuerten Strukturierung auf Waferbasis von Strukturelementen mit kritischen Dimensionen
DE102009046259A1 (de) Stärkere Haftung eines PECVD-Kohlenstoffs auf dielektrischen Materialien durch Vorsehen einer Haftungsgrenzfläche
DE102022110386A1 (de) Leermaske, fotomaske und verfahren zur herstellung eines halbleiterelements
DE102005014796B3 (de) Modell für eine fortschrittliche Prozesssteuerung, das eine Solloffsetgröße umfasst
DE10355581B4 (de) Verfahren und Technik zur Herstellung einer Gateelektrode unter Anwendung einer Hartmaske

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20150303