KR100323442B1 - 반도체소자의제조방법 - Google Patents

반도체소자의제조방법 Download PDF

Info

Publication number
KR100323442B1
KR100323442B1 KR1019940013734A KR19940013734A KR100323442B1 KR 100323442 B1 KR100323442 B1 KR 100323442B1 KR 1019940013734 A KR1019940013734 A KR 1019940013734A KR 19940013734 A KR19940013734 A KR 19940013734A KR 100323442 B1 KR100323442 B1 KR 100323442B1
Authority
KR
South Korea
Prior art keywords
carbon
reflection film
arc
semiconductor device
film
Prior art date
Application number
KR1019940013734A
Other languages
English (en)
Other versions
KR960002643A (ko
Inventor
이헌철
김석우
박해성
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019940013734A priority Critical patent/KR100323442B1/ko
Publication of KR960002643A publication Critical patent/KR960002643A/ko
Application granted granted Critical
Publication of KR100323442B1 publication Critical patent/KR100323442B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 종래기술에서 별도의 증착장비를 이용하여 반사방지막을 형성하고 패턴 형성후에 별도의 식각공정을 추가하여 제거함으로써 발생되는 단가상승으로 인하여 생산성이 저하된다. 따라서, 본 발명은 일반적인 증착공정이나 식각공정시 사용되는 높은밀도의 플라즈마 반응기에서 카본을 함유한 가스를 이용하여 반사방지막을 형성하고 패턴 형성후에 감광막패턴 제거시 동시에 제거함으로써 반도체소자의 생산단가를 절감시켜 반도체소자의 생산성을 향상시키는 기술이다.

Description

반도체소자의 제조방법
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 화학기상증착용이나 식각용 플라즈마 반응기를 이용하여 금속층 상부에 비정질카본 ( amorphous carbon ) 으로 형성된 반사방지막 ( anti reflection coating layer ) 을 형성하여 식각공정을 용이하게 실시할 수 있도록 하는 기술에 관한 것이다.
일반적으로, 반사방지막이란 비트라인이나 금속배선을 형성함에 있어서 패턴 형성시 경사면에 반사된 빛에 의하여 발생하는 낫칭 ( notching ) 현상을 방지하기 위한 막이다.
종래에는 상기 반사방지막으로 실리콘질화막이나 티타늄질화막을 증착하여 사용하였다. 그러나, 종래기술에 의한 반사방지막은 장비를 이용하여 증착하고 별도의 제거공정을 필요로하여 공정기간이 길어짐으로써 제조단가를 상승시키는 문제점이 발생되었다.
따라서, 본 발명은 종래기술에 의한 문제점을 해결하기위하여, 카본을 많이 함유하고 있는 가스를 이용하여 카본으로 형성된 비정질카본막으로 반사방지막을 형성하고 추가공정없이 상기 반사방지막을 용이하게 제거할 수 있는 반도체소자의제조방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명의 특징은,
반도체소자의 제조방법에 있어서,
반도체기판 상에 금속층을 형성하는 공정과,
상기 반도체기판 상부에 반사방지막을 형성하되, 내부 전극이 실리콘으로 형성된 플라즈마 반응기에 카본을 함유하는 가스를 유입시켜 카본과 자유불소로 분리시키고 카본으로 형성된 폴리머 형태의 상기 반사방지막을 형성하는 공정과,
상기 반사방지막 상부에 감광막패턴을 형성하는 공정과,
상기 감광막패턴을 마스크로 하여 상기 금속층 및 반사방지막을 식각하는 공정과,
상기 감광막패턴과 반사방지막을 산소플라즈마를 이용하여 제거하는 공정을 포함하는 것을 특징으로 한다.
본 발명을 설명하면 다음과 같다.
먼저, 하부절연층이 형성된 반도체기판 상에 금속층을 형성한다.
그리고, 상기 금속층 상부에 반사방지막을 형성하되, 비정질 카본막으로 형성한다.
이때, 상기 비정질 카본막은 화학기상증착용이나 식각용 플라즈마 반응기를 이용하여 형성하되, 상기 플라즈마 반응기의 전극을 실리콘으로 사용하여 형성한 것이다.
그리고, 상기 비정질 카본막의 형성공정은,C2F6, C3F8또는 C4F8등과 같이 카본을 많이 함유하고 있는 가스를 유입시켜 플라즈마 내에서 압력 및 온도 등의 증가로 여기 된 분자나 이온들의 연속적인 충돌을 일으킴으로써 상기 C2F6, C3F8또는 C4F8등과 같이 카본을 많이 함유하고 있는 가스를 카본과 불소로 분리시킴으로써 자유불소 ( free fluorine ) 를 형성하며, 카본만으로 형성된 폴리머층인 비정질 카본막을 형성하는 것이다. 여기서, 상기 자유불소는 상기 플라즈마 반응기의 전극 물질인 실리콘과 결합하여 소멸된다. 이때, 상기 플라즈마 반응기의 전극을 100 ℃ - 300 ℃ 정도로 유지하여 자유불소의 제거효율을 향상시킬 수 있다.
한편, 상기 비정질카본막은, 2300 ∼ 3300 W의 소오스 파워(Source Power), 1100 ∼ 1700 W의 바이어스(Bias) 파워 및 20 ∼ 40 mT의 압력 조건하에서 40 ∼ 60 sccm의 C3F8와 2 ∼ 4 sccm의 O2가스가 플로우되는 분위기로 형성한다.
상기 C3F8대신에 35 ∼ 55 sccm 의 C4F8또는 30 ∼ 55 sccm 의 C2F6를 사용할 수도 있다.
후속공정으로 상기 반사방지막인 비정질카본막 상부에 감광막패턴을 형성한다.
그 다음, 상기 감광막패턴을 마스크로 하여 상기 반사방지막과 금속층을 식각하고, 산소플라즈마를 이용하여 상기 감광막패턴과 반사방지막을 제거한다.
이때, 상기 감광막패턴은 산소플라즈마에 의하여 연소되고, 상기 반사방지막인 비정질카본막은 산소플라즈마의 산소와 반응하여 제거된다.
상기한 바와같이 본 발명에 따른 반도체소자의 제조방법은, 실리콘을 전극 물질로 사용하는 플라즈마 반응기에서 반사방지막을 형성함으로써 별도의 추가 장비 없이 용이하게 형성하고, 감광막패턴의 제거공정시 동시에 제거할 수 있어 반도체소자의 공정을 단축시키고 제조 단가를 절감시킬 수 있어 반도체소자의 생산성을 향상시킬 수 있는 효과를 제공한다.

Claims (5)

  1. 반도체소자의 제조방법에 있어서,
    반도체기판 상에 금속층을 형성하는 공정과,
    상기 반도체기판 상부에 반사방지막을 형성하되, 내부 전극이 실리콘으로 형성된 플라즈마 반응기에 카본을 함유하는 가스를 유입시켜 카본과 자유불소로 분리시키고 카본으로 형성된 폴리머 형태의 상기 반사방지막을 형성하는 공정과,
    상기 반사방지막 상부에 감광막패턴을 형성하는 공정과,
    상기 감광막패턴을 마스크로 하여 상기 금속층 및 반사방지막을 식각하는 공정과,
    상기 감광막패턴과 반사방지막을 산소플라즈마를 이용하여 제거하는 공정을 포함하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 내부전극은 100 ℃ - 300 ℃ 로 사용하는 것을 특징으로하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 카본을 함유하는 가스는 C2F6, C3F8또는 C4F8를 사용하는 것을 특징으로하는 반도체소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 반사방지막은 카본만으로 형성된 비정질카본막인 것을 특징으로하는 반도체소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 반사방지막의 카본과 상기 산소플라즈마의 산소와 반응시켜 상기 반사 방지막을 제거하는 것을 특징으로하는 반도체소자의 제조방법.
KR1019940013734A 1994-06-17 1994-06-17 반도체소자의제조방법 KR100323442B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940013734A KR100323442B1 (ko) 1994-06-17 1994-06-17 반도체소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940013734A KR100323442B1 (ko) 1994-06-17 1994-06-17 반도체소자의제조방법

Publications (2)

Publication Number Publication Date
KR960002643A KR960002643A (ko) 1996-01-26
KR100323442B1 true KR100323442B1 (ko) 2002-05-13

Family

ID=37460807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940013734A KR100323442B1 (ko) 1994-06-17 1994-06-17 반도체소자의제조방법

Country Status (1)

Country Link
KR (1) KR100323442B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY132894A (en) * 1997-08-25 2007-10-31 Ibm Layered resist system using tunable amorphous carbon film as a bottom layer and methods of fabrication thereof
KR19990019538A (ko) * 1997-08-29 1999-03-15 윤종용 하이드로 카본계의 가스를 사용한 반사방지막 형성방법
KR100275133B1 (ko) * 1997-12-30 2000-12-15 김영환 반도체장치제조방법
KR100307629B1 (ko) * 1999-04-30 2001-09-26 윤종용 하이드로 카본계의 가스를 이용한 반사방지막의 형성 및 적용방법

Also Published As

Publication number Publication date
KR960002643A (ko) 1996-01-26

Similar Documents

Publication Publication Date Title
US6869542B2 (en) Hard mask integrated etch process for patterning of silicon oxide and other dielectric materials
KR20000005783A (ko) 유전성반사방지코팅을제조하기위한고밀도플라즈마ｃｖｄ법
US6296780B1 (en) System and method for etching organic anti-reflective coating from a substrate
US5759360A (en) Wafer clean sputtering process
JPH07153746A (ja) ドライエッチング室のクリーニング方法
KR100255663B1 (ko) 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법
KR100255404B1 (ko) 드라이에칭방법
EP0388749B1 (en) Titanium nitride removal method
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
JPH06177092A (ja) 半導体装置の製造方法
KR100299958B1 (ko) 드라이에칭방법
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
KR100323442B1 (ko) 반도체소자의제조방법
KR100751126B1 (ko) 연속적으로 플라즈마를 사용하여 고융점 금속층 위의 알루미늄층을 에칭하는 방법
KR100425856B1 (ko) 피식각막식각방법
KR100464579B1 (ko) 반도체 장치 제조 방법
CN110634739A (zh) 一种用于铝基片的等离子体刻蚀方法
JP5642427B2 (ja) プラズマ処理方法
JPH05144779A (ja) シリコン酸化膜のドライエツチング方法
JPH07106308A (ja) ドライエッチング方法
KR100253315B1 (ko) 반도체소자의 배선형성을 위한 식각방법
KR100277899B1 (ko) 반도체 소자의 제조 방법
KR100365560B1 (ko) 감광막및폴리머제거방법
TW451345B (en) Cleaning method of the residual material after removing photoresist
JP2000058507A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee