KR100751126B1 - 연속적으로 플라즈마를 사용하여 고융점 금속층 위의 알루미늄층을 에칭하는 방법 - Google Patents

연속적으로 플라즈마를 사용하여 고융점 금속층 위의 알루미늄층을 에칭하는 방법 Download PDF

Info

Publication number
KR100751126B1
KR100751126B1 KR1020000047139A KR20000047139A KR100751126B1 KR 100751126 B1 KR100751126 B1 KR 100751126B1 KR 1020000047139 A KR1020000047139 A KR 1020000047139A KR 20000047139 A KR20000047139 A KR 20000047139A KR 100751126 B1 KR100751126 B1 KR 100751126B1
Authority
KR
South Korea
Prior art keywords
layer
aluminum
high melting
melting point
etching
Prior art date
Application number
KR1020000047139A
Other languages
English (en)
Other versions
KR20010021311A (ko
Inventor
하루히로해리 고토
카이-안 왕
제니 트란
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20010021311A publication Critical patent/KR20010021311A/ko
Application granted granted Critical
Publication of KR100751126B1 publication Critical patent/KR100751126B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은 적어도 두 개의 층, 즉 알루미늄 또는 알루미늄 합금층과 하부 고융점 금속층을 가진 다중층 금속의 노출된 영역을 에칭하는 방법 및 장치에 관한 것이다. 제 1단계에서, 알루미늄층은 알루미늄을 에칭하는 제 1플라즈마 화합물로 기판을 처리함으로써 에칭된다. 선택적으로, 고융점 금속층의 일부분은 제 1플라즈마 화학반응에 의해 에칭된다. 다음의 제 2단계에서, 고융점 금속층의 나머지는 알루미늄을 에칭하는 것보다 훨씬 빠르게 하부 고융점 금속층을 에칭하는 제 2 플라즈마 화학반응에 의해 에칭된다. 본 발명은 알루미늄 측벽뿐만 아니라 거의 제거되는 고융점 금속층의 언더컷을 최소화한다.

Description

연속적으로 플라즈마를 사용하여 고융점 금속층 위의 알루미늄층을 에칭하는 방법 {ETCHING ALUMINUM OVER REFRACTORY METAL WITH SUCCESSIVE PLASMAS}
도 1은 본 발명의 에칭 공정을 실행하는데 적절한 플라즈마 챔버의 개략적인 정면도.
도 2-5는 본 발명의 공정을 사용한 다양한 에칭 단계를 도시한 기판의 단면도.
도 2는 본 발명의 에칭 공정을 실행하기 전에 금속의 두 개의 블랭킷층과 레지스트의 패터닝된 층을 가진 기판을 도시한 도면.
도 3은 레지스트를 제거하기 전에 본 발명의 에칭 공정에 의해 형성된 두 개의 금속층의 구조물을 도시한 도면.
도 4는 본 발명의 에칭 공정을 실행하기 전에 금속의 3개의 블랭킷층과 레지스트의 패터닝된 층을 가진 기판을 도시한 도면.
도 5는 레지스트를 제거하기 전에 본 발명의 에칭 공정에 의해 형성된 3개의 금속층의 구조물을 도시한 도면.
*도면의 주요부분에 대한 부호의 설명*
12: 알루미늄 또는 알루미늄 합금층 14: 고융점 금속층
20: 레지스트 50: 기판
52: 챔버벽 63,65,67,69: 흐름 제어기
70: 가스분배 매니폴드 74: 주제어기
본 발명은 액정 디스플레이 및 집적회로와 같은 전자 장치의 제조시 사용되는 플라즈마 에칭 방법에 관한 것으로, 특히 티타늄과 같은 고융점 금속(refractory metal)층 상에 있는 알루미늄 또는 알루미늄 합금층을 가진 금속 피쳐(feature)를 에칭하는 방법에 관한 것이다.
알루미늄은 유리기판상에 제조된 박막 트랜지스터 액정 디스플레이 및 실리콘 기판상에 제조된 집적회로에서 콘택 및 접속라인과 같은 전기 도체를 제조하는 데 있어 가장 일반적으로 사용되는 재료이다. 이러한 도체는 알루미늄 또는 알루미늄 합금의 단일층으로써 제조될 수 있으나, 알루미늄층 또는 알루미늄 합금층 아래 그리고 선택적으로 상기 합금층위에 고융점 금속층을 갖는 다중층 도체를 형성하기 위한 대안적인 방법 또한 사용되었다. 고융점 금속은 도체내의 힐록(hillock)의 형성을 감소시킨다. 또한, 도체가 콘택을 형성하기 위하여 실리콘 영역 위에 형성되는 경우, 매우 두꺼운 하부 고융점 금속층은 알루미늄 원자가 실리콘내로 확산되는 것을 막을 수 있다.
전형적으로 알루미늄 및 알루미늄 합금을 에칭하는 플라즈마 방법은 알루미늄을 에칭하기 위한 주요 반응물로써 염소를 사용한다. 염소 이온 및 라디칼은 전형적으로 Cl2 및 BCl3와 같이 하나 이상의 염소-함유 가스의 플라즈마 분해에 의해 형성된다.
이러한 염소-기재 방법의 단점중 하나는 이러한 방법은 일반적으로 고융점 금속을 에칭하는 것보다 알루미늄을 더 빠르게 에칭한다는 점이다. 이는 알루미늄 아래에 있는 고융점 금속을 에칭하는 동안 도체의 알루미늄 측벽의 언더컷팅을 야기할 수 있다. 언더컷팅이란, 재료층이 측방향으로 과도하게 에칭되어 재료층에 바람직하지 않은 오목 측벽이 형성하는 것을 의미한다.
본 발명의 목적은, 측벽에 언더컷팅을 형성하지 않고 원하는 수직의 또는 테이퍼진 측벽을 형성하기 위하여, 고융점 금속층 위에 놓인 알루미늄 또는 알루미늄 합금층을 에칭할 수 있는 플라즈마 에칭 방법을 제공하는 데 있다.
본 발명은 고융점 금속층 위에 놓인 알루미늄 또는 알루미늄 합금층의 적어도 두 개의 층을 가진 다중층 금속의 노출영역을 에칭하는 방법 및 장치에 관한 것이다. 에칭 방법은 2단계를 포함한다. 제 1단계에서, 알루미늄층은 알루미늄을 에칭하는 제 1 플라즈마 화학반응(chemistry)을 사용하여 기판을 처리함으로써 에칭된다. 선택적으로, 하부 고융점 금속층의 일부분은 제 1 플라즈마 화학반응에 의해 에칭될 수 있다. 이어서, 제 2단계에서, 고융점 금속층의 나머지 부분은 알루미늄을 에칭하는 것보다 하부 고융점 금속을 훨씬 빠르게 에칭하는 제 2 플라즈마 화학반응에 의해 에칭된다.
본 발명은 장점은 에칭 공정이 종료되어 감에 따라 고융점 금속층이 거의 제거되어 알루미늄 측벽의 언더컷팅을 방지할 수 있다는 점이다. 특히, 본 발명은 고융점 금속층 위에 있는 알루미늄층을 에칭하기 위한 종래의 방법이 고융점 금속의 에칭 공정 종료 시기에서 알루미늄을 등방성 에칭하기 시작하여 알루미늄 측벽에 언더컷팅을 형성하는 문제점을 개선하고 있다. 본 발명은 공정을 알루미늄을 서서히 에칭하거나 또는 알루미늄을 전혀 에칭하지 않는 제 2 플라즈마 화학반응으로 변환시킴으로써 언더컷팅을 감소 또는 방지할 수 있다.
제 2 플라즈마가 알루미늄을 에칭하지 않도록, 제 2 플라즈마는 바람직하게 붕소 이온 또는 아르곤보다 더 무거운 이온들은 포함하지 않는다. 바람직하게, 제 2 플라즈마는 고융점 금속을 에칭하기 위하여 불소-함유 종을 포함한다. 불소는 알루미늄 에칭 공정 동안 사용될 수 있는 임의의 염소 또는 다른 할로겐을 제거하며, 염소 및 다른 반응물에 의한 에칭을 방지하는 AlF3의 코팅을 형성함으로써 알루미늄이 추가로 에칭되는 것을 방지할 수 있다.
동일한 2단계 공정이 적어도 3개의 층, 즉 상부 고융점 금속층, 중간 알루미늄 또는 알루미늄 합금층 및 하부 고융점 금속층을 가진 노출된 금속 영역을 에칭하는데 사용될 수 있다. 상부층 및 중간층은 제 1 플라즈마 화학반응(chemistry)으로 에칭된다. 본 방법은 알루미늄층이 제거된 후 그리고 에칭 공정이 하부 고융점 금속층의 바닥에 도달하기 이전의 시점에서 제 2 화학 반응(알루미늄을 서서히 에칭하거나 알루미늄을 전혀 에칭하지 않는 화학반응)으로 전환된다. 본 실시예에서, 제 1 플라즈마 화학반응은 상부 고융점 금속층과 중간 알루미늄층 둘 다를 에칭할 수 있어야 한다.
본 발명의 또다른 실시예에서, 2단계 공정은 적어도 전술한 3개의 층을 가진 노출된 금속 영역을 에칭하는 3단계 공정으로 확장될 수 있다. 본 실시예에서, 알루미늄을 에칭하지 않는 제 1 플라즈마 화학반응은 노출된 상부 고융점 금속층 모든 또는 대부분을 제거한다. 알루미늄을 에칭하는 제 2 플라즈마 화학반응(2 단계 공정중 제 1단계와 유사함)은 알루미늄층을 제거한다. 선택적으로, 제 2플라즈마 화학반응은 고융점 금속을 에칭할 수 있다. 제 3, 즉 최종 단계(2단계 공정중 제 2단계와 유사함)에서, 알루미늄을 에칭하는 것보다 훨씬 빠르게 하부 고융점 금속을 에칭하는 제 3플라즈마 화학반응으로 하부 고융점 금속층이 제거된다. 제 2 화학반응에서 제 3 화학반응으로의 전환 시기는 알루미늄층이 제거된 후 그리고 하부 고융점 금속층의 바닥이 제거되기 시작하기 이전이어야 한다.
2 단계 공정에서처럼, 3 단계 공정은 하부 고융점 금속층이 에칭되는 동안 알루미늄의 언더컷팅을 감소 또는 방지하는 장점을 가진다. 3 단계 공정은 알루미늄 및 상부 고융점층이 각각 알루미늄 및 고융점 금속 에칭을 위해 최적화될 수 있는 개별 공정의 화학반응에 의해 에칭된다는 다른 장점을 가진다. 예컨대, 알루미늄은 고융점 금속을 매우 서서히 에칭하거나 또는 고융점 금속을 전혀 에칭하지 않는 공정에 의해 에칭될 수 있다.
전술한 실시예중 임의의 실시예에서, 최종 공정 단계에서의 플라즈마는 바람직하게 적어도 2가지 목적을 위하여 산소를 더 포함한다. 산소는 앞선 처리 단계로부터 발생된 부산물을 제거할 수 있다. 또한, 산소는 하부 고융점 금속층이 에칭되는 동일한 시간에 최상부 금속층 위에 있는 포토레지스트를 제거하여 추후의 포토레지스트 스트리핑 또는 애싱(ahing) 공정을 위해 요구되는 시간을 감소시킨다.
에칭 챔버 장치
본 발명의 방법은 임의의 종래의 처리 챔버 또는 플라즈마 에칭 공정을 실행하기에 적합한 진공 챔버에서 실행될 수 있다. 도 1은 평면 패널 디스플레이를 제조하기 위하여 사용되는 유리 기판과 같은 대형 기판을 처리하는데 특히 적합한 플라즈마 에칭챔버를 도시한다. 이러한 에칭 챔버는 2개의 제품(50)을 에칭할 수 있다. 챔버는 공동으로 양도된 미국특허 제 5,843,277호 및 제 5,895,549호와 공동으로 양도된 미국 출원번호 제 09/061,013호(Goto에 의해 1998년 4월 15일에 출원됨)에 상세히 개시되어 있으며, 이들 문헌의 전체 내용은 여기에 참조에 의해 통합된다.
플라즈마 에칭 챔버는 에칭 공정을 오염시키지 않는 금속, 전형적으로 양극처리된 알루미늄으로 이루어진 전기적으로 접지된 챔버벽(52)에 의해 둘러싸인 내부를 가진다. 두 개의 평평한 직사각형 제품 또는 기판(50)은 클램프(56)에 의하여 금속 캐소드 전극(54)의 마주하는 측면 상에 장착된다. 도 1는 도면에 수직한 면에서 연장하는 에칭 제품(50)을 도시한다. 유전체 스페이서(58)는 제품을 클램프로부터 전기적으로 절연시킨다. 캐소드(54)는 플라즈마 처리 동안에는 도시된 것처럼 기판이 수직으로 배향되도록, 기판이 챔버 안팎으로 이송될 때는 기판이 수평으로 배향되도록 기판을 회전시키는 중공 샤프트(60) 상에 장착된다.
다양한 처리 가스가 가스 탱크(62, 64, 66, 68)에 의해 공급된다(도 1은 4개의 전형적인 형태의 가스를 도시 하나 이하에 기술되는 다른 형태의 가스는 도면에 도시된 가스에 더하여 또는 도면에 도시된 가스 대신에 공급될 수 있다). 챔버 내부로 에칭 가스의 흐름비는 각각의 흐름 제어기(63, 65, 67, 69)에 의해 제어된다. 흐름 제어기로부터 흐르는 가스는 2개의 가스 분배 매니폴드(70)를 통해 챔버 내부로 분산된다. 각각의 가스 분배 매니폴드는 가스 배출 구멍의 평평한 직사각형 어레이를 가지며, 어레이의 평면은 도 1에 도시된 것처럼 도면에 수직으로 인접한 제품(50)에 평행하다. 챔버내의 전체 가스 압력을 조절하기 위한 트로틀 밸브를 포함하는 펌프(72)에 의해 가스가 챔버로부터 배기된다. 도 1에서의 화살표는 가스의 흐름방향을 도시한다.
RF 전원(도시안됨)은 각각 접지되고 접지되지 않은 2개의 출력 단자 사이에 RF 전력을 공급한다. 접지되지 않은 출력 단자는 중공 샤프트(60)를 통해 연장되는 RF 전송 라인을 통해 캐소드 전극(54)에 결합된다. 접지된 출력 단자는 전기적으로 접지된 벽에 의하여 챔버벽에 결합된다. 결과적으로, RF 전력은 캐소드 전극 및 챔버벽 사이에서 공급되어, 2개의 제품(50) 각각에 부근에 플라즈마 바디를 형성하기 위하여 챔버내의 가스를 플라즈마 상태로 여기시킨다. 플라즈마는 2개 제품의 표면상에서 노출된 재료와 반응할 수 있는 라디칼 및 이온으로 처리 가스 분자를 분해시킨다.
전기 제어기(74), 바람직하게 프로그램가능한 마이크로컴퓨터는 각각의 흐름비를 제어하기 위하여 흐름 제어기에 전기 신호를 전송한다. 제어기는 챔버 압력을 제어하기 위하여 배출 트로틀 밸브 및 RF 전력 출력을 제어하기 위하여 RF 전원에 전기 신호를 전송한다. 바람직하게 주제어기(74)는 흐름비, 압력 및 전력레벨과 같은 처리 파라미터가 조작자에 의해 조절될 수 있도록 프로그램가능하다. 본 명세서에 기술된 모든 처리단계에서의 다양한 가스 흐름비 및 가스비는 주제어기(74)로부터의 명령에 응답하여 가스흐름 제어기(63, 65, 67, 69)에 의해 제어된다.
제품이 놓이는 캐소드(54)를 냉각시켜 캐소드를 조절된 온도, 바람직하게 약 60 내지 80℃로 유지하는 것이 바람직하다. 이는 제품이 에칭 동안 너무 가열되지 않도록 한다. 왜냐하면, 120℃이상의 제품의 온도는 전형적으로 포토레지스트 재료(20)를 손상시킬 수 있기 때문이다. 도 1에 도시된 바람직한 에칭 챔버에서, 물과 같은 냉각수는 냉각수가 캐소드내의 채널을 순환하도록 중공 샤프트(60)내의 도관을 통해 펌핑된다.
초기 조건설정(conditioning) 및 브리크쓰로우(breakthrough) 단계
본 발명의 공정을 기술하기 전에, 공정의 모든 실시예는 초기 조건설정 및 산화물 브리크쓰로우에 의해 진행된다. 이러한 단계의 목적은 대기 노출로 인해 제품의 표면에서 흡수된 임의의 증기를 제거하는 단계, 대기 노출로 인해 제품의 노출된 금속상에 형성된 임의의 천연 산화물을 제거하는("브레이킹쓰로우") 단계 및 금속 에칭 챔버의 내부로부터 오염물을 세정하는 단계를 포함한다. 이러한 단계는 본 발명의 금속 에칭 처리를 실행하기 위하여 사용되는 동일한 플라즈마 에칭 챔버내에서 실행될 수 있다.
초기 조건설정 단계를 위한 본 발명의 바람직한 공정으로는 BCl3 가스의 플라즈마 분해에 의해 형성된 붕소 이온에 의한 스퍼터 에칭이 있다. 도 1의 플라즈마 에칭 챔버를 사용하여 50 내지 75 sccm의 BCl3 가스 흐름비, 15mTorr의 챔버 압력 및 3000와트의 RF 전력으로 30 내지 60초 동안 조건설정 및 브레이크쓰로우 공정을 수행하는 단계가 제안된다.
2개의 금속층을 에칭하는 공정
본 발명의 일 특징에서, 본 발명은 도 3에 도시된 구조물을 만들기 위하여 도 2에 도시된 구조물을 에칭하는 방법 및 장치에 관한 것이다. 특히, 본 발명은 적어도 두 개의 층, 즉 알루미늄 또는 알루미늄 합금층(12) 및 하부 고융점 금속층(14)을 가진 다중층 금속 피쳐의 노출된 영역을 에칭 또는 패터닝한다. 적절한 고융점 금속은 티타늄, 티타늄 질화물, 텅스텐 및 몰리브덴을 포함하나 이에 제한되지 않는다.
본 명세서 전반에 사용되는, "금속 피쳐(metal feature)"란 용어는 도 3에 도시된 바와 같이 패터닝된 후에 2개 금속층(12, 14)의 결합층(22)으로 간주되어 사용된다. 또한, "측벽(side wall)"이란 용어는 금속 피쳐의 임의의 측면(24)으로 간주되어 사용된다. 또한, "알루미늄(aluminum)"이란 용어는 알루미늄을 포함하는 알루미늄 또는 알루미늄 합금으로 간주되어 사용된다.
전형적인 분야에서서, 금속 피쳐(22)는 반도체 또는 도체 재료로 이루어진 층(16) 위에 놓여 층(16)과 전기적으로 접촉한다. 예컨대, 층(16)은 트랜지스터 채널로서 기능을 하는 반도체 재료일 수 있으며, 금속 피쳐는 소스 또는 드레인 전극을 형성하기 위하여 채널과 접촉되도록 할 수 있다. 반도체 또는 도체층(16)은 전형적으로 평면 패널 디스플레이를 위해 실리콘 웨이퍼 또는 유리 기판과 같은 기판(18) 위에 놓인다.
본 발명의 에칭 공정을 수행하기 이전에, 도 2에 도시된 2개의 금속층(12, 14)은 임의의 종래의 금속 증착 공정, 전형적으로 블랭킷 금속 증착 공정에 의해 형성된다. 다음, 에칭 방지 레지스트 재료(20)가 금속상에 증착된다. 전형적으로 레지스트는 포토-리소그래피에 의해 패터닝되어, 순차적인 에칭 공정에 의해 제거될 금속 영역으로부터 레지스트가 제거될 수 있다.
레지스트가 증착 및 패터닝된 후에, 본 발명의 2단계 플라즈마 에칭 공정은 다중층 금속(12, 14)의 모든 노출 영역을 제거하여, 도 3에 도시된 구조물을 형성한다. 본 발명의 에칭 공정 후에, 레지스트(20)는 종래의 레지스트 스트립핑 또는 애싱 공정에 의해 제거될 수 있다. 적절한 레지스트 스트리핑 공정은 공동으로 양도된 Hwang에 의한 미국출원 제 5,174,856호, Latchford 등에 의한 미국특허 제 5,200,031호 및 Brown 등에 의한 미국특허 제 5,780,359호에 개시되어 있다. 이들 각 특허의 전체 내용은 여기에 참조에 의해 통합된다.
본 발명의 에칭 공정이 다중층 금속(12, 14)의 "노출된" 영역을 제거한다고 기술할 때, "노출된 영역"은 레지스트(20)에 의해 덮혀지지 않은 다중층 금속의 모든 부분을 의미한다. 본 발명은 노출된 표면이 대기 환경의 산소와 같은 산소에 의한 금속의 노출 결과로써 천연 산소의 박막층에 의해 덮혀질 수 있을지라도 "노출된" 금속 영역으로 간주한다.
에칭 공정은 적어도 2단계를 포함한다. 제 1 단계에서, 알루미늄층(12)은 알루미늄을 에칭하는 제 1 플라즈마 화학반응으로 기판을 처리함으로써 에칭된다. 선택적으로, 고융점 금속층(14)의 일부분은 제 1 플라즈마 화학반응에 의해 에칭된다. 다음의 제 2 단계에서, 고융점 금속층(14)의 나머지 부분은 알루미늄을 에칭하지 않는 제 2 플라즈마 화학반응에 의해 에칭된다. "플라즈마 화학반응(plasma chemistry)"은 하나 이상의 가스의 플라즈마 분해에 의해 형성되는 분위기를 의미한다.
본 발명의 장점은 에칭 공정이 완료됨에 따라 고융점 금속층(14)이 제거되기 때문에 알루미늄 측벽(24)에서 야기되는 언더컷팅이 방지된다는 점이다. 특히, 고융점 금속층 위에 있는 알루미늄층을 에칭하기 위한 종래의 방법은 고융점 금속층의 에칭 종료시 알루미늄을 등방성 에칭하기 시작하여 알루미늄층에 언더컷팅을 야기시킨다는 문제점이 있으나, 본 발명은 이와 같은 종래 방법의 문제점을 해결하고 있다. 본 발명의 방법은, 고융점 금속층의 바닥이 제거되기 시작하기 이전에, 알루미늄층을 에칭하는 것보다 하부 고융점 금속층을 훨씬 빠르게 에칭하는 제 2 플라즈마 화학반응으로 에칭 공정을 전환시킴으로써 언더컷팅을 감소 또는 방지한다. 바람직하게, 제 1 플라즈마 화학반응(제 1 분위기)에서 제 2 플라즈마 화학반응(제 2 분위기)로의 전환은 노출된 알루미늄층이 고융점 금속층의 에칭 시작 무렵에서 제거된 직후에 수행된다.
제 1 및 제 2 분위기는 두 개의 다른 처리 챔버에서 형성될 수 있으나 바람직하게는 동일한 챔버내에서 발생된다. 제어기(74)는 질량 흐름 제어기(63-69), 배기 트로틀 밸브, 및 RF 전원을 제어하여 처리가스, 챔버압력, RF 전력, 및 제 1플라즈마 화학반응으로부터 제 2 플라즈마 화학반응으로 공정 조건을 전환시킨다.
2단계의 본 발명의 에칭 공정을 지금 더 상세히 설명될 것이다.
단계 1 - 알루미늄층 에칭
제 1 공정 단계는 알루미늄층(12)의 모든 알루미늄을 제거한다. 따라서, 고융점 금속층(14)의 에칭을 최소화하는 화학반응을 사용할 필요가 없다. 바람직하게, 제 1 공정 단계는 언더컷팅 없이 원하는 테이퍼 각을 가진 측벽(24)을 형성하는 방식으로 알루미늄을 에칭해야 한다.
제 1 공정 단계는 알루미늄을 에칭하기 위해 임의의 종래의 플라즈마 공정을 사용할 수 있다. 본 발명의 바람직한 공정에서, 알루미늄은 염소-함유 가스의 플라즈마 분해에 의해 형성된 염소 라디칼 및 이온에 의해 주로 에칭된다. 특히 본 발명의 바람직한 처리 가스는 알루미늄의 반응성 이온 에칭을 위한 종래의 가스 혼합물인 Cl2 및 BCl3이다.
평면 패널 디스플레이의 제조와 같은 많은 응용에서, 수직은 아니지만 도 3에 도시된 수직축에 대해 테이퍼진 측벽(24)을 가진 금속 피쳐(22)를 형성하는 것이 바람직하다(테이퍼 각은 수직축에 대해 측정되기 때문에, 수직 측벽은 테이퍼지지 않는 것으로 언급된다).
BCl3의 플라즈마 분해는 염소 라디칼에 의한 반응성 에칭과 동시적으로 기판을 스퍼터 에칭하는 비교적 무거운 붕소 이온을 생성한다. 스퍼터 에칭의 중요한 장점은 레지스트(20) 및 금속 피쳐(22)의 상부 코너를 에칭하여 측벽(24)이 테이퍼진다는 것이다. BCl3 대 Cl2의 비가 증가하면, 측벽(24)의 테이퍼가 증가한다. 따라서, 주제어기(74)는 두 개의 흐름비의 비율을 조절하도록 흐름 제어기(65, 67)에 명령함으로써 적정 테이퍼 각을 형성할 수 있다.
예컨대, 바람직한 한 공정에서, 염소 가스 흐름비는 100sccm이며, BCl3 가스 흐름비는 70 sccm이다. 챔버 압력은 10 내지 15mTorr이며, RF 전력은 2000 내지 3000 와트이다. 또한 아르곤 가스가 플라즈마 챔버에 공급될 수 있다.
알루미늄의 노출된 영역이 소모되기 시작할 때, 반응물에 노출된 알루미늄 표면의 양이 감소되도록, 전형적으로 에칭 공정은 보다 등방성 에칭되어 알루미늄 측벽의 언더컷팅을 야기한다. 이러한 현상을 방지하기 위하여, Cl2 및 BCl3의 흐름비는 바람직하게 알루미늄 에칭의 종료 무렵에 증가되어야 한다. 본 출원은 종종 엔드포인트 검출기라 불리는 종래의 광방사 검출기를 사용하여 반응물에 노출된 알루미늄의 양의 감시를 권고하며, 검출기(필터)는 알루미늄의 방사 라인에서 396nm상에 중심을 둔 파장의 대역을 검출한다. 396nm 방사의 강도가 감소하기 시작할 때, Cl2 및 BCl3의 흐름비는 감소되어야 한다. 바람직한 공정에서, Cl2 및 BCl3의 가스 흐름비는 각각 50sccm 및 40sccm 으로 감소된다.
알루미늄 에칭 동안 반응물 가스 흐름비를 감소시키는 바람직한 대안으로써, 흐름비는 앞서 기술된 초기 흐름비 및 감소된 흐름비 사이의 중간값으로 일정하게 유지될 수 있다.
선택적으로 알루미늄 에칭 단계는 측벽에 부적절한 오목 형상을 야기하는 알루미늄 언더컷팅을 방지하기 위하여 알루미늄 측벽(24) 상에 폴리머 재료의 "패시베이션층"을 증착하기 위해 플루오르탄화수소 가스 또는 플루오르탄소 가스, 바람직하게 CF4를 포함한다. 성공적인 검사에서, CF4 흐름비는 20sccm이며, Cl2 및 BCl3의 가스 흐름비는 각각 50sccm 및 40sccm이다.
알루미늄 에칭은 상기 개시된 종래의 광학적 엔드포인트 검출기에 의해 검출된 알루미늄 방사 라인의 가파른 감소에 의해 지시된 바와 같이 노출된 영역의 모든 알루미늄이 제거될 때까지 계속되야 한다. 초기의 브레이크쓰로우 단계를 제외하고, 본 발명은 50sec 내지 200sec의 시간 동안 주요 알루미늄 에칭을 수행한다.
비록 바람직하지 않을지라도, 고융점 금속층(14)의 일부를 에칭하기 위하여 알루미늄을 에칭하는데 사용된 동일한 공정을 계속해서 수행하는 것이 허용될 수 있다. 그러나, 하기에 기술되는 바와 같이, 제 1 분위기(알루미늄을 에칭하는 공정)로부터 제 2 분위기(하부 고융점 금속층을 에칭하는 공정)로의 전환은 노출된 영역의 고융점 금속층(14)이 거의 제거되기 이전에 수행되어야 한다.
단계 2 - 하부 고융점 금속층 에칭
만일 알루미늄층(12)을 에칭하기 위하여 사용되는 제 1 플라즈마 화학반응이 하부 고융점 금속층(14)을 에칭하는데 사용된다면, 알루미늄은 보다 등방성으로 에칭되기 시작하여 고융점 금속의 에칭이 완료될 때 알루미늄 측벽(24)에 언더컷팅을 야기한다.
이러한 언더컷팅을 방지하기 위하여, 본 발명은 알루미늄 에칭 공정(제 1 분위기)을 종료한 후 알루미늄을 에칭하는 것보다 하부 내부 금속을 훨씬 빠르게 에칭하는 제 2 플라즈마 화학반응(제 2 분위기)을 사용하여 하부 고융점 금속층(14)의 에칭을 계속한다. 바람직하게, 제 2 분위기는 적어도 4개의 요인, 더 바람직하게 적어도 10개의 요인에 의해 알루미늄을 에칭하는 것보다 하부 고융점 금속을 훨씬 빠르게 에칭한다. 더 바람직하게, 제 2 분위기는 알루미늄을 전혀 에칭하지 않는다.
최종 단계인, 제 2 분위기에서 하부 고융점 금속을 에칭하는 단계는 알루미늄층의 노출된 영역이 제거된 직후에 시작된다. 선택적으로, 알루미늄을 에칭하지 않는 제 2 플라즈마 화학 반응으로의 전환은 제 1 플라즈마 화학 반응이 하부 고융점 금속층(14)의 일부를 에칭하도록 지연될 수 있다. 이러한 경우에, 제 2 플라즈마 화학 반응으로의 전환은 반응물에 노출된 고융점 금속 원자의 수가 감소하기 시작하는 완료 단계에 고융점 금속의 에칭이 도달하기 이전에 수행되어야 한다. 만일 제 1 플라즈마가 상기 감소 후에 계속해서 허용된다면, 알루미늄 측벽의 언더컷팅은 반응물의 감소 비율이 고융점 금속의 에칭에 의해 소모되기 때문에 유사하게 발생된다. 약간 다르게 기술하면, 전환은 하부 고융점 금속층의 바닥이 하부 재료층(16)을 반응물에 노출하기 시작하기 이전에 수행되어야 한다.
제 2 플라즈마가 알루미늄을 에칭하지 않도록, 제 2 플라즈마는 붕소 이온 또는 아르곤보다 무거운 이온들을 포함하지 않는다. 바람직하게, 제 2 플라즈마는 불소가 티타늄, 티타늄 질화물, 몰리브덴 및 텅스텐과 같은 많은 고융점 금속을 에칭할 수 있기 때문에 불소-함유 종을 포함한다. 또한 불소는 알루미늄 에칭 단계 동안 사용될 수 있는 임의의 염소 또는 다른 할로겐을 제거하며, 염소 및 다른 반응물에 의한 에칭을 방지하는 AlF3의 코팅을 형성함으로써 알루미늄이 더 코팅되는 것을 보호할 수 있다.
불소 이온 및 다른 불소-함유 종을 분해하기 위해 플라즈마 챔버에 공급될 수 있는 가스의 예(도 1, 가스 공급원(62-68))는 CF4, SF6, NF3, CHF3, 및 F2를 포함한다. 고융점 금속층(14)이 티타늄일 때, CF4은 그것이 하부 고융점 금속층(14)의 측벽상에 균일한 테이퍼 각을 발생시킬 수 있는 중간 비율로 티타늄을 에칭하기 때문에 바람직하다. 제어기(74)는 원하는 테이퍼 각을 달성하기 위하여 CF4 및 다른 가스의 흐름비를 조절할 수 있다. 전형적으로 SF6 및 NF3는 이들이 고융점 금속층 측벽의 언더컷팅을 형성할 수 있는 불소 라디칼을 제어불가능한 많은 양으로 야기시킬 수 있기 때문에 덜 바람직하다.
티타늄의 고융점 금속층에서, 본 발명은 25mTorr 내지 40mTorr의 챔버 압력과 1500와트 내지 3000 와트의 FR 전력에서 20sccm 내지 200sccm의 CF4 의 가스 흐름비를 사용하여 최종 에칭 단계를 성공적으로 검사한다.
최종 공정 단계에서 플라즈마는 적어도 2가지의 이유 때문에 산소 함유 종을 더 포함한다. 한 가지 이유는 산소가 앞의 처리 단계로부터의 부산물을 제거할 수 있다는 것이다. 예컨대, 산소는 CF4와 같은 탄소-함유 가스의 사용에 의하여 발생된 탄소 함유 부산물을 제거할 수 있으며, 알루미늄 에칭단계동안 SF6의 사용에 의해 발생된 황 함유 부산물을 제거할 수 있다. 산소를 포함하는 다른 이유는 하부 고융점 금속층(14)이 에칭과 동시에 많은 레지스트(20)를 제거하여 다음 레지스트 스트립핑 또는 애싱 공정 동안 요구되는 시간을 감소시킨다는 것이다. 티타늄의 고융점 금속층에 대한 전술한 검사에서, 본 발명은 40sccm 내지 300sccm의 O2 가스 흐름비를 성공적으로 사용한다.
만일 충분한 양의 불소-함유 가스 종이 플라즈마 챔버에 공급된다면, Cl2 및 아르곤 가스는 알루미늄의 에칭을 야기하지 않고 챔버에 공급될 수 있다. 아르곤 가스는 고융점 금속층의 에칭을 최적화하는데 바람직할 수 있다. 불소는 알루미늄 측벽이 Cl2 또는 아르곤에 의해 에칭되는 것을 방지하는 AlF3의 코팅을 형성하도록 알루미늄과 반응한다.
그러나, 붕소 이온 또는 아르곤보다 무거운 이온들로 분해되는 공급 가스는 전형적으로 AlF3를 브레이크쓰로우하며 알루미늄 측벽을 에칭한다. 소량의 알루미늄의 에칭은 알루미늄 측벽(24)의 테이퍼 각을 증가시키기 위하여 고융점 금속의 최종 에칭동안 요구될 수 있다. 알루미늄의 언더컷팅을 방지하는 본 발명의 장점을 유지하기 위하여, 알루미늄 에칭 비율은 최종 에칭 단계 동안 고융점 금속 에칭 비율 보다 작아야(small fraction)(예컨대, 1/4이하) 한다. 고융점 금속이 티타늄인 기판에서 전술한 CF4를 포함하는 최종 에칭 처리 화학반응을 사용하면 본 발명은 20sccm Cl2 및 20sccm BCl3를 처리 가스 혼합물에 성공적으로 첨가하며, 이 양 성분은 70sccm 아르곤을 함유하며 또한 함유하지 않을 수 있다.
3개 이상의 금속층을 에칭하는 2단계 공정
2단계 공정은 다중층 금속 도체의 노출된 영역을 에칭하는데 사용될 수 있으며, 상기 다중층 금속 도체는 적어도 고융점 금속의 추가 상부층, 즉, 알루미늄 또는 알루미늄 합금의 중간(12) 이외에 적어도 고융점 금속의 상부층(10)을 가지는 도체 및 고융점 금속의 하부층(14)을 포함한다. 도 4는 레지스트층(20)이 증착 및 패터닝된 구조물을 도시한다. 도 5는 본 발명의 에칭 공정이 3개의 층 금속 피쳐(22)를 남기도록 레지스트에 의해 노출된 금속 영역을 제거한 후의 구조를 도시한다.
본 발명의 에칭 공정을 수행하기 전에, 도 4에 도시된 금속층(10, 12, 14)은 종래의 금속 증착 공정, 전형적으로 블랭킷 금속 증착처리에 의해 형성된다. 그 다음에, 에칭 방지 레지스트 재료(20)가 금속상에 증착되며, 레지스트는 순차적인 에칭 공정에 의해 제거되도록 금속의 모든 영역으로부터 레지스트를 제거(노출)시키기 위하여 패터닝된다.
최하부 고융점 금속층(14)을 제외한 모든 금속층(10, 12)은 이들 층들을 구성하는 모든 금속을 에칭할 수 있는 제 1 플라즈마 화학반응(즉, 제 1가스 혼합물의 플라즈마 분해에 의해 형성된 제 1 분위기)에 의해 에칭될 수 있다. 측벽 테이퍼의 균일성을 최대화시키기 위하여, 제 1 플라즈마 공정의 파라미터는 하부 고융점 금속층(14) 위에 있는 층(10, 12)의 각각의 형태의 금속이 대략 동일한 속도로 에칭되도록 조절되어야 한다.
본 발명은 1000Å 두께의 상부 티타늄층(10), 1800Å 두께의 중간 알루미늄층(12), 및 800Å 두께의 하부 티타늄층(14)을 가진 55cm×67cm 유리 기판(50)상에서 2 단계 공정을 검사한다. 이러한 2단계 공정중 제 1 단계에서, 본 발명은 염소 및 아르곤 가스의 분해에 의해 형성된 제 1 플라즈마를 사용하여 상부 티타늄층 및 중간 알루미늄층을 성공적으로 에칭한다. 도 1에 도시된 이전에 기술된 플라즈마 에칭 챔버를 사용하여, 본 발명은 플라즈마를 형성하기 위하여 12mTorr의 챔버압력 및 3500와트의 RF전력에서 80sccm 아르곤 가스 및 40sccm 염소 가스를 챔버에 공급한다. 본 발명은 20sccm의 흐름비의 CF4에 부가하여 Cl2 가스 흐름비를 30sccm으로 감소시킬 때 더 균일한 측벽 테이퍼를 얻는다.
본 발명은 처리 가스에 BCl3를 첨가함으로써 양호한 결과를 얻었다. 특히, 챔버로의 가스 흐름은 30 내지 45sccm BCl3, 105 내지 120sccm Ar, 80 내지 90sccm Cl2 및 20sccm CF4이다. 다른 처리 조건은 전술한 것과 동일하게 유지된다.
제 1 플라즈마 화학반응으로부터 제 2 플라즈마 화학반응으로의 전환은 알루미늄을 에칭하는 것보다 훨씬 빠르게 하부 고융점 금속층을 에칭하는 최종 플라즈마 화학반응은 알루미늄층이 제거된후 그리고 에칭 공정이 하부 고융점 금속층의 바닥에 도달하기 이전에 시점에서 시작되어야 한다. 전술한 바와 같이, 제 2 플라즈마 화학반응으로의 전환은 하부 고융점 금속층의 에칭 종료 무렵에 알루미늄 측벽의 언더컷팅을 방지하는 장점을 가진다.
제 2 플라즈마 화학반응은 알루미늄층(12)위에 고융점 금속층(10)이 존재하는 경우 추가 기능을 수행할 수 있다. 제 1 플라즈마 처리가 상부 고융점 금속층(10) 및 알루미늄층(12)을 동일한 속도로 에칭할 수 있도록 제 1 플라즈마 공정을 조절하는 것은 어렵다. 전형적으로, 알루미늄은 고융점 금속보다 더 빠르게 에칭된다. 이는 알루미늄층의 수직 기울기보다 더 큰 수직 기울기를 가진 상부 고융점 금속층(10)의 측벽을 야기할 할 수 있다. 보다 나쁘게, 상부 고융점 금속층의 측벽은 알루미늄층의 측벽 위에 오버행되는 오목한 측벽 형상을 형성한다.
제 2 플라즈마 화학반응은 하부 고융점 금속을 에칭하는 동안 상부 고융점 금속의 추가 에칭을 실행함으로서 알루미늄보다 더 서서히 에칭되는 상부 고융점 금속의 현상을 해결할 수 있다. 만일 본 발명의 실시예에서 처럼 둘다 티타늄으로 두 개의 고융점 금속이 동일하다면, 하부층을 에칭하는 제 2 플라즈마 화학반응은 상부층을 에칭할 것이다.
만일 두 개의 고융점 금속이 다르다면, 하나의 고융점 금속을 에칭하는 많은 종은 다른 고융점 금속을 에칭하여, 상부 및 하부 고융점 금속을 에칭하는 제 2 플라즈마 화학반응을 선택하는 것이 실행가능해야 한다. 예컨대, 본 명세서는 제 2 플라즈마가 불소-함유 종 및 염소-함유 종을 포함한다는 것을 초기에 기술했다. 불소는 염소에 의해 에칭되는 알루미늄을 보호하기 위해 알루미늄을 패시베이션화시키며, 제 2 플라즈마는 붕소 이온 또는 아르곤보다 무거은 임의의 이온을 포함하지 않는다. 불소 및 염소를 포함하는 플라즈마는 거의 임의의 고융점 금속을 에칭할 수 있을 것이다.
전술한 바와같이, 본 발명은 1000Å 두께의 상부 티타늄층(10), 1800Å 두께의 중간 알루미늄층(12), 및 800Å 두께의 하부 티타늄층(14)을 가진 기판을 사용하는 2단계의 공정을 검사한다. 전술한 제 1 플라즈마 단계를 수행한 후에, 본 발명은 25mTorr의 챔버압력과 3000 내지 3500 와트의 RF전력에서 60초동안 100sccm 내지 200sccm CF4와 100sccm 내지 200sccm O2의 플라즈마 챔버로의 가스 흐름을 사용하여 알루미늄을 에칭하지 않는 제 2 또는 최종 플라즈마 공정을 수행했다. 최상의 결과는 가장 낮은 가스 흐름비 및 전력에서 나타났다. 이러한 마지막 플라즈마 공정은 알루미늄 측벽의 언더컷팅을 성공적으로 방지하며 상부 티타늄층의 테이퍼를 개선하는 것으로 나타났다. 본 발명은 60 내지 90초동안 12mTorr의 챔버압력에서 100sccm SF6(CF4 대신에)와 30sccm O2을 사용하여 양호한 결과를 얻는다.
3단계로 이루어진 공정
부가적인 단계는 도 4에 도시된 바와같이, 3개의 층을 가진 금속의 노출된 영역을 에칭하기 위하여 지금 기술된 2단계 공정에 추가될 수 있다.
3단계 공정은 상부 고융점 금속층(10)이 알루미늄층(12)을 에칭하는데 사용된 동일한 플라즈마 공정에 의해 에칭되지 않는다는 점에서 2단계 공정과 다르다. 대신에, 고융점 금속의 노출된 상부층은 알루미늄을 에칭하지 않는 제 1 플라즈마 화학반응에 의해 모두 또는 대부분 제거된다. 알루미늄을 에칭하는 제 2 플라즈마 화학반응(2 단계로 이루어진 공정중 제 1단계와 유사함)은 알루미늄층을 제거한다. 선택적으로, 제 2 플라즈마 화학반응은 고융점 금속을 에칭할 수 있다.
3 단계 공정중 마지막 단계는 2 단계 공정중 마지막 단계와 동일하다. 즉, 알루미늄층(12)의 노출된 영역이 완전히 제거된 후, 하부 고융점 금속층(14)의 나머지 부분은 알루미늄을 에칭하는 것보다 훨씬 빠르게 하부 고융점 금속을 에칭하는 플라즈마 화학반응으로 제거된다. 이러한 최종 단계의 목적, 장점 및 처리 파라미터는 전술한 바와 동일하다.
제 1 및 제 3 플라즈마가 알루미늄을 에칭하지 않도록, 붕소 이온 또는 아르곤 보다 무거운 이온들을 포함하지 않는 것이 바람직하다. 바람직하게, 제 1 및 제 3플라즈마는 고융점 금속을 에칭하기 위하여 불소 함유-종을 포함한다. 불소를 함유하는 목적 및 장점은 2 단계로 이루어진 공정과 관련하여 앞서 설명한 것과 동일하다.
2 단계 공정에서 처럼, 3단계 공정은 하부 고융점 금속층을 에칭하는 최종 단계동안 알루미늄의 언더컷팅을 감소 또는 방지하는 장점을 가진다. 3 단계 공정은 상부 고융점 금속 및 알루미늄을 대략 동일한 속도로 에칭할 수 있는 공정에 대한 필요성을 제거하는 추가적인 장점을 가진다. 상부 고융점 금속층(10) 및 알루미늄층(12)은 각각 고융점 금속 및 알루미늄의 측벽의 원하는 테이퍼 및 균일성을 달성하도록 개별적으로 최적화될 수 있는 개별 공정의 화학반응에 의해 주로 에칭된다. 예컨대, 알루미늄은 고융점 금속을 매우 서서히 에칭하거나 또는 고융점 금속을 전혀 에칭하지 않는 처리에 의해 에칭될 수 있다. 따라서, 3 단계 공정은 2 단계 공정보다 최적화에 탄력성을 제공한다. 응용분야에 따라, 이러한 탄력성의 장점은 제 3 단계의 추가적인 복잡성에 대해 중요하다.
본 발명의 3 단계 에칭 공정을 하기에 보다 상세히 설명한다.
제 1 공정 단계에서, 제 1 플라즈마 화학반응은 알루미늄을 에칭하지 않고 상부 고융점 재료층을 에칭하는 분위기에 제품(50)을 노출시킴으로써 상부 고융점 재료층(10)을 제거한다.
이러한 제 1 단계에 대해 바람직한 반응 종은 불소이다. 왜냐하면, 불소는 티타늄, 티타늄 질화물, 몰리브덴 및 텅스텐과 같은 고융점 재료를 효율적으로 에칭하나 알루미늄을 에칭하지 않기 때문이다. 불소 라디칼 및 이온은 바람직하게 SF6, CF4, NF3, CHF3 및 F2와 같은 불소-함유 가스의 플라즈마 분해에 의해 생성된다.
바람직하게, 헬륨 가스는 불소-함유 가스의 분해를 강화시키기 위하여 플라즈마 챔버에 공급된다. 만일 충분한 양의 불소-함유 가스가 공급된다면, Cl2 및 아르곤 가스는 하부 알루미늄층을 에칭하지 않고 공급될 수 있다. 초기에 설명된 것처럼, 불소는 알루미늄이 염소 및 아르곤에 의해 에칭되는 것을 방지한다. 다른 한편으로, 붕소 이온 또는 아르곤보다 무거운 이온들로 분해되는 가스는 일반적으로 알루미늄을 에칭할 것이다.
에칭의 균일성을 최대화하기 위하여, 제 1 에칭 공정 단계는 바람직하게 모든 상부 고융점 금속층(10)이 제거되기에 충분한 기간 동안, 보다 바람직하게는 상기 충분한 기간을 너머 연장된 기간 동안 지속되어, 모든 노출된 고융점 금속의 균일한 제거를 보증하는 에러 마진을 제공한다. 본 발명의 바람직한 불소-함유 가스 혼합물이 임의의 소정의 범위로 알루미늄을 에칭하지 않기 때문에, 에칭의 기간의 연장은 알루미늄층(12)을 에칭할 위험이 없다.
덜 바람직하기는 하지만 허용가능한 대안은 전체가 아닌 대부분의 제 1 층이 제거된 후에 다음의 알루미늄 에칭 단계를 진행하는 것이다. 이러한 대안은 알루미늄 에칭처리가 상부 고융점 금속층(10)의 에칭을 완성할 수 있는 하나 이상의 종을 포함하는 경우 만족될 수 있다.
이전에 기술된 도 1의 플라즈마 챔버를 사용하여, 본 발명은 1000Å 두께의 상부 티타늄층(10), 1800Å 두께의 중간 알루미늄층(12) 및 800Å 두께의 하부 티타늄층(14)을 가진 55cm×67cm 유리 기판(50)상의 에칭 공정을 검사한다.
제 1 공정 단계 동안, 본 발명은 250sccm 내지 400sccm의 흐름비에서의 처리가스로써 SF6를 사용하여 양호한 결과를 얻는다. 챔버압력은 40mTorr이다. 결과는 헬륨없이 허용가능하며, 300sccm의 흐름비에서 헬륨가스보다 더 양호하다. 13.56MHz RF 전력이 1000와트 내지 2500와트의 캐소드(54)에 공급된다. 포토레지스트는 2500와트에서 손상되기 때문에, 본 발명은 바람직한 전력레벨로써 1500와트로 조절했다. 본 발명은 215초 내지 320초의 기간동안 처리 단계를 검사하여, 바람직한 범위가 1000Å 티타늄층을 완전히 제거하기 위하여 약 240초 내지 290초인 것을 발견했다.
비록 바람직하지는 않을지라도, 제 1 고융점 금속층이 알루미늄보다 상당히 높은 비율로 에칭되는 제 1 공정 단계가 알루미늄을 어느 정도까지 에칭하는 처리 가스를 포함하는 것은 허용될 수 있다.
제 2 공정 단계는 제 2층(12)에서 모든 알루미늄을 제거한다. 이러한 공정은 2개의 금속층을 에칭하는 이전에 기술된 처리에 있어서의 알루미늄 에칭 공정 단계와 동일할 수 있다. 두 개의 층 처리중 알루미늄 에칭 단계의 성능 및 최적화와 관련하여 앞서 기술된 모든 요인은 3단계 공정중 알루미늄 에칭 단계에 적용된다.
유사하게, 하부 고융점 금속층(14)을 제거하는 3 단계 공정중 최종 단계는 이전에 기술된 공정의 일부중 최종 단계와 동일할 수 있다. 3개의 금속층을 에칭하기 이하여 이전에 기술된 2단계 공정중 최종 단계와 마찬가지로, 3단계 공정중 최종 단계는 상부 고융점 금속층(10)의 테이퍼를 수정할 것이다.
본 발명은 고융점 금속층 위에 있는 알루미늄 또는 알루미늄 합금층만을 에칭함으로써, 측벽에 언더컷팅을 형성하지 않고 원하는 수직 또는 테이퍼진 측벽을 형성할 수 있다.

Claims (25)

  1. 반도체 제품 상의 고융점 금속 층 및 상기 고융점 금속 층 상의 알루미늄 또는 알루미늄 합금 층을 적어도 포함하는 다중 층 금속의 노출된 영역을 에칭하는 방법으로서,
    (a) (i) 제 1 고융점 금속의 제 1 층, 알루미늄 또는 알루미늄 합금의 제 2 층 및 제 2 고융점 금속의 제 3 층을 적어도 포함하며, 상기 제 1 층이 상기 제 2 층 위에 놓이고 상기 제 2 층이 상기 제 3 층 위에 놓이는 다중 층 금속의 노출된 영역; 및 (ii) 반도체 제품 상의 상기 다중 층 금속 하부에 놓인 다른 재료를 포함하는 반도체 제품을 제공하는 단계;
    (b) 상기 제 1 층의 적어도 일부 및 제 2 층의 적어도 일부를 제거하기 위해 상기 알루미늄 및 상기 제 1 고융점 금속 모두를 에칭하는 화학반응(chemistry)을 포함하며, 제 1 가스 혼합물의 플라즈마 분해에 의해 형성되는 제 1 분위기에 상기 반도체 제품을 노출시키는 단계; 및
    (c) 상기 제 3 층의 적어도 일부를 제거하기 위해 알루미늄을 에칭하는 것보다 빠르게 상기 제 2 고융점 금속을 에칭하는 화학반응(chemistry)을 포함하는 제 2 분위기에 상기 반도체 제품을 노출시키는 단계를 포함하는,
    다중 층 금속의 노출된 영역을 에칭하는 방법.
  2. 제 1 항에 있어서,
    상기 제 1 분위기에 상기 반도체 제품을 노출시키는 단계는,
    상기 제 1 층이 제거되고 상기 제 2 층에 있는 모든 알루미늄이 제거될 때까지 수행되는,
    다중 층 금속의 노출된 영역을 에칭하는 방법.
  3. 제 1 항에 있어서,
    상기 제 1 고융점 금속 및 상기 제 2 고융점 금속은 동일한,
    다중 층 금속의 노출된 영역을 에칭하는 방법.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제 2 분위기에 상기 반도체 제품을 노출시키는 단계는,
    상기 제 1 분위기에 상기 재료의 일부분이 노출되도록 상기 고융점 금속이 충분히 제거되기 이전에 시작되는,
    다중 층 금속의 노출된 영역을 에칭하는 방법.
  6. 제 1 항에 있어서,
    상기 제 2 분위기에 상기 반도체 제품을 노출시키는 단계는,
    상기 제 1 고융점 금속이 감소되는 에칭 비율을 나타내는 범위로 상기 고융점 금속이 제거되기 이전에 시작되는,
    다중 층 금속의 노출된 영역을 에칭하는 방법.
  7. 제 1 항에 있어서,
    상기 반도체 제품을 제공하는 단계는,
    상기 반도체 제품에 상기 다중 층 금속 위에 놓이는 레지스트 층을 제공하는 단계를 포함하며, 상기 제 2 분위기에 상기 반도체 제품을 노출시키는 단계는 상기 제 1 고융점 금속이 에칭되는 동안 상기 레지스트 층 아래에 놓인 상기 알루미늄의 측벽이 증가하는 에칭 비율을 나타내는 범위로 상기 고융점 금속이 제거되기 이전에 시작되는,
    다중 층 금속의 노출된 영역을 에칭하는 방법.
  8. 반도체 제품 상의 고융점 금속 층 및 상기 고융점 금속 층 상의 알루미늄 또는 알루미늄 합금 층을 적어도 포함하는 다중 층 금속의 노출된 영역을 에칭하는 방법으로서,
    (a) (i) 알루미늄 또는 알루미늄 합금의 제 1 층 및 고융점 금속의 제 2 층을 적어도 포함하며 상기 제 1 층이 상기 제 2 층 위에 놓이는 다중 층 금속의 노출된 영역; 및 (ii) 제품 상의 상기 다중 층 금속 하부에 놓인 다른 재료를 포함하는 반도체 제품을 제공하는 단계;
    (b) 상기 제 1 층의 적어도 일부분을 제거하기 위해 알루미늄을 에칭하는 화학반응(chemistry)을 포함하며 제 1 가스 화합물의 플라즈마 분해에 의해 형성되는 제 1 분위기에 상기 반도체 제품을 노출시키는 단계; 및
    (c) 상기 제 2 층의 적어도 일부분을 제거하기 위해 알루미늄을 에칭하는 것보다 빠르게 상기 고융점 금속을 에칭하는 제 2 화학반응(chemistry)을 포함하는 제 2 분위기에 상기 제품을 노출시키는 단계를 포함하며,
    상기 제 2 분위기는 산소-함유 종을 포함하는 제 2 가스 혼합물의 플라즈마 분해에 의해 형성되는,
    다중 층 금속의 노출된 영역을 에칭하는 방법.
  9. 제 8 항에 있어서,
    상기 제 1 가스 혼합물은 탄소 화합물을 포함하는,
    다중 층 금속의 노출된 영역을 에칭하는 방법.
  10. 제 8 항에 있어서,
    상기 제 1 가스 혼합물은 탄화플루오루(fluorocarbon) 화합물을 포함하는,
    다중 층 금속의 노출된 영역을 에칭하는 방법.
  11. 제 8 항에 있어서,
    상기 제 1 가스 혼합물은 플루오르탄화수소(fluorohydrocarbon) 화합물을 포함하는,
    다중 층 금속의 노출된 영역을 에칭하는 방법.
  12. 제 8 항에 있어서,
    상기 제 1 분위기는 상기 고융점 금속을 에칭하지 않는,
    다중 층 금속의 노출된 영역을 에칭하는 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제 8 항에 있어서,
    상기 제 1 가스 혼합물은 SF6를 포함하는,
    다중 층 금속의 노출된 영역을 에칭하는 방법.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020000047139A 1999-08-16 2000-08-16 연속적으로 플라즈마를 사용하여 고융점 금속층 위의 알루미늄층을 에칭하는 방법 KR100751126B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/374,875 US6472329B1 (en) 1999-08-16 1999-08-16 Etching aluminum over refractory metal with successive plasmas
US9/374,875 1999-08-16
US09/374,875 1999-08-16

Publications (2)

Publication Number Publication Date
KR20010021311A KR20010021311A (ko) 2001-03-15
KR100751126B1 true KR100751126B1 (ko) 2007-08-22

Family

ID=23478542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000047139A KR100751126B1 (ko) 1999-08-16 2000-08-16 연속적으로 플라즈마를 사용하여 고융점 금속층 위의 알루미늄층을 에칭하는 방법

Country Status (6)

Country Link
US (1) US6472329B1 (ko)
EP (1) EP1077481A3 (ko)
JP (1) JP2001127050A (ko)
KR (1) KR100751126B1 (ko)
SG (1) SG83811A1 (ko)
TW (1) TW493232B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490537B2 (en) 2017-12-06 2019-11-26 Samsung Display Co., Ltd. Light emitting diode device and method of manufacturing the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084066B1 (en) * 2000-07-03 2006-08-01 Cypress Semiconductor Corporation Method of uniformly etching refractory metals, refractory metal alloys and refractory metal silicides
JP2006210890A (ja) * 2004-12-27 2006-08-10 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
GB0616265D0 (en) * 2006-08-16 2006-09-27 Ibm Efficient synchronised updates to a data record in a data store
KR101001875B1 (ko) 2006-09-30 2010-12-17 엘지이노텍 주식회사 등방성 에칭을 이용한 미세 패턴 형성방법 및 이를 이용하여 제조된 미세패턴이 형성된 반도체 기판 면상 부재
KR20080033589A (ko) * 2006-10-12 2008-04-17 삼성전자주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법
KR101229277B1 (ko) 2006-10-12 2013-02-04 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
CN108701695A (zh) * 2017-05-17 2018-10-23 深圳市柔宇科技有限公司 阵列基板及其制造方法
TWI669994B (zh) * 2017-12-04 2019-08-21 希華晶體科技股份有限公司 Method for manufacturing miniaturized circuit and its products
RU2721975C1 (ru) * 2019-09-16 2020-05-25 Федеральное государственное бюджетное учреждение науки Институт Ядерной Физики им. Г.И. Будкера Сибирского отделения (ИЯФ СО РАН) Способ изготовления вкладыша пресс-формы или литьевой формы

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883007A (en) * 1996-12-20 1999-03-16 Lam Research Corporation Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57201026A (en) 1981-06-05 1982-12-09 Oki Electric Ind Co Ltd Manufacture of semiconductor device
DE3842758A1 (de) 1988-12-19 1990-06-21 Siemens Ag Verfahren zum aetzen einer dreilagigen verdrahtungsebene bei der herstellung integrierter halbleiterschaltungen
DE3940820C2 (de) 1989-12-11 1998-07-09 Leybold Ag Verfahren zur Behandlung von Werkstücken durch reaktives Ionenätzen
US5200031A (en) 1991-08-26 1993-04-06 Applied Materials, Inc. Method for removal of photoresist over metal which also removes or inactivates corrosion-forming materials remaining from one or more previous metal etch steps
US5174856A (en) 1991-08-26 1992-12-29 Applied Materials, Inc. Method for removal of photoresist over metal which also removes or inactivates corrosion-forming materials remaining from previous metal etch
US5387556A (en) 1993-02-24 1995-02-07 Applied Materials, Inc. Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2
US5382316A (en) 1993-10-29 1995-01-17 Applied Materials, Inc. Process for simultaneous removal of photoresist and polysilicon/polycide etch residues from an integrated circuit structure
US5609775A (en) * 1995-03-17 1997-03-11 Chartered Semiconductor Manufacturing Pte Ltd. Dry etch process for titanium-tungsten films
US5846880A (en) * 1995-04-28 1998-12-08 Vanguard International Semiconductor Corporation Process for removing titanium nitride layer in an integrated circuit
US5780359A (en) 1995-12-11 1998-07-14 Applied Materials, Inc. Polymer removal from top surfaces and sidewalls of a semiconductor wafer
US5824234A (en) * 1996-10-02 1998-10-20 Mosel Vitelic, Inc. Method for forming low contact resistance bonding pad
US5869401A (en) * 1996-12-20 1999-02-09 Lam Research Corporation Plasma-enhanced flash process
TW366577B (en) 1997-09-02 1999-08-11 Vanguard Int Semiconduct Corp Metalized manufacturing method for IC
JPH11176805A (ja) 1997-11-14 1999-07-02 Siemens Ag 半導体装置の製造方法
JP2000150477A (ja) * 1998-11-12 2000-05-30 Nec Corp ドライエッチング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883007A (en) * 1996-12-20 1999-03-16 Lam Research Corporation Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
미국특허공보 5883007호

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490537B2 (en) 2017-12-06 2019-11-26 Samsung Display Co., Ltd. Light emitting diode device and method of manufacturing the same
US11127724B2 (en) 2017-12-06 2021-09-21 Samsung Display Co., Ltd. Light emitting diode device and method of manufacturing the same

Also Published As

Publication number Publication date
SG83811A1 (en) 2001-10-16
KR20010021311A (ko) 2001-03-15
EP1077481A2 (en) 2001-02-21
JP2001127050A (ja) 2001-05-11
EP1077481A3 (en) 2002-01-09
US6472329B1 (en) 2002-10-29
TW493232B (en) 2002-07-01

Similar Documents

Publication Publication Date Title
KR100392447B1 (ko) 바이어스의플라즈마에칭방법
US6589890B2 (en) Precleaning process for metal plug that minimizes damage to low-κ dielectric
US5767021A (en) Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate
KR100267698B1 (ko) 에칭처리방법 및 에칭의 후처리방법 및 에칭설비
US6187688B1 (en) Pattern formation method
US6337277B1 (en) Clean chemistry low-k organic polymer etch
US5772906A (en) Mechanism for uniform etching by minimizing effects of etch rate loading
EP0122776A2 (en) Dry etching aluminum or aluminum alloy layer
WO1999033097A1 (en) Improved techniques for etching an oxide layer
KR20010049274A (ko) 종횡비가 높은 개구에 대한 반응성 플라즈마 에칭 세정
US8101025B2 (en) Method for controlling corrosion of a substrate
US20050155625A1 (en) Chamber cleaning method
JPH0336300B2 (ko)
US20040237997A1 (en) Method for removal of residue from a substrate
KR100751126B1 (ko) 연속적으로 플라즈마를 사용하여 고융점 금속층 위의 알루미늄층을 에칭하는 방법
KR20190051817A (ko) 플라즈마 에칭 방법
US5522520A (en) Method for forming an interconnection in a semiconductor device
US20120108072A1 (en) Showerhead configurations for plasma reactors
US20070111528A1 (en) Method of cleaning semiconductor substrate conductive layer surface
WO2003077301A1 (fr) Procede de gravure et appareil de gravure
US6130169A (en) Efficient in-situ resist strip process for heavy polymer metal etch
EP0791669B1 (en) Method for etching inside of cvd reaction chamber
US6921493B2 (en) Method of processing substrates
US5686363A (en) Controlled taper etching
US20040222188A1 (en) Method of cleaning a deposition chamber and apparatus for depositing a metal on a substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110728

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee