CN108701695A - 阵列基板及其制造方法 - Google Patents

阵列基板及其制造方法 Download PDF

Info

Publication number
CN108701695A
CN108701695A CN201780004625.7A CN201780004625A CN108701695A CN 108701695 A CN108701695 A CN 108701695A CN 201780004625 A CN201780004625 A CN 201780004625A CN 108701695 A CN108701695 A CN 108701695A
Authority
CN
China
Prior art keywords
metal
coat
layer
conducting layer
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780004625.7A
Other languages
English (en)
Inventor
钱俊
叶江波
肖禄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Royole Technologies Co Ltd
Original Assignee
Shenzhen Royole Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Royole Technologies Co Ltd filed Critical Shenzhen Royole Technologies Co Ltd
Publication of CN108701695A publication Critical patent/CN108701695A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Rolling Contact Bearings (AREA)

Abstract

一种阵列基板及其制造方法，其中，方法包括如下步骤：提供一衬底基板(201)，在衬底基板(201)上依次形成第一金属保护层(202)、第一金属导电层(203)和第二金属保护层(204)；在第二金属保护层(204)上方层叠设置第二金属导电层(205)；在第二金属导电层(205)表面覆盖第三金属保护层(206)；在第三金属保护层(206)表面覆盖光阻图案层(207)；透过光阻图案层(207)由第三金属保护层(206)蚀刻至第一金属保护层(202)，以形成沟道(210)。通过在衬底基板上形成多层金属导电层，并且金属导电层外表面通过金属保护层进行保护，通过增加金属导电层的层数，从而减小单层金属导电层的厚度，进而减小蚀刻过程中在金属导电层侧壁上形成的凹陷的深度，降低后续工序中的品质异常，提升阵列基板的产品良率。

Description

阵列基板及其制造方法
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制造方法。
背景技术
阵列基板的制造过程中，通常需要对源漏极层进行湿法蚀刻以形成沟道。湿法蚀刻过程中除了药液化学腐蚀，往往还伴随着电化学腐蚀(Galvanic Corros ion)。
请参阅图1。目前，阵列基板中通常采用钼(Mo)-铝(Al)-钼(Mo)结构作为阵列基板的源漏极层10(如图1a所示)。当第一钼层11被蚀刻穿透后，第一钼层11侧面与铝层12的上表面之间会形成电场(如图1b所示)，从而产生电化学腐蚀现象，导致第一钼层11的蚀刻速率下降，同时铝层12的蚀刻速率上升。蚀刻完成后在铝层12的侧面上会形成产生较大的凹陷14(如图1c所示)，后续膜层结构无法完全覆盖所述凹陷14内表面中，造成阵列基板的品质异常。
申请内容
本申请的目的在于提供一种阵列基板及其制造方法，可以减小制造过程中在金属导电层上形成的凹陷，提升阵列基板品质。
为实现上述目的，本申请提供如下技术方案：
本申请提供一种阵列基板的制造方法，包括如下步骤：
提供一衬底基板，在所述衬底基板上依次形成第一金属保护层、第一金属导电层和第二金属保护层；
在所述第二金属保护层上方层叠设置第二金属导电层；
在所述第二金属导电层表面覆盖第三金属保护层；
在所述第三金属保护层表面覆盖光阻图案层；
透过所述光阻图案层由所述第三金属保护层蚀刻至所述第一金属保护层，以形成沟道。
本申请还提供一种阵列基板，包括衬底基板及依次层叠于所述衬底基板的第一金属保护层、第一金属导电层、第二金属保护层，及层叠设置于所述第二金属保护层上方的第二金属导电层、覆盖所述第二金属导电层表面的第三金属保护层，由所述第三金属保护层至所述第一金属保护层上形成有相互连通的通孔以形成沟道。
本申请实施例具有如下优点或有益效果：
本申请的阵列基板的制造方法中，通过在衬底基板上形成多层金属导电层，并且金属导电层外表面通过金属保护层进行保护，通过增加金属导电层的层数，从而减小单层金属导电层的厚度，进而减小蚀刻过程中在金属导电层侧壁上形成的凹陷的深度，降低后续工序中的品质异常，提升阵列基板的产品良率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术阵列基板制造过程示意图。
图2是本申请第一种实施方式阵列基板制造方法流程示意图。
图3-图7是本申请第一种实施方式阵列基板制造方法过程示意图。
图8是本申请第二种实施方式阵列基板制造方法流程示意图。
图9-图11是本申请第二种实施方式阵列基板制造方法过程示意图。
图12是本申请第三种实施方式阵列基板制造方法流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请以下实施例中所采用的序数限定词，第一、第二等仅是为了清楚地说明本申请中相似的特征的区别性的用语，不代表相应的特征的排列顺序或者使用顺序。
请参阅图2，图2为本申请第一种实施方式的阵列基板的制造方法流程示意图。本申请的阵列基板的制造方法主要包括如下步骤：
步骤S101：提供一衬底基板，在所述衬底基板上依次形成第一金属保护层、第一金属导电层和第二金属保护层。
具体的，请结合参阅图3。可以在衬底基板201上采用溅射或热蒸发的方法依次形成第一金属保护层202和第一金属导电层203和第二金属保护层204。所述第一金属保护层202和所述第二金属保护层204的作用在于防止所述第一金属导电层203中的金属扩散到衬底基板201上的其他层结构中，以免降低阵列基板的性能。可以理解的是，所述第一金属导电层203的金属活动性大于所述第一金属导电层203及所述第二金属保护层204的金属活动性。所述第一金属保护层202和所述第二金属保护层204的材料可以相同也可以不相同。本申请一种可能的实现方式中，所述第一金属保护层202和所述第二金属保护层204的材料可以皆为钼(Mo)，所述第一金属导电层203的材料可以为铝(Al)。可以理解的是，本申请的其他实施方式中，所述第一金属保护层202、所述第二金属保护层204、所述第一金属导电层203不限于为上述金属材料。
步骤S102：在所述第二金属保护层204上方层叠设置第二金属导电层205。
具体的，请结合参阅图4。可以采用溅射或热蒸发的方法在所述第二金属保护层204上方沉积第二金属导电层205。所述第二金属导电层205覆盖于所述第二金属保护层204上方。所述第二金属导电层205的材料可以与所述第一金属导电层203的材料相同。
可以理解的是，所述第一金属导电层203和第二金属导电层205的厚度越大，其进行蚀刻所需的时间越长。蚀刻过程中在第二金属导电层205及第二金属导电层205侧壁上形成的凹陷也就越大。所述优选的，所述第一金属导电层203和所述第二金属导电层205的厚度皆小于3000A。进一步优选的，所述第一金属导电层203及所述第二金属导电层205的厚度介于1000Aˉ3000A之间。所述这样设置的目的在于，避免后续的蚀刻过程中在第一金属导电层203及第二金属导电层205的侧壁上形成较大的凹陷。
步骤S103：在所述第二金属导电层205表面覆盖第三金属保护层206。
具体的，请结合参阅图5。所述第三金属保护层206可以与所述第一金属保护层202和所述第二金属保护层204的材料相同。也就是说，所述第二金属导电层205介于所述第二金属保护层204与所述第三金属保护层206之间。第二金属保护层204与所述第三金属保护层206共同防止所述第三金属导电层向阵列基板的其他层结构扩散。可以理解的是，本申请的表面为各层结构之远离所述衬底基板201的面。
步骤S104：在所述第三金属保护层206表面覆盖光阻图案层。
具体的，请结合参阅图6。可以在所述第三金属保护层206上涂覆光刻胶，然后通过掩膜版蚀刻工艺形成所述光阻图案层207。可以理解的是，所述光阻图案层207上包括图案区和镂空区208。
步骤S105：透过所述光阻图案层207由所述第三金属保护层206蚀刻至所述第一金属保护层202，以形成沟道210。
具体的，请结合参阅图7。可以采用湿法蚀刻对阵列基板进行蚀刻。在所述光阻图案层207上喷淋蚀刻液，蚀刻液经由所述光阻图案层207上的镂空区依次蚀刻第三金属保护层206、第二金属导电层205、第二金属保护层204、第一金属导电层203和第一金属保护层202。以在上述的层结构上共同形成沟道。可以理解的是，该沟道用于电子迁移。
可以理解的是，所述镂空区208的面积越大，其形成沟道210过程中的蚀刻时间越长。因此，为了保证在第一金属导电层203/第二金属导电层205上形成的凹陷较小，应当减小大镂空区域对应的第一金属导电层203/第二金属导电层205的厚度。也就是说，所述光阻图案层207镂空区208的面积越大，所述第一金属导电层203及所述第二金属导电层205的厚度越小。
进一步具体的，对于阵列基本中间区域对应的光阻图案层207镂空区208的面积大于其外围区域上对应的光阻图案层207镂空区208的面积。也就是说，在外围线路区域，刻蚀过程中外围线路区域，湿法蚀刻后的凹陷较大。因此，也可以减小外围区域中单层金属导电层的厚度一减小凹陷带来的不良影响。
进一步具体的，所述湿法蚀刻采用的蚀刻液可以包括H2O2、金属螯合剂或有机酸。
可以理解的是，在形成所述沟道还包括去除所述光阻图案层207的过程。进一步具体的，可以通过湿法蚀刻的方法去除所述光阻图案层207，从而形成如图7所示的阵列基板。
本申请第一种实施方式的阵列基板的制造方法中，通过在衬底基板上形成两层金属导电层，并且金属导电层外表面通过金属保护层进行保护，通过增加金属导电层的层数，从而减小单层金属导电层的厚度，进而减小蚀刻过程中在金属导电层侧壁上形成的凹陷的深度，降低后续工序中的品质异常，提升阵列基板的产品良率。
请参阅图8，图8为本申请第二种实施方式的阵列基板的制造方法流程示意图。本申请的阵列基板的制造方法主要包括如下步骤：
步骤S201：提供一衬底基板，在所述衬底基板上依次形成第一金属保护层、第一金属导电层和第二金属保护层。
步骤S202：在所述第二金属保护层上方层叠设置第二金属导电层。
具体的，步骤S202包括：
步骤S2021：在所述第二金属保护层表面覆盖第三金属导电层。
步骤S2022：在所述第三金属导电层表面覆盖第四金属保护层。
步骤S2023：在所述第四金属导电层表面覆盖所述第二金属导电层。
请结合参阅图9。也就是说，所述第一金属保护层202、所述第一金属导电层203、所述第二金属保护层204、所述第三金属导电层211、所述第四金属保护层212和所述第二金属导电层205依次层叠设置于所述衬底基板201上。所述第二金属保护层204与所述第二金属导电层205之间层叠设置有第三金属导电层211和第四金属保护层212。
步骤S203：在所述第二金属导电层205表面覆盖第三金属保护层206。
具体的，所述第三金属保护层206可以与所述第一金属保护层202和所述第二金属保护层204、所述第四金属保护层212的材料相同。所述第一金属导电层203、所述第二金属导电层205和所述第三金属导电层211的材料可以相同。
步骤S204：在所述第三金属保护层206表面覆盖光阻图案层。
具体的，请结合参阅图10。可以在所述第三金属保护层206上涂覆光刻胶，然后通过掩膜版蚀刻工艺形成所述光阻图案层207。可以理解的是，所述光阻图案层上包括图案区和镂空区208。
步骤S205：透过所述光阻图案层由所述第三金属保护层206蚀刻至所述第一金属保护层202，以形成沟道。
具体的，请结合参阅图11。可以采用湿法蚀刻对阵列基板进行蚀刻。在所述光阻图案层上喷淋蚀刻液，蚀刻液经由所述光阻图案层上的镂空区依次蚀刻第三金属保护层206、第二金属导电层205、第四金属保护层212、第三金属导电层211、第二金属保护层204、第一金属导电层203和第一金属保护层202。以在上述的层结构上共同形成沟道210。可以理解的是，该沟道210用于电子迁移。
进一步具体的，所述湿法蚀刻采用的蚀刻液可以包括H2O2、金属螯合剂或有机酸。
可以理解的是，在形成所述沟道还包括去除所述光阻图案层207的过程。进一步具体的，可以通过湿法蚀刻的方法去除所述光阻图案层，从而形成如图11所示的阵列基板。
本申请第一种实施方式的阵列基板的制造方法中，通过在衬底基板上形成三层金属导电层，并且金属导电层外表面通过金属保护层进行保护，通过增加金属导电层的层数，从而减小单层金属导电层的厚度，进而减小蚀刻过程中在金属导电层侧壁上形成的凹陷的深度，降低后续工序中的品质异常，提升阵列基板的产品良率。
请参阅图12，图12为本申请第三种实施方式的阵列基板的制造方法流程示意图。本申请的阵列基板的制造方法主要包括如下步骤：
步骤S301：提供一衬底基板，在所述衬底基板上依次形成第一金属保护层、第一金属导电层和第二金属保护层。
步骤S302：在所述第二金属保护层上方层叠设置第二金属导电层。
具体的，包括：
步骤S3021：在所述第二金属保护层表面覆盖间隔层，其中，所述间隔层包括多个间隔设置的第三金属导电层和第四金属保护层，位于最下方的所述第三金属导电层覆盖于所述第二金属保护层上方。
可以理解的是，所述第三金属导电层的数量和所述第四金属保护层的数量相同。所述第三金属导电层及所述第四金属保护层212的数量可以为1、2、3、4、6……。可以理解的是，为了不增加阵列基板的总体厚度，所述第三金属导电层及所述第四金属保护层的数量越多，其自个的厚度也就越小，相应的在各个金属导电层上形成的凹陷也就越小。
步骤S3022：在最上方的所述第四金属保护层表面覆盖所述第二金属导电层。
步骤S303：在所述第二金属导电层表面覆盖第三金属保护层。
具体的，所述第三金属保护层可以与所述第一金属保护层和所述第二金属保护层、所述第四金属保护层的材料相同。所述第一金属导电层、所述第二金属导电层和所述第三金属导电层的材料可以相同。
步骤S304：在所述第三金属保护层表面覆盖光阻图案层。
具体的，可以在所述第三金属保护层上涂覆光刻胶，然后通过掩膜版蚀刻工艺形成所述光阻图案层。可以理解的是，所述光阻图案层上包括图案区和镂空区。
步骤S305：透过所述光阻图案层由所述第三金属保护层206蚀刻至所述第一金属保护层，以形成沟道。
具体的，可以采用湿法蚀刻对阵列基板进行蚀刻。在所述光阻图案层上喷淋蚀刻液，蚀刻液经由所述光阻图案层上的镂空区依次蚀刻第三金属保护层、第二金属导电层、间隔层(即多个第四金属保护层和第三金属导电层)、第二金属保护层、第一金属导电层和第一金属保护层。以在上述的层结构上共同形成沟道。可以理解的是，该沟道用于电子迁移。
进一步具体的，所述湿法蚀刻采用的蚀刻液可以包括H2O2、金属螯合剂或有机酸。
可以理解的是，在形成所述沟道还包括去除所述光阻图案层的过程。进一步具体的，可以通过湿法蚀刻的方法去除所述光阻图案层。
本申请第三种实施方式的阵列基板的制造方法中，通过在衬底基板上形成多层金属导电层，并且金属导电层外表面通过金属保护层进行保护，通过增加金属导电层的层数，从而减小单层金属导电层的厚度，进而减小蚀刻过程中在金属导电层侧壁上形成的凹陷的深度，降低后续工序中的品质异常，提升阵列基板的产品良率。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (16)

1.一种阵列基板的制造方法，其特征在于，包括如下步骤：
提供一衬底基板，在所述衬底基板上依次形成第一金属保护层、第一金属导电层和第二金属保护层；
在所述第二金属保护层上方层叠设置第二金属导电层；
在所述第二金属导电层表面覆盖第三金属保护层；
在所述第三金属保护层表面覆盖光阻图案层；
透过所述光阻图案层由所述第三金属保护层蚀刻至所述第一金属保护层，以形成沟道。
2.如权利要求1所述的阵列基板的制造方法，其特征在于，所述在所述第二金属保护层上方层叠设置第二金属导电层包括：在所述第二金属保护层表面形成所述第二金属导电层，所述第二金属导电层覆盖于所述第二金属保护层。
3.如权利要求1所述的阵列基板的制造方法，其特征在于，所述在所述第二金属保护层上方层叠设置第二金属导电层包括：
在所述第二金属保护层表面覆盖第三金属导电层；
在所述第三金属导电层表面覆盖第四金属保护层；
在所述第四金属导电层表面覆盖所述第二金属导电层。
4.如权利要求1所述的阵列基板的制造方法，其特征在于，所述在所述第二金属保护层上方层叠设置第二金属导电层包括：
在所述第二金属保护层表面覆盖间隔层，其中，所述间隔层包括多个间隔设置的第三金属导电层和第四金属保护层，位于最下方的所述第三金属导电层连接并覆盖于所述第二金属保护层上方；
在最上方的所述第四金属保护层表面覆盖所述第二金属导电层。
5.如权利要求1所述的阵列基板的制造方法，其特征在于，所述第一金属导电层及所述第二金属导电层的厚度小于或等于3000A。
6.如权利要求1所述的阵列基板的制造方法，其特征在于，形成所述沟道后，所述方法还包括通过湿法蚀刻去除所述光阻图案层。
7.如权利要求1所述的阵列基板的制造方法，其特征在于，所述光阻图案层镂空区的面积越大，所述第一金属导电层及所述第二金属导电层的厚度越小。
8.如权利要求1所述的阵列基板的制造方法，其特征在于，透过所述光阻图案层由所述第三金属保护层采用湿法蚀刻至所述第一金属保护层，以形成沟道。
9.如权利要求8所述的阵列基板的制造方法，其特征在于，所述湿法蚀刻采用的蚀刻液包括H2O2、金属螯合剂或有机酸。
10.一种阵列基板，其特征在于，包括衬底基板及依次层叠于所述衬底基板的第一金属保护层、第一金属导电层、第二金属保护层，及层叠设置于所述第二金属保护层上方的第二金属导电层、覆盖所述第二金属导电层表面的第三金属保护层，由所述第三金属保护层至所述第一金属保护层上形成有相互连通的通孔以形成沟道。
11.如权利要求10所述的阵列基板，其特征在于，还包括第三金属导电层和所述第四金属保护层，所述第三金属导电层覆盖于所述第二金属保护层表面，所述第四金属保护层介于所述第三金属导电层与所述第二金属导电层之间。
12.如权利要求10所述的阵列基板，其特征在于，还包括多个间隔设置的第三金属导电层和第四金属保护层，位于最下方的所述第三金属导电层覆盖于所述第二金属保护层表面，位于在最上方的所述第四金属保护层表面覆盖所述第二金属导电层。
13.如权利要求10所述的阵列基板，其特征在于，所述第一金属导电层及所述第二金属导电层的材料相同。
14.如权利要求13所述的阵列基板，其特征在于，所述第一金属导电层及所述第二金属导电层的材料为铝。
15.如权利要求10所述的阵列基板，其特征在于，所述第一金属保护层、所述第二金属保护层及所述第三金属保护层材料相同。
16.如权利要求15所述的阵列基板，其特征在于，所述第一金属保护层、所述第二金属保护层及所述第三金属保护层材料为钼。
CN201780004625.7A 2017-05-17 2017-05-17 阵列基板及其制造方法 Pending CN108701695A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/084720 WO2018209599A1 (zh) 2017-05-17 2017-05-17 阵列基板及其制造方法

Publications (1)

Publication Number Publication Date
CN108701695A true CN108701695A (zh) 2018-10-23

Family

ID=63843779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780004625.7A Pending CN108701695A (zh) 2017-05-17 2017-05-17 阵列基板及其制造方法

Country Status (2)

Country Link
CN (1) CN108701695A (zh)
WO (1) WO2018209599A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW493232B (en) * 1999-08-16 2002-07-01 Applied Komatsu Technology Inc Etching aluminum over refractory metal with successive plasmas
CN1501474A (zh) * 2002-11-15 2004-06-02 Nec液晶技术株式会社 用于改善腐蚀性和耐热性的包含多层金属膜叠层的互连
CN101685229A (zh) * 2008-09-25 2010-03-31 北京京东方光电科技有限公司 液晶显示器阵列基板的制造方法
JP2010212336A (ja) * 2009-03-09 2010-09-24 Fujifilm Corp 光電変換素子とその製造方法、及び太陽電池
CN101950924A (zh) * 2006-10-16 2011-01-19 三菱电机株式会社 半导体光学元件的制造方法
CN103160831A (zh) * 2011-12-15 2013-06-19 东友Fine-Chem股份有限公司 用于形成金属线的蚀刻液组合物及制造薄膜晶体管的方法
CN103560113A (zh) * 2013-11-15 2014-02-05 北京京东方光电科技有限公司 一种阵列结构及其制作方法、阵列基板和显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201404936A (zh) * 2012-07-24 2014-02-01 Au Optronics Corp 蝕刻液與形成圖案化多層金屬層的方法
CN105742167A (zh) * 2014-12-08 2016-07-06 天津恒电空间电源有限公司 一种能够与玻璃牢固结合的多层金属电极的制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW493232B (en) * 1999-08-16 2002-07-01 Applied Komatsu Technology Inc Etching aluminum over refractory metal with successive plasmas
CN1501474A (zh) * 2002-11-15 2004-06-02 Nec液晶技术株式会社 用于改善腐蚀性和耐热性的包含多层金属膜叠层的互连
CN101950924A (zh) * 2006-10-16 2011-01-19 三菱电机株式会社 半导体光学元件的制造方法
CN101685229A (zh) * 2008-09-25 2010-03-31 北京京东方光电科技有限公司 液晶显示器阵列基板的制造方法
JP2010212336A (ja) * 2009-03-09 2010-09-24 Fujifilm Corp 光電変換素子とその製造方法、及び太陽電池
CN103160831A (zh) * 2011-12-15 2013-06-19 东友Fine-Chem股份有限公司 用于形成金属线的蚀刻液组合物及制造薄膜晶体管的方法
CN103560113A (zh) * 2013-11-15 2014-02-05 北京京东方光电科技有限公司 一种阵列结构及其制作方法、阵列基板和显示装置

Also Published As

Publication number Publication date
WO2018209599A1 (zh) 2018-11-22

Similar Documents

Publication Publication Date Title
US8937015B2 (en) Method for forming vias in a substrate
CN108198843B (zh) 显示面板制备方法
JP5780504B2 (ja) 電極およびこれを含む電子素子ならびに電極の製造方法
CN109844974A (zh) 沉积掩模用金属板以及沉积掩模及其制造方法
JP6542677B2 (ja) Ｏｌｅｄ用導電性支持体、これを組み込んだｏｌｅｄ、及びその製造
DE102016122901A1 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
JP2002514790A (ja) 導電性を強化するための補助金属層を備えたディスプレー基板電極
TW201735418A (zh) 蒸鍍遮罩、蒸鍍遮罩之製造方法及有機半導體元件之製造方法
US11380717B2 (en) Array substrate and manufacturing method thereof, flexible display panel
CN105789218A (zh) 一种基板、其制作方法及显示装置
CN110491929A (zh) 显示基板、制备方法及显示装置
CN107482015B (zh) 一种三维存储器的制备方法及其结构
WO2020237842A1 (zh) 一种静电转移头及其制作方法
CN104617111B (zh) 基板及其制造方法、显示装置
CN106206426B (zh) 阵列基板及其制造方法、显示装置
TW201616533A (zh) 晶片型固態電解電容器及其製造方法
CN108701695A (zh) 阵列基板及其制造方法
CN108628091B (zh) 掩膜板及其制作方法
US20130313122A1 (en) Method For Fabricating Conductive Structures of Substrate
CN113416925A (zh) 掩模板、成型方法以及形成oled阴极图案的方法
TW202223122A (zh) 金屬遮罩的製造方法
CN104733475A (zh) 一种阵列基板及其制造方法
WO2015085733A1 (zh) 阵列基板及其制造方法、显示装置
CN103744213A (zh) 一种阵列基板及其制备方法
JP2015114690A (ja) 静電センサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181023

WD01 Invention patent application deemed withdrawn after publication