KR100454821B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100454821B1
KR100454821B1 KR10-2002-0032832A KR20020032832A KR100454821B1 KR 100454821 B1 KR100454821 B1 KR 100454821B1 KR 20020032832 A KR20020032832 A KR 20020032832A KR 100454821 B1 KR100454821 B1 KR 100454821B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
barrier metal
etching
upper barrier
Prior art date
Application number
KR10-2002-0032832A
Other languages
English (en)
Other versions
KR20030095565A (ko
Inventor
박인성
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2002-0032832A priority Critical patent/KR100454821B1/ko
Publication of KR20030095565A publication Critical patent/KR20030095565A/ko
Application granted granted Critical
Publication of KR100454821B1 publication Critical patent/KR100454821B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법을 제공한다. 이에 의하면, 반도체 기판 상에 층간 절연막을 적층, 평탄화시키고, 층간 절연막 상에 하부 장벽 금속층, 구리를 일부 함유한 광 반사율이 높은 알루미늄층과 같은 하지 금속층, 상부 장벽 금속층 및 유기 비반사층을 적층시킨다. 그런 다음, 유기 비반사층의 일부분 상에 금속 배선을 위한 감광막의 패턴을 형성시킨 후 이를 식각 마스크층으로 이용하여 유기 비반사층, 상부 장벽 금속층, 하지 금속층 및 하부 장벽 금속층을 선택적으로 식각시킨다. 이때, 유기 비반사층, 상부 장벽 금속층, 하지 금속층 및 하부 장벽 금속층이 하나의 동일한 식각 챔버에서 Cl2/CHF3/Ar의 식각 가스에 의해 연속적으로 식각된다. 상부 장벽 금속층과 하지 금속층의 식각률이 500Å 이하로 유지된다.
따라서, 본 발명은 유기 비반사층, 상부 장벽 금속층, 하지 금속층 및 하부 장벽 금속층을 하나의 동일한 식각 챔버에서 식각시키므로 공정 단순화를 이룩할 수 있고 나아가 생산성 향상을 이룩할 수 있다. 또한, 본 발명은 상부 장벽 금속층과 하지 금속층의 계면에서 노치가 발생하는 것을 최소화시킴으로써 금속 배선들 사이의 층간 절연막의 갭 필링 특성을 향상시킬 수가 있다.

Description

반도체 소자의 금속 배선 형성 방법{Method For Forming Metal Lines Of Semiconductor Devices}
본 발명은 반도체소자의 제조방법에 관한 것으로, 더욱 상세하게는 유기 비반사층과 그 아래의 장벽 금속층 및 하지 금속층을 하나의 동일 챔버에서 인시튜(In-Situ) 상태로 식각시키면서도 장벽 금속층과 하지 금속층의 계면에서의 노치(Notch) 발생을 최소화시키도록 한 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
일반적으로, 반도체소자의 고집적화 추세에 따라 패턴의 미세화가 계속하여요구되고 있다. 이러한 요구에 부응하기 위해 아이(I) 라인을 광원으로 이용한 기존의 노광 장치 대신에 파장이 더욱 짧아진 딥 유브이(Deep Ultra Violet: DUV)를 광원으로 이용한 새로운 노광 장치가 적용되고 있다. 딥 유브이 광원을 이용한 노광 장치에 의한 사진 식각 기술에서는 하지 금속층에 의한 광 반사가 금속 배선의 선폭 변화 및 임계 선폭(Critical Dimension: CD) 제어에 악영향을 주기 때문에 반도체 소자의 동작 및 생산 수율에 직접적으로 영향을 미치는 중요한 요인으로 대두되었다. 하지 금속층에 의한 광 반사를 억제시키기 위한 방안으로서 하지 금속층 상에 비반사층(Anti-Reflected Coating: ARC)을 추가로 적층시키는 방안이 제안되었다. 비반사층은 크게 유기 비반사층과 무기 비반사층으로 구분된다. 무기 비반사층은 비반사층의 두께를 조절함으로써 하지 금속층과 비반사층의 계면에서 반사한 반사광과, 비반사층과 그 위의 감광막 패턴의 계면에서 반사한 반사광을 상쇄 간섭시켜 하지 금속층에서의 반사광을 줄여주는 역할을 담당한다. 유기 비반사층은 상기 하지 금속층에서 반사되는 광원의 광을 흡수함으로써 반사광을 줄여주는 역할을 담당한다.
이러한 비반사층의 도입은 감광막의 패턴을 식각 마스크로 이용하여 비반사층을 선택적으로 식각시킨 후 하지 금속층을 식각시키는 두 단계의 식각 공정을 수반한다. 더욱이, 비반사층의 식각 공정은 하지 금속층용 식각 장치와는 다른 별도의 식각 장치 및 별도의 식각 가스를 사용함으로써 실시 가능하다.
종래의 비반사층을 이용한 금속 배선 형성 방법은 도 1에 도시된 바와 같이, 반도체 기판(10) 상에 층간 절연막(20)을 적층, 평탄화시킨 다음 층간 절연막(20) 상에 하부 장벽 금속층(30)과 광 반사가 심한 알루미늄 재질의 하지 금속층(40) 및 상부 장벽 금속층(50)을 적층시키고, 상부 장벽 금속층(50) 상에 유기 비반사층(미도시)을 적층시키고, 상기 유기 비반사층 상에 감광막(미도시)의 패턴을 형성시킨다. 이후, 상기 감광막의 패턴을 식각 마스크층으로 이용하여 상기 유기 비반사층과 상부 장벽 금속층(50)을 식각시키고, 하지 금속층(40)과 하부 장벽 금속층(30)을 식각시킨다. 그런 다음, 상기 유기 비반사층과 감광막의 패턴을 제거시킨다. 따라서, 금속 배선의 패턴이 완성된다.
그러나, 종래에는 상기 유기 비반사층과 상부 장벽 금속층(50)을 CF4/CHF3/Ar의 식각 가스를 이용한 식각 챔버에서 반응성 이온 식각시키고, 하지 금속층(40)과 하부 장벽 금속층(30)을 Cl2/BCl3/CHF3/Ar의 식각 가스를 이용한 식각 챔버에서 반응성 이온 식각시킨다. 그러므로, 이들 반응성 이온 식각 공정의 식각 가스가 서로 다르기 때문에 이들 반응성 식각 공정이 하나의 식각 챔버에서 진행되지 못하고 별개의 식각 챔버들에서 각각 진행된다. 따라서, 기판(10)을 이들 식각 챔버들 사이에서 반송시키는 과정이 추가된다. 이는 식각 공정의 단계를 증가시켜 식각 공정의 복잡화를 가져오고 나아가 생산성 저하를 가져온다.
또한, 금속 배선의 패턴이 형성 완료되었을 때, 상부 장벽 금속층(50)과 하지 금속층(40)의 계면(A)에서 노치(Notch)가 다발하기 쉽다. 이는 후속의 층간 절연막 적층 공정에서 금속 배선들 사이의 공간을 층간 절연막으로 적층시켰을 경우, 상기 금속 배선 사이의 공간이 상기 층간 절연막으로 완전히 채워지지 않고 빈 공간인 보이드(Void)를 유발시킨다. 이는 층간 절연막의 갭 필링(Gap Filling) 특성을 악화시킨다.
따라서, 본 발명의 목적은 하나의 식각 챔버에서 유기 비반사층과 하지 금속층을 모두 식각시킴으로써 식각 공정의 단순화를 이루도록 한 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
본 발명의 다른 목적은 금속 배선들 사이에서의 층간 절연막 갭 필링을 향상시키도록 한 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
도 1은 종래의 반도체 소자의 금속 배선 형성 방법에 의해 형성된 금속 배선의 단면도.
도 2 내지 도 5는 본 발명에 의한 반도체 소자의 금속 배선 형성 방법을 나타낸 단면 공정도.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 금속 배선 형성 방법은
반도체 기판 상에 층간 절연막을 적층시키는 단계; 상기 층간 절연막 상에 광 반사율이 높은 금속 배선용 하지 금속층 및 상부 장벽 금속층을 순차적으로 적층시키는 단계; 상기 상부 장벽 금속층 상에 유기 비반사층을 적층시키는 단계; 상기 유기 비반사층 상에 소정의 감광막의 패턴을 형성시키고 이를 식각 마스크로 이용하여 상기 유기 비반사층, 상기 상부 장벽 금속층 및 상기 하지 금속층을 하나의 동일한 식각 챔버에서 하나의 동일한 식각 가스로 식각시키는 단계; 및 상기 감광막의 패턴과 상기 남은 유기 비반사층을 제거시킴으로써 금속 배선의 패턴을 형성시키는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 식각 가스로는 Cl2/CHF3/Ar의 식각 가스를 사용할 수가 있다. 또한, 상기 Cl2가스와 CHF3가스를 10~20: 1의 비율로 상기 식각 챔버에 공급시키는 것이 바람직하다.
바람직하게는, 상기 Cl2가스를 50~150 SCCM의 양으로, 상기CHF3가스를 5~15 SCCM의 양으로 상기 식각 챔버에 공급시킬 수 가 있다.
바람직하게는, 상기 상부 장벽 금속층과 상기 하지 금속층의 계면에서 노치가 발생하는 것을 최소화시키기 위해 상기 상부 장벽 금속층과 상기 하지 금속층의 식각률 차이를 500Å 이하로 유지시킬 수가 있다.
이하, 본 발명에 의한 반도체 소자의 금속 배선 형성 방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일 구성 및 동일 작용의 부분에는 동일 부호를 부여한다.
도 2 내지 도 5는 본 발명에 의한 반도체 소자의 금속 배선 형성 방법을 나타낸 단면 공정도이다.
도 2를 참조하면, 먼저, 반도체 기판(10), 예를 들어 단결정 실리콘 기판을 준비한다. 여기서, 도면에 도시되지 않았으나 반도체 기판(10)의 내부에 반도체 소자를 위한 트랜지스터의 게이트 전극, 소오스/드레인, 커패시터, 저항 등이 미리 형성되어 있을 수 있다.
그런 다음, 반도체 기판(10) 상에 산화막과 같은 층간 절연막(20)을 예를 들어, TEOS(Tetra-Ethyl-Ortho-Silicate) 고밀도 플라즈마 공정에 의해 적층시킨다. 이어, 층간 절연막(20)을 화학 기계 연마(Chemical Mechanical Polishing) 공정에 의해 연마시킴으로써 평탄화시킨다. 이후, 스퍼터링 공정을 이용하여 층간 절연막(20) 상에 Ti/TiN층과 같은 하부 장벽 금속층(30)을 적층시키고, 하부 장벽 금속층(30) 상에 구리(Cu)가 0.5% 정도 함유된 광 반사율이 높은 알루미늄층과 같은 금속 배선용 하지 금속층(40)을 적층시키고, 하지 금속층(40) 상에 Ti/TiN층과 같은 상부 장벽 금속층(50)을 적층시킨다.
이어서, 상부 장벽 금속층(50) 상에 유기 비반사층(60)을 적층시키고, 유기 비반사층(60)의 일부분 상에 금속 배선의 패턴에 해당하는 DUV용 감광막(70)의 패턴을 형성시킨다.
도 3을 참조하면, 감광막(70)의 패턴이 형성되고 나면, 식각 챔버(도시 안됨)에 반도체 기판(10)을 로딩시키고, 감광막(70)의 패턴으로 마스킹되지 않은 부분의 유기 비반사층(60) 및 상부 장벽 금속층(50)을 하지 금속층(40)이 노출될 때까지 예를 들어 Cl2/CHF3/Ar의 식각 가스(80)를 이용한 식각 공정에 의해 선택적으로 식각시킨다. 이때, Cl2의 가스가 50~150 SCCM의 유량으로 식각 챔버에 공급되고, CHF3의 가스가 5~15 SCCM의 유량으로 식각 챔버에 공급된다.
도 4를 참조하면, 유기 비반사층(60) 및 상부 장벽 금속층(50)의 식각이 완료되면, 시간적인 지연없이 연속적으로 하지 금속층(40)과 하부 장벽 금속층(30)을선택적으로 식각시킨다. 즉, 반도체 기판(10)을 상기 식각 챔버에 그대로 놓아둔 채 감광막(70)의 패턴으로 마스킹되지 않은 노출된 부분의 하지 금속층(40)과 하부 장벽 금속층(30)을 층간 절연막(20)이 노출될 때까지 Cl2/CHF3/Ar의 식각 가스(80)를 이용한 식각 공정에 의해 선택적으로 식각시킨다. 따라서, 각각의 금속 배선의 패턴이 서로 이격하여 배치된다.
또한, 이때에도 Cl2의 가스가 50~150 SCCM의 유량으로 식각 챔버에 공급되고, CHF3의 가스가 5~15 SCCM의 유량으로 식각 챔버에 공급된다. 여기서, 상기 Cl2가스와 CHF3가스의 바람직한 혼합 비율은 10∼20: 1 정도이다. 따라서, 유기 비반사층(60)의 식각률이 대략 3400Å 정도이고, 상부 장벽 금속층(50)의 식각률이 대략 5600Å 정도이고, 하지 금속층(40)의 식각률이 대략 5200Å 정도이다.
그 결과, 상부 장벽 금속층(50)과 하지 금속층(40)의 식각률 차이가 500Å 이하로 유지되므로 상부 장벽 금속층(50)과 하지 금속층(40)의 계면에서 노치가 거의 발생하지 않게 된다.
도 5를 참조하면, 하지 금속층(40)과 하부 장벽 금속층(30)의 식각이 완료되면, 반도체 기판(10)을 상기 식각 챔버로부터 언로딩시킨 후 감광막(70)의 패턴과 유기 비반사층(60)을 제거시킨다. 따라서, 본 발명의 금속 배선이 형성 완료된다.
따라서, 본 발명은 유기 비반사층(60) 및 상부 장벽 금속층(50)의 식각과, 하지 금속층(40)과 하부 장벽 금속층(30)의 식각을 하나의 동일한 식각 챔버에서 인시튜(In-Situ) 상태로 진행시킨다.
그 결과, 종래와 달리, 유기 비반사층(60) 및 상부 장벽 금속층(50)의 식각을 진행시킨 후 하지 금속층(40)과 하부 장벽 금속층(30)의 식각을 진행시키기 위해 반도체 기판(10)을 해당 식각 챔버들 사이에서 이송시키는 단계가 생략되므로 식각 공정의 단순화가 가능하고 나아가 생산성 향상이 가능하다.
더욱이, 본 발명은 상부 장벽 금속층(50)과 하지 금속층(40)의 계면에서 노치가 발생하는 것을 최소화시키므로 금속 배선들 사이의 빈 공간을 층간 절연막으로 갭 필링시키더라도 상기 노치로 인한 보이드 발생을 최소화시킬 수가 있다. 그 결과, 금속 배선들 사이의 층간 절연막의 갭 필링 특성이 향상된다.
이상에서 설명한 바와 같이, 본 발명에 의한 반도체 소자의 금속 배선 형성 방법은 반도체 기판 상에 층간 절연막을 적층, 평탄화시키고, 층간 절연막 상에 하부 장벽 금속층, 구리를 일부 함유한 광 반사율이 높은 알루미늄층과 같은 하지 금속층, 상부 장벽 금속층 및 유기 비반사층을 적층시킨다. 그런 다음, 유기 비반사층의 일부분 상에 금속 배선을 위한 감광막의 패턴을 형성시킨 후 이를 식각 마스크층으로 이용하여 유기 비반사층, 상부 장벽 금속층, 하지 금속층 및 하부 장벽 금속층을 선택적으로 식각시킨다. 이때, 유기 비반사층, 상부 장벽 금속층, 하지 금속층 및 하부 장벽 금속층이 하나의 동일한 식각 챔버에서 Cl2/CHF3/Ar의 식각 가스에 의해 연속적으로 식각된다. 상부 장벽 금속층과 하지 금속층의 식각률이 500Å 이하로 유지된다. 이후, 감광막의 패턴과 유기 비반사층을 제거시켜 금속 배선의 패턴을 형성시킨다.
따라서, 본 발명은 유기 비반사층, 상부 장벽 금속층, 하지 금속층 및 하부 장벽 금속층을 하나의 동일한 식각 챔버에서 식각시키므로 공정 단순화를 이룩할 수 있고 나아가 생산성 향상을 이룩할 수 있다. 또한, 본 발명은 상부 장벽 금속층과 하지 금속층의 계면에서 노치가 발생하는 것을 최소화시킴으로써 금속 배선들 사이의 층간 절연막의 갭 필링 특성을 향상시킬 수가 있다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.

Claims (5)

  1. 반도체 기판 상에 층간 절연막을 적층시키는 단계;
    상기 층간 절연막 상에 광 반사율이 높은 금속 배선용 하지 금속층 및 상부 장벽 금속층을 순차적으로 적층시키는 단계;
    상기 상부 장벽 금속층 상에 유기 비반사층을 적층시키는 단계;
    상기 유기 비반사층 상에 소정의 감광막의 패턴을 형성시키고 이를 식각 마스크로 이용하여 상기 유기 비반사층, 상기 상부 장벽 금속층 및 상기 하지 금속층을 하나의 동일한 식각 챔버에서 하나의 동일한 식각 가스로 식각시키는 단계; 및
    상기 감광막의 패턴과 상기 남은 유기 비반사층을 제거시킴으로써 금속 배선의 패턴을 형성시키는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서, 상기 식각 가스로는 Cl2/CHF3/Ar의 식각 가스를 사용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 2 항에 있어서, 상기 Cl2가스와 CHF3가스를 10~20: 1의 비율로 상기 식각 챔버에 공급시키는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 3 항에 있어서, 상기 Cl2가스를 50~150 SCCM의 양으로, 상기CHF3가스를 5~15 SCCM의 양으로 상기 식각 챔버에 공급시키는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 3 항 또는 제 4 항에 있어서, 상기 상부 장벽 금속층과 상기 하지 금속층의 계면에서 노치가 발생하는 것을 최소화시키기 위해 상기 상부 장벽 금속층과 상기 하지 금속층의 식각률 차이를 500Å 이하로 유지시키는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR10-2002-0032832A 2002-06-12 2002-06-12 반도체 소자의 금속 배선 형성 방법 KR100454821B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0032832A KR100454821B1 (ko) 2002-06-12 2002-06-12 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0032832A KR100454821B1 (ko) 2002-06-12 2002-06-12 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20030095565A KR20030095565A (ko) 2003-12-24
KR100454821B1 true KR100454821B1 (ko) 2004-11-03

Family

ID=32386778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0032832A KR100454821B1 (ko) 2002-06-12 2002-06-12 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100454821B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100774650B1 (ko) * 2006-07-21 2007-11-08 동부일렉트로닉스 주식회사 저저항 반도체 배선 형성 방법
KR20080050784A (ko) 2006-12-04 2008-06-10 주식회사 하이닉스반도체 반도체 메모리 소자의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057246A (en) * 1998-04-28 2000-05-02 Vanguard International Semiconductor Corporation Method for etching a metal layer with dimensional control
JP2000216161A (ja) * 1999-01-25 2000-08-04 Nec Corp 無機反射防止膜を使った配線形成方法
KR20010032913A (ko) * 1997-12-08 2001-04-25 조셉 제이. 스위니 기판으로부터의 유기성 반사 방지 코팅 에칭 시스템 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010032913A (ko) * 1997-12-08 2001-04-25 조셉 제이. 스위니 기판으로부터의 유기성 반사 방지 코팅 에칭 시스템 및 방법
US6057246A (en) * 1998-04-28 2000-05-02 Vanguard International Semiconductor Corporation Method for etching a metal layer with dimensional control
JP2000216161A (ja) * 1999-01-25 2000-08-04 Nec Corp 無機反射防止膜を使った配線形成方法

Also Published As

Publication number Publication date
KR20030095565A (ko) 2003-12-24

Similar Documents

Publication Publication Date Title
US7064059B2 (en) Method of forming dual damascene metal interconnection employing sacrificial metal oxide layer
US6228760B1 (en) Use of PE-SiON or PE-OXIDE for contact or via photo and for defect reduction with oxide and W chemical-mechanical polish
US6316348B1 (en) High selectivity Si-rich SiON etch-stop layer
US20040092098A1 (en) Use of amorphous carbon as a removable ARC material for dual damascene fabrication
US7157366B2 (en) Method of forming metal interconnection layer of semiconductor device
US6153504A (en) Method of using a silicon oxynitride ARC for final metal layer
US20060091431A1 (en) Contact plug processing and a contact plug
US8748323B2 (en) Patterning method
KR100581244B1 (ko) 반도체 장치의 제조 방법
KR20060125063A (ko) 반도체 소자의 제조 방법
KR100652791B1 (ko) 반도체소자 제조 방법
KR20020017816A (ko) 듀얼 다마신 배선의 형성 방법
US20050009373A1 (en) Semiconductor device and method for preventing damage to anti-reflective structure during removing an overlying photoresist layer
KR20040034864A (ko) 반도체 소자내 커패시터 제조방법
KR100454821B1 (ko) 반도체 소자의 금속 배선 형성 방법
US7361992B2 (en) Semiconductor device including interconnects formed by damascene process and manufacturing method thereof
KR20050116600A (ko) 반도체 소자의 콘택 플러그 형성 방법
US20030044726A1 (en) Method for reducing light reflectance in a photolithographic process
US7514357B2 (en) Method of manufacturing a semiconductor device
JPH11204636A (ja) 半導体装置の製造方法
KR100278995B1 (ko) 반도체장치의 비어홀 형성방법
KR100479960B1 (ko) 감광막 패턴의 미세 선폭 구현을 위한 난반사 방지막 제조방법
KR100505602B1 (ko) 반도체소자 제조에 사용되는 반사방지막 및 이를 포함한 다층막전면식각방법
KR100365936B1 (ko) 반도체소자의비아콘택형성방법
KR100900773B1 (ko) 반도체 소자의 콘택홀 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee