KR100774650B1 - 저저항 반도체 배선 형성 방법 - Google Patents

저저항 반도체 배선 형성 방법 Download PDF

Info

Publication number
KR100774650B1
KR100774650B1 KR1020060068435A KR20060068435A KR100774650B1 KR 100774650 B1 KR100774650 B1 KR 100774650B1 KR 1020060068435 A KR1020060068435 A KR 1020060068435A KR 20060068435 A KR20060068435 A KR 20060068435A KR 100774650 B1 KR100774650 B1 KR 100774650B1
Authority
KR
South Korea
Prior art keywords
aluminum
antireflective coating
coating film
wiring
chemical mechanical
Prior art date
Application number
KR1020060068435A
Other languages
English (en)
Inventor
이준우
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060068435A priority Critical patent/KR100774650B1/ko
Application granted granted Critical
Publication of KR100774650B1 publication Critical patent/KR100774650B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 무반사코팅막이 없는 순수한 알루미늄만으로 이루어진 금속배선을 형성하는 방법에 관한 것이다.
본 발명에 의한 저저항 반도체 배선 형성 방법은 웨이퍼의 층간절연막위에 기존 금속층의 두께보다 80 내지 200nm 더 높게 알루미늄을 증착시켜 알루미늄 금속층을 형성하는 단계, 상기 알루미늄 금속층위에 무반사코팅막을 증착하는 단계, 상기 무반사코팅막위에 포토레지스트를 도포하는 단계, 상기 포토레지스트를 포토 마스크를 이용하여 패턴화하는 단계, 상기 패턴화된 포토레지스트를 이용하여 알루미늄배선이 형성될 부분이외의 부분을 식각하는 단계, 상기 알루미늄배선위에 제1 층간절연막을 증착하는 단계, 상기 제1 층간절연막을 상기 무반사코팅막 위까지 제1 화학적 기계적 연마를 통하여 연마하는 단계, 상기 무반사코팅막이 완전히 제거될 때까지 제2 화학적 기계적 연마를 통하여 연마하는 단계, 제2 층간절연막을 증착하는 단계를 포함하는 것을 특징으로 한다.
본 발명을 통하여 순수한 알루미늄만으로 이루어진 저저항 금속배선을 구성할 수 있어 소자 동작 속도의 극대화를 이룰 수 있다.
무반사코팅막, 저저항, 금속배선, 알루미늄

Description

저저항 반도체 배선 형성 방법{Method for forming semiconductor device metal-wiring with low-resistance}
도 1은 종래 알루미늄 배선의 일반적인 구조도,
도 2 내지 도 8은 본 발명에 따른 저저항 반도체 배선 형성 과정을 순차적을로 도시한 개략도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 알루미늄 금속층 12 : 무반사코팅층
14 : 층간절연막 16 : 층간절연막
20 : 알루미늄 금속층 30 : 무반사 코팅층
40 : 제1 층간절연막 50 : 제2 층간절연막
100 : 포토레지스트
d1 : 기존 알루미늄 배선의 높이(무반사코팅층 포함)
d2 : 본 발명에 의한 알루미늄 배선의 높이(무반사코팅층 포함)
본 발명은 저저항 반도체 배선 형성방법에 관한 것으로서, 상세하게는 무반사코팅막이 없는 순수한 알루미늄만으로 이루어진 금속배선을 형성하는 방법에 관한 것이다.
알루미늄은 쉽게 웨이퍼에 증착되고 알루미늄이외의 막들을 공격하지 않는 용액으로 식각되며, 가격이 저렴하여 초창기의 IC제조 공정부터 범용적으로 사용되어 왔다. 이러한 알루미늄의 금속화 공정(Aluminum metalization)을 살펴보면, 알루미늄을 반도체 기판상에 증착하고, 그 위에 무반사코팅막을 형성하고, 포토리소그래피 공정을 통하여 원하는 패턴을 기판상에 형성한 후, 식각공정을 통해 포토레지스트에 의해 보호되지 않는 영역에서 웨이퍼에 영구적인 패턴을 발생시킨 후, 절연을 위하여 층간절연막를 증착하는 단계를 거쳐서 알루미늄 배선이 완성되었다. 이러한 알루미늄 금속화 공정은 현재 양산 공정에서 가장 범용적으로 널리 적용되고 있는 공정이다.
그 중 포토리소그래피 공정은 웨이퍼 표면에 코팅된 포토레지스트 위에 회로 패턴의 이미지를 사진 찍는 것인데, 포토레지스트는 자외선의 노출로부터 마스크 패턴의 이미지를 포획하는 빛에 민감한 화학물질이다. 포토리소그래피 공정은 먼저 포토레지스트가 웨이퍼상에 도포되고, 마스크가 상기 포토레지스트 위에 위치하고, 마스크가 자외선이 노출된다. 이러한 과정을 거치면서 포토레지스트가 빛에 노출된 부분과 노출되지 않은 부분으로 분리되어 현상과정을 거치면서 우리가 원하는 회로 패턴을 형성하게 된다.
그러나 이 과정에서 포토레지스트 하부에 위치한 층으로부터 반사되는 빛으로 인하여 포토리소그래피 공정에서 패턴 불량을 가져온다.
따라서 이러한 현상을 없애기 위하여 무반사코팅막(Anti-Reflective Coating film)이 필요하게 되었다. 무반사코팅막은 노출되는 빛을 억제함으로써 의도하지 않은 빛의 반사를 감소시킨다. 도 1은 알루미늄 금속화의 일반적인 구조이다. 전체 금속 두께(d1)에서 상부 약 10% 정도는 무반사코팅막으로 구성된다. 이러한 무반사코팅막으로는 티타늄(Ti), 질화티타늄(TiN) 또는 티타늄/질화티타늄 이중막(Ti/TiN Double Layer)이 주로 사용된다. 그런데 물리적 기상 증착법을 주로 사용하는 질화티타늄 무반사코팅막은 실제 비저항이 약 100~150μΩcm에 달하기 때문에 약 3μΩcm 정도로 제어 가능한 알루미늄-구리(Al-Cu) 합금막에 비해 현저히 높은 비저항 값을 보여주고 있다. 전체 금속 두께에서 약 10% 정도를 차지하는 이 무반사코팅막에 의해 전체 금속 라인 막질의 비저항이 높아져서 결국 소자의 속도를 저하시키는 문제점이 있다.
본 발명은 무반사코팅막으로 인한 비저항의 증가에 따른 소자의 속도저하문제를 해결하기 위하여 순수한 알루미늄만으로 이루어진 저저항 반도체 배선 형성 방법을 제공함에 그 목적이 있다.
본 발명에 의한 저저항 반도체 배선 형성 방법은 웨이퍼의 층간절연막위에 기존 금속층의 두께보다 80 내지 200nm 더 높게 알루미늄을 증착시켜 알루미늄 금속층을 형성하는 단계, 상기 알루미늄 금속층위에 무반사코팅막을 증착하는 단계, 상기 무반사코팅막위에 포토레지스트를 도포하는 단계, 상기 포토레지스트를 포토 마스크를 이용하여 패턴화하는 단계, 상기 패턴화된 포토레지스트를 이용하여 알루미늄배선이 형성될 부분이외의 부분을 식각하는 단계, 상기 알루미늄배선위에 제1 층간절연막을 증착하는 단계, 상기 제1 층간절연막을 상기 무반사코팅막 위까지 제1 화학적 기계적 연마를 통하여 연마하는 단계, 상기 무반사코팅막이 완전히 제거될 때까지 제2 화학적 기계적 연마를 통하여 연마하는 단계, 제2 층간절연막을 증착하는 단계를 포함하는 것을 특징으로 한다.
이하 예시도면을 참조하면서 본 발명에 대하여 상세히 설명한다. 다만 이러한 설명은 당해 발명이 속하는 분야에서 통상의 지식을 가진 자가 용이하게 실시하게 하기 위함이지, 이로써 발명의 범위가 한정되는 것은 아니다.
도 2 내지 도 8은 본 발명에 의한 저저항 반도체 배선 형성과정을 도시한 것이다. 도 2에서와 같이 웨이퍼상에 층간절연막(16)이 있는데, 상기 층간절연막(16)의 아래로는 수개의 다른 층이 존재할 수도 있다. 층간절연막(16)위에 기존 알루미늄 배선의 높이(d1)보다 약 80 내지 200nm 정도 더 높게 알루미늄을 스퍼터링법등을 이용하여 증착시키고 그위에 무반사코팅막(30)을 증착시켜서 무반사코팅막(30)을 포함한 알루미늄층(20)의 두께가 d2가 되도록 한다. 한편, 기존 금속 배선의 높이(d1)는 일반적으로 소자의 크기, 소자 제작 설계시 목표 금속 면저항(sheet resistance, Rs), 금속층에 따라 달라지는데, 소자의 크기가 작을수록 d1은 낮아질것이고, 목표 면저항이 낮을수록 d1은 높아질 것이다. 대체로 200nm ~ 800nm 정도가 될 것이다.
이와 같이 형성된 기판에 원하는 알루미늄 배선을 형성시키기 위하여 포토리소그래피공정을 거치는데, 포토리소그래피공정에서는 먼저 포토레지스트를 웨이퍼상의 무반사코팅막위에 회전 도포한다. 다음으로 도 3에서와 같이 스텝퍼등의 장치를 이용하여 IC의 회로패턴이 형성된 레티클을 통해 포토레지스트(100)에 자외선을 조사하여 레티클의 패턴을 웨이퍼 위에 전사한다. 이 후 현상공정에서 빛에 노출된 포토레지스트(100)를 현상액에 녹이고 빛에 노출되지 않은 부분의 포토레지스트의 패턴은 웨이퍼 상에 남는다(포지티브 포토레지스트의 경우). 이 후 식각공정을 거 치면서 마스크의 패턴과 동일한 패턴으로 알루미늄배선(20)을 형성하며, 세정공정을 통하여 포토레지스트(100)와 불순물을 제거하여 알루미늄 배선이 도 4와 같은 모양이 되도록 한다.
그 후 고밀도 플라즈마 화학적 기상 증착법(High density plasma chemical vapor deposition)을 이용하여 제1 층간절연막(40)을 무반사코팅막(30)위에 증착시켜서 도 5와 같은 모양이 되도록 하는데, 층간절연막은 금속도체들을 전기적으로 절연시키기 위해 금속층사이에 산화물을 증착시킨 것이다.
계속해서 증착된 제1 층간절연막(40)를 화학적 기계적 연마(chemical mechanical planarization)(제1 화학적 기계적 연마)를 이용하여 무반사코팅막(30)위로 제1 층간절연막(40)이 10 내지 50nm가량 남을 때까지 제1 층간절연막(40)을 연마하여 도 6와 같은 모양이 되도록 한다.
계속해서 알루미늄 배선위에 있는 무반사코팅막을 제거하여 알루미늄만으로 이루어진 금속배선을 형성하기 위하여 화학적 기계적 연마(제2 화학적 기계적 연마)를 이용하여 무반사코팅막(30) 하부로 알루미늄을 30 내지 100nm까지 연마하여 전체 알루미늄 배선의 높이가 도 1의 종래 무반사코팅막(12)을 포함한 알루미늄 배선(10)의 두께(d1)가 될때까지 연마한다. 이 때 화학적 기계적 연마를 통하여 산화막과 알루미늄등의 금속이 거의 비슷하게 연마되어야 한다. 따라서, 화학적 기계적 연마에서 산화막 대비 알루미늄, 질화티타늄, 텅스텐등의 금속과의 선택비가 1:1 내지 1.5이어야 하므로, 실리카가 포함된 슬러리가 제2 화학적 기계적 연마에 슬러리로서 사용하게 된다.
마지막으로 강화된 플라즈마 화학적 기상증착법(plasma-enhanced CVD)를 이용하여 층간절연막를 증착시키면 도 8과 같이 무반사코팅막이 없는 순수한 알루미늄만으로 이루어진 금속배선이 형성되어서 금속배선의 저항을 낮출 수 있다.
본 발명을 통하여 무반사코팅막이 없는 순수한 알루미늄만으로 이루어진 저저항 금속배선을 형성할 수 있어 소자 동작 속도를 극대화시킬 수 있다.

Claims (5)

  1. 웨이퍼의 층간절연막위에 기존 금속층의 두께보다 80 내지 200nm 더 높게 알루미늄을 증착시켜 알루미늄 금속층을 형성하는 단계, 상기 알루미늄 금속층위에 무반사코팅막을 증착하는 단계, 상기 무반사코팅막위에 포토레지스트를 도포하는 단계, 상기 포토레지스트를 포토 마스크를 이용하여 패턴화하는 단계, 상기 패턴화된 포토레지스트를 이용하여 알루미늄배선이 형성될 부분이외의 부분을 식각하는 단계, 상기 알루미늄배선위에 제1 층간절연막을 증착하는 단계, 상기 제1 층간절연막을 상기 무반사코팅막 위까지 제1 화학적 기계적 연마를 통하여 연마하는 단계, 상기 무반사코팅막이 완전히 제거될 때까지 제2 화학적 기계적 연마를 통하여 연마하는 단계, 제2 층간절연막을 증착하는 단계를 포함하는 저저항 반도체 배선 형성 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 제1 화학적 기계적 연마가 상기 제1 층간절연막이 상기 무반사코팅막 위로 10 내지 50nm 남을 때까지 연마하는 것을 특징으로 하는 저저항 반도체 배선 형성 방법.
  4. 제1항에 있어서, 상기 제2 화학적 기계적 연마는 산화막 대 알루미늄, 질화티타늄, 텅스텐과의 선택비가 1:1 내지 1.5인 실리카를 포함한 슬러리를 이용하여 연마하는 것을 특징으로 하는 저저항 반도체 배선 형성 방법.
  5. 제1항에 있어서, 상기 제2 화학적 기계적 연마를 통하여 무반사코팅막 밑으로 추가로 연마되는 알루미늄의 두께가 30 내지 100nm인 것을 특징으로 하는 저저항 반도체 배선 형성 방법.
KR1020060068435A 2006-07-21 2006-07-21 저저항 반도체 배선 형성 방법 KR100774650B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060068435A KR100774650B1 (ko) 2006-07-21 2006-07-21 저저항 반도체 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060068435A KR100774650B1 (ko) 2006-07-21 2006-07-21 저저항 반도체 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR100774650B1 true KR100774650B1 (ko) 2007-11-08

Family

ID=39061328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060068435A KR100774650B1 (ko) 2006-07-21 2006-07-21 저저항 반도체 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100774650B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030095565A (ko) * 2002-06-12 2003-12-24 동부전자 주식회사 반도체 소자의 금속 배선 형성 방법
KR20050002092A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030095565A (ko) * 2002-06-12 2003-12-24 동부전자 주식회사 반도체 소자의 금속 배선 형성 방법
KR20050002092A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법

Similar Documents

Publication Publication Date Title
US8614143B2 (en) Simultaneous via and trench patterning using different etch rates
CN101355047B (zh) 在低介电常数介质层中形成通孔的方法
US6051369A (en) Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process
JPH06302539A (ja) 半導体装置及び半導体装置の製造方法
KR100774650B1 (ko) 저저항 반도체 배선 형성 방법
CN102299097B (zh) 一种金属连线刻蚀方法
TWI358789B (en) Method for dual damascene process
TWI381449B (zh) 半導體元件之蝕刻方法
US7585774B2 (en) Method for fabricating metal line of semiconductor device
KR100571696B1 (ko) 반도체 소자의 제조 방법
KR100619419B1 (ko) 반도체 소자 및 그 제조 방법
TW548789B (en) Method of forming metal line
TW200421440A (en) Method for increasing adhesion of rework photoresist on oxynitride film
JPH04144230A (ja) 半導体装置及びその製造方法
KR100750804B1 (ko) 반도체소자 및 그 제조방법
US7820544B2 (en) Method for forming metal wiring of semiconductor device and a semiconductor device manufactured by the same
KR100492914B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법
KR100596793B1 (ko) 반도체소자의 금속배선 형성방법
TW492148B (en) Method for maintaining the metal connection space in dual damascene structure
CN1534760A (zh) 一种利用重复曝光形成双镶嵌结构的方法
KR100600257B1 (ko) 반도체 소자의 금속배선 형성방법
KR100356621B1 (ko) 반도체 소자의 제조 방법 및 이를 이용한 반사형 마이크로액정 표시 장치용 기판의 제조 방법
KR100523605B1 (ko) 반도체 소자의 커패시터 형성 방법
KR100755076B1 (ko) 반도체소자의 금속막 패턴 형성방법
KR100781445B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee