CN103578970A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN103578970A
CN103578970A CN201310038661.9A CN201310038661A CN103578970A CN 103578970 A CN103578970 A CN 103578970A CN 201310038661 A CN201310038661 A CN 201310038661A CN 103578970 A CN103578970 A CN 103578970A
Authority
CN
China
Prior art keywords
pattern
layer
etching
mask pattern
auxiliary layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310038661.9A
Other languages
English (en)
Other versions
CN103578970B (zh
Inventor
朴昌基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103578970A publication Critical patent/CN103578970A/zh
Application granted granted Critical
Publication of CN103578970B publication Critical patent/CN103578970B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体器件的制造方法，包括：在具有刻蚀目标层的半导体衬底上形成刻蚀掩模层；将所述刻蚀掩模图案化以形成多个刻蚀掩模图案；以及形成围绕具有均匀临界尺寸和间隙的刻蚀掩模图案的辅助层，以形成包括辅助图案和刻蚀掩模图案的硬掩模图案。

Description

制造半导体器件的方法
相关申请的交叉引用
本申请要求2012年8月8日提交的韩国专利申请No.10-2012-0086892的优先权和利益，其全部内容通过引用合并于此。
技术领域
本发明总体而言涉及一种制造半导体器件的方法，更具体而言涉及一种能形成具有均匀的临界尺寸和图案间隙的制造半导体器件的方法。
背景技术
典型的半导体器件图案化工艺可以包括在形成图案所需的预定刻蚀目标层（例如硅层、绝缘层或导电层）上形成光致抗蚀剂图案，并且使用光致抗蚀剂图案作为刻蚀掩模来刻蚀所述刻蚀目标层以形成期望的图案。
由于对半导体器件的集成密度的越来越多的要求,更小临界尺寸（criticaldimension，CD）的设计规则已经应用到半导体器件上。此外，需要形成具有比传统光刻工艺小的开口尺寸的接触孔或者设置在较小空间中的精细图案的技术。因此，发展了使用ArF（193nm）受激准分子激光器作为具有短波长的能量源的光刻技术。
然而，由于曝光设备的发展速度不太可能赶上半导体器件的发展速度，所以难以提高半导体器件的集成密度。为此，对形成具有比曝光设备的分辨率小的临界尺寸的精细图案的方法进行了研究。然而，这种方法带来复杂的工艺操作和降低的再现性。
发明内容
本发明涉及一种半导体器件的制造方法，通过所述方法能形成具有均匀的临界尺寸和图案间隙的图案。在这种方法中，在半导体衬底上形成多个掩模图案之后，形成围绕所述多个掩模图案的侧壁的辅助层，使得所述多个掩模图案可以具有均匀的临界尺寸和图案间隙。
本发明的一个实施例提供了一种半导体器件的制造方法，包括以下步骤：在具有刻蚀目标层的半导体衬底上形成刻蚀掩模层，将所述刻蚀掩模层图案化以形成多个刻蚀掩模图案，以及形成围绕具有均匀临界尺寸和图案间隙的所述刻蚀掩模图案的辅助层以形成包括辅助层和刻蚀掩模图案的硬掩模图案。
本发明的另一个实施例提供了一种半导体器件的制造方法，包括以下步骤：在具有刻蚀目标层的半导体衬底上形成硬掩模层和牺牲层，图案化所述牺牲层以形成多个牺牲图案，在所述多个牺牲图案的侧壁上形成间隔件，去除所述多个牺牲图案，形成围绕具有均匀图案间隙的间隔件的辅助层以形成多个掩模图案，以及通过刻蚀工艺使用所述多个掩模图案来将硬掩模层图案化以形成硬掩模图案。
本发明的另一个实施例提供了一种半导体器件的制造方法，包括以下步骤：在具有刻蚀目标层的半导体衬底上形成硬掩模层和第一刻蚀掩模层，将第一刻蚀掩模层图案化以形成多个第一刻蚀掩模图案，在所述多个第一刻蚀掩模图案的侧壁上形成间隔件，在包括所述多个第一刻蚀掩模图案和间隔件的整个结构上形成第二刻蚀掩模层，刻蚀第二刻蚀掩模层直到暴露出间隔件以形成第二刻蚀掩模图案，去除暴露的间隔件，形成围绕具有均匀临界尺寸和图案间隙的第一刻蚀掩模图案和第二刻蚀掩模图案的辅助层，以及通过刻蚀工艺使用所述多个掩模图案来将硬掩模层图案化以形成硬掩模图案。
附图说明
通过结合附图详细描述本发明的各种实施例，对于本领域技术人员而言本发明的以上和其它特征和优点将变得更明显，在附图中：
图1A至1D是说明根据本发明的一个实施例的半导体器件的制造方法的截面图；
图2A至2E是说明根据本发明的另一个实施例的半导体器件的制造方法的截面图；以及
图3A至3F是说明根据本发明的另一个实施例的半导体器件的制造方法的截面图。
具体实施方式
在下文将参照图示不同实施例的附图更充分地描述本发明。然而，本发明可以用不同的方式实施，而不应解释为限定于本文所提供的实施例。确切地说，提供这些实施例使得本说明书清楚且完整，并向本领域技术人员充分传达本发明的范围。在说明书中，相同的附图标记表示相似的元件。
图1A至1D是说明根据本发明的一个实施例的半导体器件的制造方法的截面图。
参照图1A，可以在半导体衬底100上形成刻蚀目标层101和102。刻蚀目标层可以包括层间绝缘层101和硬掩模层102中的至少一种。随后，可以在刻蚀目标层101和102上形成刻蚀掩模层103和光致抗蚀剂图案PR。
光致抗蚀剂图案PR应该形成在刻蚀掩模层103上以便在图案之间具有临界尺寸X和间隙Y。然而，在用于形成光致抗蚀剂图案PR的曝光工艺期间，可以根据晶片的位置（即，中央区域与边缘区域之间的位置差），将光致抗蚀剂图案PR的临界尺寸X和间隙Y改变为具有临界尺寸X'和间隙Y'，如图1A所示。
参照图1B，通过刻蚀工艺使用光致抗蚀剂图案PR作为掩模来刻蚀掩模层103以形成刻蚀掩模图案103a。之后，可以去除光致抗蚀剂图案PR。
如上所述，当光致抗蚀剂图案PR的临界尺寸X和间隙Y不均匀时，会相应地形成具有不均匀临界尺寸X和不均匀间隙Y的刻蚀掩模图案103a。
参照图1C,可以形成辅助层104以围绕刻蚀掩模图案103a的侧壁和顶表面。辅助层104可以由聚合物层形成。可以使用包括重复沉积工艺和刻蚀工艺预定次数的沉积-刻蚀-沉积（DED）方法来形成辅助层104。可以使用CF4、CHF4和O2气体形成辅助层104。辅助层104可以由基于CFX的聚合物层形成。当使用DED方法在刻蚀掩模图案103a的侧壁上形成辅助层104时，形成在刻蚀掩模图案103a的侧壁上的辅助层104的厚度可以根据刻蚀掩模图案103a的临界尺寸X和间隙Y而不同。这是因为形成在刻蚀掩模图案103a的侧壁上的辅助层104的厚度根据刻蚀掩模图案103a的高宽比而不同。即，形成在具有相对高的高宽比的刻蚀掩模图案103a上的辅助层104可以具有比在刻蚀掩模图案103a具有相对低的高宽比时大的厚度。因此，当在具有不同高宽比的刻蚀掩模图案103a的侧壁上形成辅助层104时，随着包括在用于形成辅助层104的DED方法中的沉积和刻蚀工艺的重复次数增加，掩模图案103a和104（或掩模图案105）的临界尺寸X"和掩模图案105的间隙Y"可以变得更均匀。
参照图1D，可以通过刻蚀工艺使用掩模图案105作为刻蚀掩模来将硬掩模层102图案化以形成硬掩模图案102a。可以在刻蚀工艺之后去除掩模图案105。可替换地，掩模图案105可以留下并且在后续刻蚀工艺期间用作掩模。
虽然没有在附图中示出，但可以通过刻蚀工艺使用硬掩模图案102a来刻蚀所述刻蚀目标层101。
本实施例描述了在形成刻蚀掩模图案103a之后和在形成硬掩模图案102a之前形成辅助层104。然而，在另一个实施例中，可以首先形成刻蚀掩模图案103a，然后可以使用刻蚀掩模图案103a形成硬掩模图案102a，并且最后可以在硬掩模图案102a的侧壁和顶表面上形成辅助层104，使得最后形成的图案可以被形成为具有均匀的临界尺寸和间隙。在另一个实施例中，可以在形成刻蚀掩模图案103a之后和形成硬掩模图案102a之前形成辅助层104，并且可以在硬掩模图案102a的侧壁和顶表面上形成另外的辅助层，使得最后形成的图案可以被形成为具有更均匀的临界尺寸和间隙。
在上述的实施例中，可以使用DED方法在刻蚀掩模图案103a的侧壁上形成辅助层104，由此形成具有均匀临界尺寸和图案间隙的掩模图案105。
图2A至2E是说明根据本发明的另一个实施例的半导体器件的制造方法的截面图。
参照图2A,可以在半导体衬底200上形成刻蚀目标层201和202。刻蚀目标层201和202可以包括下结构层201和层间绝缘层202中的至少一种。之后，可以在刻蚀目标层201和202之上形成硬掩模层203和牺牲层204。在这种情况下，硬掩模层203可以由与刻蚀目标层201和202的材料不同的异质材料，更具体地，相对于构成刻蚀目标层201和202的材料具有高刻蚀选择性的任何异质材料形成。
之后，可以在牺牲层204之上形成光致抗蚀剂图案PR。
光致抗蚀剂图案PR应该形成在牺牲层204上以在图案之间具有预定的临界尺寸X和间隙Y。然而，在用于形成光致抗蚀剂图案PR的曝光步骤期间，可以根据晶片的位置——即中央区域与边缘区域之间的位置差——将光致抗蚀剂图案PR的临界尺寸X和间隙Y修改为临界尺寸X'和间隙Y'，如图2A所示。
参照图2B，可以通过刻蚀工艺使用光致抗蚀剂图案PR作为掩模来刻蚀牺牲层204以形成牺牲图案204a。之后，可以去除光致抗蚀剂图案PR。如上描述，当光致抗蚀剂图案PR的临界尺寸X和间隙Y不均匀时，会对应形成具有不均匀临界尺寸X和不均匀间隙Y的牺牲图案204a。
参照图2C，可以在牺牲图案204a的侧壁上形成间隔件205。间隔件205的形成可以包括：在包括牺牲图案204a的整个结构上形成间隔件绝缘层，并且刻蚀间隔件绝缘层，以如所示那样仅在牺牲图案204a的侧壁上留下预定厚度的间隔件绝缘层。在这种情况下，可以形成具有相同厚度A的所有的间隔件205。间隔件205可以由相对于牺牲图案204a具有高刻蚀选择性的材料形成。
参照图2D，可以选择性去除牺牲图案204a。在这种情况下，可以通过湿法刻蚀工艺或干法刻蚀工艺使用间隔件205和硬掩模层203作为阻挡层（barrier layer）来执行选择性去除工艺。
之后，可以在间隔件205的侧壁和顶表面上形成辅助层206。辅助层206可以由聚合物层形成。可以使用包括重复沉积工艺和刻蚀工艺预定次数的DED方法形成辅助层206。可以使用CF4、CHF4和O2气体来形成辅助层206。辅助层206可以由基于CFX的聚合物层形成。当使用DED方法在间隔件205的侧壁上形成辅助层206时，辅助层206的厚度可以根据间隔件205的间隙Y而不同。即，形成在具有相对大间隙的间隔件205的侧壁上的辅助层206可以具有比形成在具有相对小间隙的间隔件205的侧壁上的辅助层206大的厚度。因此，当在具有不同间隙的间隔件205的侧壁上形成辅助层206时，随着用于形成辅助层206的DED方法中所包括的沉积工艺和刻蚀工艺的重复次数增加，掩模图案205和206（或掩模图案207）的临界尺寸C和掩模图案207的间隙B可以变得更均匀。
参照图2E，可以使用刻蚀工艺使用掩模图案207作为刻蚀掩模使硬掩模层203图案化，由此形成硬掩模图案203a。
在刻蚀工艺之后可以去除掩模图案207。替选地，掩模图案207可以留下来并且在后续刻蚀工艺期间用作掩模。
虽然没有在附图中示出，但可以通过刻蚀工艺使用硬掩模图案203a来刻蚀所述刻蚀目标层201和202。
本实施例描述了在形成间隔件205之后和形成硬掩模图案203a之前形成辅助层206。然而，在另一个实施例中，可以首先形成间隔件205，接着可以使用间隔件205形成硬掩模图案203a，最后在硬掩模图案203a的侧壁和顶表面上形成辅助层，使得最后形成的图案可以被形成为具有均匀的临界尺寸和间隙。在另一个实施例中，可以在形成间隔件205之后和形成硬掩模图案203a之前形成辅助层206，并且可以在硬掩模图案203a的侧壁和顶表面上形成另外的辅助层，使得最后形成的图案可以被形成为具有更均匀的临界尺寸和间隙。
在上述实施例中，可以使用DED方法在间隔件205的侧壁上形成辅助层，由此形成具有均匀的临界尺寸和间隙的硬掩模图案203a。
图3A至3F是说明根据本发明的另一个实施例的半导体器件的制造方法的截面图。
参照图3A，可以在半导体衬底300上形成刻蚀目标层301和302。刻蚀目标层可以包括下结构层301和层间绝缘层302中的至少一种。之后，可以在刻蚀目标层301和302上形成硬掩模层303和第一掩模层304。在这种情况下，硬掩模层303和第一掩模层304可以由与刻蚀目标层301和302的材料不同的异质材料，更特别地，相对于刻蚀目标层301和302具有高刻蚀选择性的任何一种材料形成。此外，硬掩模层303和第一掩模层304可以由不同的异质材料，更特别地，具有相对彼此的高刻蚀选择性的异质材料形成。
随后，可以在第一掩模层304上形成光致抗蚀剂图案PR。
应该在第一掩模层304上形成光致抗蚀剂图案PR以在图案之间具有预定临界尺寸X和间隙Y。此外，临界尺寸X可以是间隙Y的约1/3。然而，在用于形成光致抗蚀剂图案PR的曝光工艺期间，可以根据如图1A示出的晶片位置（即，中央区域与边缘区域之间的位置差），来将光致抗蚀剂图案PR的临界尺寸X和间隙Y修改为临界尺寸X'和间隙Y'。
参照图3B，通过刻蚀工艺使用光致抗蚀剂图案PR作为掩模来刻蚀第一掩模层304以形成第一掩模图案304a。之后，可以去除光致抗蚀剂图案PR。如上描述，当光致抗蚀剂图案PR的临界尺寸X和间隙Y不均匀时，会相应地形成具有不均匀临界尺寸X和不均匀间隙Y的第一掩模图案304a。
参照图3C，可以在第一掩模图案304a的侧壁上形成间隔件305。间隔件305的形成可以包括：在包括第一掩模图案304a的整个结构上形成间隔件绝缘层并且刻蚀间隔件绝缘层，以如所描绘的那样仅在第一掩模图案304a的侧壁上留下预定厚度的间隔件绝缘层。在这种情况下，每个间隔件305可以相同地形成具有厚度A，厚度A等于第一掩模图案304a的临界尺寸X。间隔件305可以由相对于第一掩模图案304a的材料具有高刻蚀选择性的材料形成。
随后，可以在包括第一掩模图案304a和间隔件305的整个结构上形成第二掩模层306。
参照图3D，可以执行回蚀工艺以刻蚀第二掩模层306直至暴露出间隔件305。因此，可以将第二掩模层306图案化以形成保留在间隔件305之间的空间中的第二掩模图案306a。之后，可以去除暴露出的间隔件305。
参照图3E，可以形成围绕第一和第二掩模图案304a和306a的侧壁和顶表面的辅助层307，以形成掩模图案308。辅助层307可以由聚合物层形成。可以使用包括重复沉积工艺和刻蚀工艺预定次数的DED方法形成辅助层307。可以使用CF4、CHF4和O2气体形成辅助层307。辅助层307可以由基于CFX的聚合物层形成。当使用DED方法在第一和第二掩模图案304a和306a的侧壁上形成辅助层307时，形成在第一和第二掩模图案304a和306a的侧壁上的辅助层307的厚度可以根据第一和第二掩模图案304a和306a的临界尺寸和间隙而不同。这是因为形成在第一和第二掩模图案304a和306a的侧壁上的辅助层307的厚度根据第一和第二掩模图案304a和306a的高宽比而不同。即，在具有相对高的高宽比的第一掩模图案304a上形成的辅助层307的厚度可以比在具有相对低的高宽比的第二掩模图案306a上形成的辅助层307的厚度大。因此，当在具有不同高宽比的第一和第二掩模图案304a和306a的侧壁上形成辅助层307时，随着用于形成辅助层307的DED方法中包括的沉积工艺和刻蚀工艺的重复次数增加，掩模图案308的临界尺寸B和掩模图案308之间的间隙C变得更均匀。
参照图3F，可以通过刻蚀工艺使用掩模图案308作为刻蚀掩模使硬掩模层303图案化，由此形成硬掩模图案303a。
可以在刻蚀工艺之后可以去除掩模图案308。替选地，掩模图案308可以留下并且在后续刻蚀工艺中用作掩模。
虽然没有在附图中示出，但可以通过刻蚀工艺使用硬掩模图案303a来刻蚀所述刻蚀目标层301和302。
本实施例描述了在形成第一和第二掩模图案304a和306a之后和在形成硬掩模图案303a之前形成辅助层307。然而，在另一个实施例中，在使用第一和第二掩模图案304a和306a形成硬掩模图案303a之后，可以在硬掩模图案303a的侧壁和顶表面上形成辅助层，使得最后形成的图案可以被形成为具有均匀的临界尺寸和间隙。在另一个实施例中，可以在形成第一和第二掩模图案304a和306a之后和在形成硬掩模图案303a之前形成辅助层307，接着可以形成硬掩模图案303a，可以在硬掩模图案303a的侧壁和顶表面上形成另外的辅助层，使得最后形成的图案可以被形成为具有更均匀的临界尺寸和间隙。
在上述实施例中，可以使用DED方法在第一和第二掩模图案304a和306a的侧壁上形成辅助层307，由此形成具有均匀临界尺寸和间隙的硬掩模图案303a。
根据本发明，可以将辅助层形成为围绕多个掩模图案的侧壁，使得可以形成具有恒定临界尺寸和间隙的图案。
在附图和说明书中，已经公开了本发明的各种实施例，并且虽然使用了特定术语，但是它们仅用于一般性和描述性意义而并非用于限制的目的。关于本发明的范围，在所附权利要求中阐明。因此，本领域技术人员将会理解，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行形式和细节上的各种变化。

Claims (24)

1.一种制造半导体器件的方法，包括以下步骤：
在具有刻蚀目标层的半导体衬底上形成刻蚀掩模层；
将所述刻蚀掩模层图案化以形成多个刻蚀掩模图案；以及
形成围绕所述刻蚀掩模图案的辅助层，以形成包围所述辅助层和所述刻蚀掩模图案的硬掩模图案，所述刻蚀掩模图案具有均匀临界尺寸并且在图案之间具有均匀间隙。
2.如权利要求1所述的方法，其中，形成所述多个刻蚀掩模图案的步骤包括以下步骤：
在所述刻蚀掩模层上形成光致抗蚀剂图案；以及
使用所述光致抗蚀剂图案将所述刻蚀掩模层图案化，
其中所述光致抗蚀剂图案根据晶片的位置而具有不同的临界尺寸和间隙。
3.如权利要求1所述的方法，其中，所述辅助层由聚合物层形成。
4.如权利要求1所述的方法，其中，使用包括重复沉积工艺和刻蚀工艺预定次数的沉积-刻蚀-沉积DED工艺来形成所述辅助层。
5.如权利要求1所述的方法，其中，使用CF4、CHF4和O2气体形成所述辅助层。
6.如权利要求1所述的方法，其中，根据所述刻蚀掩模图案的高宽比和所述刻蚀掩模图案之间的间隙来控制形成在所述刻蚀掩模图案的侧壁上的所述辅助层的厚度。
7.如权利要求6所述的方法，其中，在具有相对较高的高宽比的刻蚀掩模图案侧壁上形成的辅助层的厚度比在具有相对较低的高宽比的刻蚀掩模图案侧壁上形成的辅助层的厚度大。
8.如权利要求1所述的方法，还包括：形成围绕所述硬掩模图案的辅助层，以将所述硬掩模图案控制为具有均匀的临界尺寸和间隙。
9.一种制造半导体器件的方法，包括以下步骤：
在具有刻蚀目标层的半导体衬底上形成硬掩模层和牺牲层；
将所述牺牲层图案化以形成多个牺牲图案；
在所述多个牺牲图案的侧壁上形成间隔件；
去除所述多个牺牲图案；
形成围绕具有均匀间隙的间隔件的辅助层以形成多个掩模图案；以及
通过刻蚀工艺使用所述多个掩模图案将所述硬掩模层图案化，以形成硬掩模图案。
10.如权利要求9所述的方法，其中，形成所述多个牺牲图案的步骤包括以下步骤：
在所述牺牲层上形成光致抗蚀剂图案；以及
使用所述光致抗蚀剂图案将所述牺牲层图案化，
其中所述光致抗蚀剂图案根据晶片的位置而具有不同的临界尺寸和间隙。
11.如权利要求9所述的方法，其中，所述辅助层由聚合物层形成。
12.如权利要求9所述的方法，其中，使用包括重复沉积工艺和刻蚀工艺预定次数的沉积-刻蚀-沉积DED工艺来形成所述辅助层。
13.如权利要求9所述的方法，其中，使用CF4、CHF4和O2气体来形成所述辅助层。
14.如权利要求9所述的方法，其中，根据所述间隔件之间的间隙来控制形成在所述间隔件的侧壁上的所述辅助层的厚度。
15.如权利要求14所述的方法，其中，形成在具有相对较大间隙的间隔件的侧壁上的辅助层的厚度比形成在具有相对较小间隙的间隔件的侧壁上的辅助层的厚度大。
16.如权利要求9所述的方法，还包括：形成围绕所述硬掩模图案的辅助层，以将所述硬掩模图案控制为具有均匀的临界尺寸和间隙。
17.一种半导体器件的制造方法，包括以下步骤：
在具有刻蚀目标层的半导体衬底上形成硬掩模层和第一刻蚀掩模层；
将所述第一刻蚀掩模层图案化以形成多个第一刻蚀掩模图案；
在所述多个第一刻蚀掩模图案的侧壁上形成间隔件；
在包围所述多个第一刻蚀掩模图案和所述间隔件的整个结构上形成第二刻蚀掩模层；
刻蚀所述第二刻蚀掩模层直到暴露出所述间隔件，以形成第二刻蚀掩模图案；
去除暴露出的间隔件；
形成围绕具有均匀临界尺寸和间隙的所述第一刻蚀掩模图案和所述第二刻蚀掩模图案的辅助层；以及
通过刻蚀工艺使用所述多个掩模图案将所述硬掩模层图案化以形成硬掩模图案。
18.如权利要求17所述的方法，其中，形成所述多个第一刻蚀掩模图案的步骤包括以下步骤：
在所述第一刻蚀掩模层上形成光致抗蚀剂图案；以及
使用所述光致抗蚀剂图案将所述第一刻蚀掩模层图案化，
其中所述光致抗蚀剂图案根据晶片的位置而具有不同的临界尺寸和间隙。
19.如权利要求17所述的方法，其中所述辅助层由聚合物层形成。
20.如权利要求17所述的方法，其中，使用包括重复沉积工艺和刻蚀工艺预定次数的DED工艺来形成所述辅助层。
21.如权利要求17所述的方法，其中，使用CF4、CHF4和O2气体来形成所述辅助层。
22.如权利要求17所述的方法，其中，根据所述第一刻蚀掩模图案和第二刻蚀掩模图案的高宽比和间隙来控制形成在所述第一刻蚀掩模图案和第二刻蚀掩模图案的侧壁上的辅助层的厚度。
23.如权利要求22所述的方法，其中，在具有相对较高的高宽比的第一刻蚀掩模图案的侧壁上形成的辅助层的厚度比在具有相对较低的高宽比的第二刻蚀掩模图案的侧壁上形成的辅助层的厚度大。
24.如权利要求17所述的方法，还包括：形成围绕所述硬掩模图案的辅助层，以将所述硬掩模图案控制为具有均匀的临界尺寸和间隙。
CN201310038661.9A 2012-08-08 2013-01-31 制造半导体器件的方法 Active CN103578970B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0086892 2012-08-08
KR1020120086892A KR20140020150A (ko) 2012-08-08 2012-08-08 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
CN103578970A true CN103578970A (zh) 2014-02-12
CN103578970B CN103578970B (zh) 2017-10-20

Family

ID=50050489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310038661.9A Active CN103578970B (zh) 2012-08-08 2013-01-31 制造半导体器件的方法

Country Status (3)

Country Link
US (1) US9348230B2 (zh)
KR (1) KR20140020150A (zh)
CN (1) CN103578970B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817469B (zh) * 2022-02-11 2023-10-01 南亞科技股份有限公司 具有能量可移除間隙子之半導體元件結構的製備方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102468781B1 (ko) * 2015-07-01 2022-11-22 삼성전자주식회사 반도체 소자의 제조방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030082916A1 (en) * 2001-10-18 2003-05-01 Chung Henry Wei-Ming Method for reducing dimensions between patterns on a photoresist
CN1440051A (zh) * 2002-02-19 2003-09-03 旺宏电子股份有限公司 缩小图案间隙且确保该间隙的方法
CN1471134A (zh) * 2002-06-12 2004-01-28 �����ɷ� 缩小导体图案的间距的方法及使用此方法形成的结构
CN1471129A (zh) * 2002-06-12 2004-01-28 旺宏电子股份有限公司 半导体结构及形成具有缩小间距的晶体管的方法
CN101211854A (zh) * 2006-12-27 2008-07-02 海力士半导体有限公司 制造半导体器件的方法
US20080254627A1 (en) * 2005-06-09 2008-10-16 Micron Technology, Inc. Method for adjusting feature size and position
CN101490807A (zh) * 2006-07-10 2009-07-22 美光科技公司 在半导体装置及包含半导体装置的系统形成期间使用交替间隔物沉积的间距减小技术

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030082916A1 (en) * 2001-10-18 2003-05-01 Chung Henry Wei-Ming Method for reducing dimensions between patterns on a photoresist
CN1440051A (zh) * 2002-02-19 2003-09-03 旺宏电子股份有限公司 缩小图案间隙且确保该间隙的方法
CN1471134A (zh) * 2002-06-12 2004-01-28 �����ɷ� 缩小导体图案的间距的方法及使用此方法形成的结构
CN1471129A (zh) * 2002-06-12 2004-01-28 旺宏电子股份有限公司 半导体结构及形成具有缩小间距的晶体管的方法
US20080254627A1 (en) * 2005-06-09 2008-10-16 Micron Technology, Inc. Method for adjusting feature size and position
CN101490807A (zh) * 2006-07-10 2009-07-22 美光科技公司 在半导体装置及包含半导体装置的系统形成期间使用交替间隔物沉积的间距减小技术
CN101211854A (zh) * 2006-12-27 2008-07-02 海力士半导体有限公司 制造半导体器件的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817469B (zh) * 2022-02-11 2023-10-01 南亞科技股份有限公司 具有能量可移除間隙子之半導體元件結構的製備方法

Also Published As

Publication number Publication date
US20140045124A1 (en) 2014-02-13
KR20140020150A (ko) 2014-02-18
CN103578970B (zh) 2017-10-20
US9348230B2 (en) 2016-05-24

Similar Documents

Publication Publication Date Title
TWI473143B (zh) 在半導體裝置中形成微型圖案之方法
US8309463B2 (en) Method for forming fine pattern in semiconductor device
JP4583980B2 (ja) 半導体デバイス製造方法および半導体構造
KR20180045892A (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
JP2002217170A (ja) 微細パターンの形成方法、半導体装置の製造方法および半導体装置
KR20170042056A (ko) 반도체 소자의 패턴 형성 방법
US9960123B2 (en) Method of forming semiconductor structure with aligning mark in dicing region
US10930505B2 (en) Methods for integrated circuit design and fabrication
CN102446703A (zh) 双重图形化方法
US8105757B2 (en) Method of making a semiconductor device
US7935638B2 (en) Methods and structures for enhancing perimeter-to-surface area homogeneity
CN103578970A (zh) 制造半导体器件的方法
US11682557B2 (en) Recognition method for photolithography process and semiconductor device
US11978637B2 (en) Manufacturing method for semiconductor structure and semiconductor structure
KR100917820B1 (ko) 반도체 소자의 콘택홀 형성 방법
JP4095588B2 (ja) 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
US10522366B2 (en) Method of fabricating semiconductor device
TW202143327A (zh) 半導體圖案化製程
US8202804B2 (en) Methods of making self-aligned nano-structures
KR101614410B1 (ko) 높은 선택비를 갖는 식각방법 및 이를 이용한 패턴 형성방법
CN111640657A (zh) 半导体器件及其形成方法
CN113394092B (zh) 半导体结构及其形成方法
KR20020002573A (ko) 반도체소자의 미세패턴 형성방법
CN113725223A (zh) 半导体工艺以及半导体结构
KR100380883B1 (ko) 미세 패턴 및 메탈 라인 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant