TWI817469B - 具有能量可移除間隙子之半導體元件結構的製備方法 - Google Patents

具有能量可移除間隙子之半導體元件結構的製備方法 Download PDF

Info

Publication number
TWI817469B
TWI817469B TW111116059A TW111116059A TWI817469B TW I817469 B TWI817469 B TW I817469B TW 111116059 A TW111116059 A TW 111116059A TW 111116059 A TW111116059 A TW 111116059A TW I817469 B TWI817469 B TW I817469B
Authority
TW
Taiwan
Prior art keywords
mask
energy
layer
target layer
mask patterns
Prior art date
Application number
TW111116059A
Other languages
English (en)
Other versions
TW202332988A (zh
Inventor
盧立翰
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202332988A publication Critical patent/TW202332988A/zh
Application granted granted Critical
Publication of TWI817469B publication Critical patent/TWI817469B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本揭露提供一種半導體元件結構的製備方法，包括形成一目標層在一半導體基底上；以及形成複數個第一遮罩圖案在該目標層上。該製備方法亦包括形成複數個能量可移除間隙子在每一個第一遮罩圖案的相對兩側壁上；以及形成一第二遮罩圖案在該目標層上以及在該等能量可移除間隙子之間。該製備方法還包括移除該等能量可移除間隙子；以及使用該等第一遮罩圖案與該第二遮罩圖案當作一遮罩而蝕刻該目標層。

Description

具有能量可移除間隙子之半導體元件結構的製備方法
本申請案主張美國第17/669,547號專利申請案之優先權(即優先權日為「2022年2月11日」)，其內容以全文引用之方式併入本文中。
本揭露係關於一種半導體元件結構的製備方法。特別是有關於一種具有多個能量可移除間隙子以形成多個微間距(fine-pitch)圖案之半導體元件結構的製備方法。
當半導體元件結構變得更小且更高度整合(highly integrated)時，已經發展出許多製造具有微圖案之半導體元件結構的技術。特別地是，一微影製程(photolithography process)典型地用在一基底上製造電子或光電元件(electronic and optoelectronic devices)，且由微影製程所製備的多個光阻圖案(photoresist patterns)是在蝕刻(etching)或離子植入(ion implantation)製程中當作是遮罩。當所需的間距尺寸(pitch size)與臨界尺寸(critical dimension，CD)持續變小時，該等光阻圖案的精細度(fineness)在確定整合程度上變成是一個非常重要的參數(important factor)。然而，用於多個製造半導體特徵(semiconductor features)的微影 製程在曝光設備(exposure apparatus)的解析度中存在有一限制。
雖然存在具有該等微間距圖案之該等半導體元件結構及其製備方法已滿足其預期目的，但其並非所有方面已完全地滿足。因此，針對製備具有多個微間距圖案之半導體元件結構的技術，直到目前仍有許多問題必須克服。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體元件結構的製備方法。該製備方法包括形成一目標層在一半導體基底上；以及形成複數個第一遮罩圖案在該目標層上。該製備方法亦包括形成複數個能量可移除間隙子在每一個第一遮罩圖案的相對兩側壁上；以及形成一第二遮罩圖案在該目標層上以及在該等能量可移除間隙子之間。該製備方法還包括移除該等能量可移除間隙子；以及使用該等第一遮罩圖案與該第二遮罩圖案當作一遮罩而蝕刻該目標層。
在一些實施例中，該等能量可移除間隙子直接接觸該目標層。在一些實施例中，該等能量可移除間隙子直接接觸每一個第一遮罩圖案的該相對兩側壁。在一些實施例中，該第二遮罩圖案直接接觸該目標層。在一些實施例中，該第二遮罩圖案形成在該等第一遮罩圖案之間且直接接觸該等能量可移除間隙子。在一些實施例中，該第二遮罩圖案藉由該等能量可移除間隙子而與該等第一遮罩圖案分隔開。
在一些實施例中，該等第一遮罩圖案、該第二遮罩圖案以 及該等能量可移除間隙子的各上表面大致呈共面。在一些實施例中，在形成該第二遮罩圖案之後，移除該等能量可移除間隙子。在一些實施例中，在移除該等能量可移除間隙子之後，蝕刻該目標層。在一些實施例中，在蝕刻該目標層之後，移除該等第一遮罩圖案與該第二遮罩圖案。在一些實施例中，在蝕刻該目標層之後，該目標層具有複數個突出部，該等突出部從該目標層的一基部朝上延伸，而在該等第一遮罩圖案之間的一第一間距大於在該目標層之該等突出部之間的一第二間距。
在一些實施例中，該等能量可移除間隙子的形成包括：形成一能量可移除層以共形地覆蓋該目標層與該等第一遮罩圖案；在該能量可移除層上執行一能量處理製程以將該能量可移除層的一些部分轉換成多個處理部；以及移除該等處理部以使該能量可處理層的一些部分保留在每一個第一遮罩圖案的相對兩側壁上。在一些實施例中，在移除該能量可移除層的該等處理部之後，部分暴露該目標層。
本揭露之另一實施例提供一種半導體元件結構的製備方法。該製備方法包括形成一目標層在一半導體基底上；以及形成複數個第一遮罩圖案在該目標層上。該製備方法亦包括形成一加襯層以共形地覆蓋該等第一遮罩圖案與該目標層。一第一開口形成在該加襯層上以及在該等第一遮罩圖案之間。該製備方法還包括以一第二遮罩圖案填滿該第一開口；以及使用該等第一遮罩圖案與該第二遮罩圖案當作一遮罩而在該加襯層與該目標層上執行一蝕刻製程，以使複數個第二開口形成在該目標層中。
在一些實施例中，該等第一遮罩圖案直接接觸該目標層，而該第二遮罩圖案藉由該加襯層而與該目標層分隔開。在一些實施例中， 該等第二遮罩圖案藉由該加襯層而與該等第一遮罩圖案分隔開。在一些實施例中，該加襯層包括一有機聚合物材料。在一些實施例中，該第二遮罩圖案的一上表面高於該等第一遮罩圖案的各上表面。在一些實施例中，在執行該蝕刻製程之前，該第二遮罩圖案的一上表面大致與該加襯層的一上表面呈共面。在一些實施例中，該蝕刻製程包括一乾蝕刻製程。
在一些實施例中，在該蝕刻製程期間，該等第一遮罩圖案具有一第一蝕刻率，該第二遮罩圖案具有一第二蝕刻率，且該加襯層具有一第三蝕刻率，該第三蝕刻率大於該第一蝕刻率與該第二蝕刻率中的每一個。在一些實施例中，該等第一遮罩圖案的二相鄰第一遮罩圖案之間的一第三開口具有一第一寬度，而在該目標層中的每一個第二開口具有一第二寬度，該第二寬度小於該第一寬度。在一些實施例中，在執行該蝕刻製程之後，該加襯層的一餘留部分夾置在該第二遮罩圖案與該目標層之間。在一些實施例中，在該等第二開口形成在該目標層中之後，移除該加襯層的該餘留部分、該等第一遮罩圖案以及該第二遮罩圖案。
提供有一種半導體元件結構的製備方法之一些實施例。該半導體元件的製備方法包括形成複數個第一遮罩圖案在一目標層上；以及形成複數個能量可移除間隙子在每一個第一遮罩圖案的相對兩側壁上。該製備方法亦包括形成一第二遮罩圖案在該目標層上以及在該等能量可移除間隙子之間；以及移除該等能量可移除間隙子。在一些實施例中，使用該等第一遮罩圖案與該第二遮罩圖案當作一遮罩而蝕刻該目標層。因此，可獲得具有多個微間距圖案之一目標層的該半導體元件結構。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的 之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
10:製備方法
30:製備方法
100:半導體元件結構
101:半導體基底
103:目標層
103a:突出部
103b:基部
105:第一遮罩層
107:圖案化硬遮罩
110:開口
115:第一遮罩圖案
120:開口
123:能量可移除層
123a:處理部分
123b:能量可移除間隙子
130:開口
140:開口
147:第二遮罩層
157:第二遮罩圖案
170:開口
200:半導體元件結構
223:加襯層
230:開口
247:第二遮罩層
260:開口
270:開口
P1:第一間距
P2:第二間距
S11:步驟
S13:步驟
S15:步驟
S17:步驟
S19:步驟
S21:步驟
S23:步驟
S25:步驟
S27:步驟
S31:步驟
S33:步驟
S35:步驟
S37:步驟
S39:步驟
S41:步驟
SW1:側壁
T1:上表面
T2:上表面
T3:上表面
T4:上表面
T5:上表面
W1:第一寬度
W2:第二寬度
W3:第三寬度
當與附圖一起閱讀時，從以下詳細描述中可以最好地理解本揭露的各方面。應當理解，根據業界的標準慣例，各種特徵並非按比例繪製。事實上，為了清楚討論，可以任意增加或減少各種特徵的尺寸。
圖1是流程示意圖，例示依據本揭露一些實施例之半導體元件結構的製備方法。
圖2是流程示意圖，例示依據本揭露一些實施例之半導體元件結構的製備方法。
圖3是剖視示意圖，例示依據本揭露一些實施例在製備半導體元件結構期間，依序形成一目標層、一第一遮罩層以及一圖案化遮罩在一半導體基底上的一中間階段。
圖4是剖視示意圖，例示依據本揭露一些實施例使用該圖案化遮罩當作一遮罩而蝕刻該第一遮罩層以便形成多個第一遮罩圖案的一中間階段。
圖5是剖視示意圖，例示依據本揭露一些實施例移除該圖案化遮罩的一中間階段。
圖6是剖視示意圖，例示依據本揭露一些實施例形成一能量可移除層以共形地覆蓋該等第一遮罩圖案以及該目標層的一中間階段。
圖7是剖視示意圖，例示依據本揭露一些實施例執行一能量處理製程 以將該能量移除層的一些部分轉換成多個處理部分的一中間階段。
圖8是剖視示意圖，例示依據本揭露一些實施例移除該等處理部分以形成多個能量可移除間隙子在每一個第一遮罩圖案之相對兩側壁上的一中間階段。
圖9是剖視示意圖，例示依據本揭露一些實施例形成一第二遮罩層在該等能量可移除間隙子與該等第一遮罩圖案上的一中間階段。
圖10是剖視示意圖，例示依據本揭露一些實施例平坦化該第二遮罩層以形成多個第二遮罩圖案在該等能量可移除間隙子之間的一中間階段。
圖11是剖視示意圖，例示依據本揭露一些實施例移除該等能量可移除間隙子的一中間階段。
圖12是剖視示意圖，例示依據本揭露一些實施例使用該等第一遮罩圖案與該等第二遮罩圖案當作一遮罩而蝕刻該目標層的一中間階段。
圖13是剖視示意圖，例示依據本揭露一些實施例移除該等第一遮罩圖案與該等第二遮罩圖案的一中間階段。
圖14是剖視示意圖，例示依據本揭露一些實施例形成一加襯層以共形地覆蓋該等第一遮罩圖案與該目標層的一中間階段。
圖15是剖視示意圖，例示依據本揭露一些實施例形成一第二遮罩層在該加襯層上的一中間階段。
圖16是剖視示意圖，例示依據本揭露一些實施例平坦化該第二遮罩層以形成多個第二遮罩圖案在該等第一遮罩圖案之間的一中間階段。
圖17到圖19是剖視示意圖，例示依據本揭露一些實施例使用該等第一遮罩圖案與該等第二遮罩圖案當作一遮罩而在該加襯層與該目標層上執行一蝕刻製程的一中間階段。
圖20是剖視示意圖，例示依據本揭露一些實施例移除該加襯層的一些部分、該等第一照圖案以及該等第二遮罩圖案的一中間階段。
以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。
此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。
圖1是流程示意圖，例示依據本揭露一些實施例之半導體元件結構100的製備方法10，而製備方法10包括步驟S11、S13、S15、S17、S19、S21、S23、S25以及S27。先簡短地介紹圖1的步驟S11到S27，然後結合圖3到圖13進行描述。如圖1所示，製備方法10開始於步驟S11，其為一目標層形成在一半導體基底上。
接著，在步驟S13，多個第一遮罩圖案形成在該目標層上。在一些實施例中，該等第一遮罩圖案以其間的一第一間距而相互分隔開。在步驟S15，形成一能量可移除層以共形地覆蓋該目標層與該等第一遮罩圖案。在一些實施例中，該能量可移除層包括一交聯化合物(cross-linking compound)，該交聯化合物具有一交聯功能基(cross-linking functional group)。在一些實施例中，該交聯功能基包括一雙鍵結(double bond)。
在步驟S17，執行一能量處理製程以將該能量可移除層的一些水平部分轉換成多個處理部分(treated portions)，同時該能量可移除層的一些垂直部分維持未處理。在一些實施例中，該能量處理製程為一電子束(e-beam)寫入製程。然而，可替代地使用其他適合的製程，例如一離子束寫入製程。
在步驟S19，移除該能量可移除層的該等處理部分，留下該能量可移除層在每一個第一遮罩圖案之相對兩側壁上的該等未處理部分。在一些實施例中，該能量可移除層的該等未處理部分形成多個能量可移除間隙子。在一些實施例中，在移除該等處理部分之後，部分暴露該目標層。
接下來，在步驟S21，一或多個第二遮罩圖案形成在該目標層上以及在該等能量可移除間隙子之間。在一些實施例中，該一或多個第二遮罩圖案與該等第一遮罩圖案相互分隔開。在一些實施例中，該一或多個第二遮罩圖案直接接觸該目標層。在步驟S23，移除該等能量可移除間隙子。在一些實施例中，藉由一剝除(stripping)製程而移除該等能量可移除間隙子。
在步驟S25，使用該等第一遮罩圖案與該一或多個第二遮罩圖案當作一遮罩而蝕刻該目標層。在一些實施例中，蝕刻該目標層以形成多個突出部，該等突出部從該目標層的一基部而朝上延伸。在一些實施例中，該蝕刻目標層的該等突出部在其間具有一第二間距，且該第二間距小於在該等第一遮罩圖案之間的該第一間距。在步驟S27，移除該等第一遮罩圖案以及該一或多個第二遮罩圖案，且在步驟S27之後獲得半導體元件結構100。
圖2是流程示意圖，例示依據本揭露一些實施例之半導體元件結構100的製備方法30，而製備方法30包括步驟S31、S33、S35、S37、S39以及S41。先簡短地介紹圖2的步驟S31到S41，然後結合圖14到圖20進行描述。步驟S31與S33類似於圖1的步驟S11與S13。在一些實施例中，該等第一遮罩圖案以其間的一第一間距而相互分隔開。
在形成該等第一遮罩圖案之後，在步驟S35，形成一加襯層以共形地覆蓋該等第一遮罩圖案以及該目標層。在一些實施例中，該加襯層包括一有機聚合物材料。在步驟S37，一或多個第二遮罩圖案形成在該加襯層上以及在該等第一遮罩圖案之間。在一些實施例中，該等第一遮罩圖案直接接觸該目標層，同時該一或多個第二遮罩圖案藉由該加襯層而與該目標層分隔開。在一些實施例中，每一個第二遮罩圖案的上表面高於該等第一遮罩圖案的各上表面。
接著，在步驟S39，使用該等第一遮罩圖案與該一或多個第二遮罩圖案當作一遮罩而在該加襯層上執行一蝕刻製程。在一些實施例中，該蝕刻製程包括一乾蝕刻製程，該加襯層具有一蝕刻率，該蝕刻率大於該等第一遮罩圖案的蝕刻率以及該一或多個第二遮罩圖案的蝕刻率中的 每一個。
在一些實施例中，蝕刻該目標層以形成多個突出部，該等突出部從該目標層的一基部朝上延伸。在一些實施例中，該蝕刻目標層的該等突出部在其間具有一第三間距，該第三間距小於在該等第一遮罩圖案間的該第一間距。在步驟S41，移除該加襯層的該等餘留部分、該等第一遮罩圖案以及該一或多個第二遮罩圖案，且在步驟S41之後獲得半導體元件結構200。
圖3到圖13是剖視示意圖，例示依據本揭露一些實施例藉由圖1的製備方法10所製備之半導體元件結構100(圖13)的不同階段。如圖3所示，依據一些實施例，一目標層103形成在一半導體基底101上。個別的步驟繪示在如圖1所示的製備方法10中的步驟S11。
半導體基底101可為一半導體晶圓，例如矽晶圓。另外或是此外，半導體基底101可包含元素(elementary)半導體材料、化合物(compound)半導體材料及/或合金半導體材料。元素半導體材料的例子可包括結晶矽(crystal silicon)、多晶矽(polycrystalline silicon)、非晶矽(amorphous silicon)、鍺及/或鑽石，但並不以此為限。化合物半導體材料的例子可包括碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)及/或銻化銦(indium antimonide)，但並不以此為限。合金半導體材料的例子可包括矽鍺(SiGe)、磷砷化鎵(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)及/或磷砷化鎵銦(GaInAsP)，但並不以此為限。
在一些實施例中，半導體基底101包括一磊晶層(epitaxial layer)。舉例來說，半導體基底101具有一磊晶層，覆蓋一塊狀(bulk)半導體上。在一些實施例中，半導體基底101為一絕緣體上覆半導體(semiconductor-on-insulator)基底，其可包括一基底、一埋入氧化物層(buried oxide layer)以及一半導體層，而埋入氧化物層位在基底上，半導體層位在埋入氧化物層上，而絕緣體上覆半導體基底例如一絕緣體上覆矽(silicon-on-insulator，SOI)基底、一絕緣體上覆矽鍺(silicon germanium-on-insulator，SGOI)基底或一絕緣體上覆鍺(germanium-on-insulator，GOI)基底。絕緣體上覆半導體基底可使用氧離子佈植分離(separation by implanted oxygen，SIMOX)、晶圓接合(wafer bonding)及/或其他可應用的方法製造。
在一些實施例中，目標層103包括一介電材料，例如氧化矽、氮化矽、氮氧化矽、一低介電常數介電材料或是其他適合的材料。然而，可利用任何適合的材料。在一些實施例中，目標層103的製作技術包含一沉積製程，例如一化學氣相沉積(CVD)製程、一物理氣相沉積(PVD)製程、一原子層沉積(ALD)製程、一旋轉塗佈製程或是其他適合的方法。
仍請參考圖3，依據一些實施例，一第一遮罩層105形成在目標層103上，而具有多個開口110的一圖案化硬遮罩107形成在第一遮罩層105上。用於形成第一遮罩層105的一些材料與製程可類似於或相同於用於形成目標層103的材料與製程，且在文中不再重複。在一些實施例中，第一遮罩層105與目標層103包括不同材料，以便在接下來的一或多個蝕刻製程中可為不同的多個蝕刻選擇性。
此外，圖案化硬遮罩107的製作技術可包含一程序，該程序包括沉積以及圖案化。在一些實施例中，圖案化硬遮罩107具有暴露第 一遮罩層105的多個開口110，而圖案化硬遮罩107當作用於一接續之蝕刻製程的一遮罩。在一些實施例中，圖案化硬遮罩107包括氧化矽、氮化矽、氮氧化矽、碳氧化矽、氮化矽碳、金屬氧化物或其他適合的材料。在一些實施例中，選擇圖案化硬遮罩107以具有比第一遮罩層105更低的一蝕刻率。
接下來，如圖4所示，依據一些實施例，使用圖案化硬遮罩107當作一遮罩而在第一遮罩層105上執行一蝕刻製程，以便形成多個第一遮罩圖案115以及多個開口120。個別的步驟繪示在如圖1所示的製備方法10中的步驟S13。在一些實施例中，該等第一遮罩圖案115藉由該等開口120而相互分隔開，而目標層103藉由該等開口120而暴露。該蝕刻製程可為一濕蝕刻製程、一乾蝕刻製程或其組合。
如圖5所示，依據一些實施例，在該等開口120形成在該等第一遮罩圖案115之間之後，移除圖案化硬遮罩107。在一些實施例中，藉由一剝除製程、一灰化(ashing)製程、一蝕刻製程或其他適合的製程而移除圖案化硬遮罩107。在一些實施例中，任何兩個相鄰第一遮罩圖案115在其間具有一第一間距P1。在一些實施例中，每一個開口120具有一第一寬度W1。
然後，如圖6所示，依據一些實施例，形成一能量可移除層123以共形地覆蓋該等第一遮罩圖案115以及目標層103。個別的步驟繪示在如圖1所示的製備方法10中的步驟S15。在一些實施例中，多個開口130形成在能量可移除層123上以及在該等第一遮罩圖案115之間。
在一些實施例中，能量可移除層123包括一交聯化合物，該交聯化合物具有一交聯功能基(cross-linking functional group)。在一些 實施例中，該交聯功能基包括一雙鍵結。在一些實施例中，該交聯化合物具有一氫鍵性基(hydrogen-bonding group)、一可聚合物化丁二炔基(polymerizable diacetylene group)或其組合。在一些實施例中，能量可移除層123的製作技術包含一沉積製程，例如一CVD製程、一PVD製程、一ALD製程。
接著，如圖7所示，依據一些實施例，執行一能量處理製程以形成多個處理部分123a在能量可移除層123中。個別的步驟繪示在如圖1所示的製備方法10中的步驟S17。在一些實施例中，能量可移除層123的多個水平部分轉換成該等處理部分123a，同時能量可移除層123的多個垂直部分則維持未處理(例如未處理部分123b)。在一些實施例中，該能量處理製程為一電子束寫入製程。然而，可替代地使用任何其他適合的製程，例如離子束寫入製程。
如圖8所示，依據一些實施例，在執行該能量處理製程之後，移除該等處理部分123a以形成多個能量可移除間隙子123b(例如該等未處理部分)在每一個第一遮罩圖案115的相對兩側壁SW1上。個別的步驟繪示在如圖1所示的製備方法10中的步驟S19。可藉由一剝除製程、一灰化製程、一蝕刻製程或其他適合的製程而移除該等處理部分123a。依據一些實施例，在移除該等處理部分123a之後，藉由在相鄰第一遮罩圖案115之各側壁SW1上的該等能量可移除間隙子123b之間的多個開口140而部分暴露目標層103。
接下來，如圖9所示，依據一些實施例，一第二遮罩層147形成在該等能量可移除間隙子123b與該等第一遮罩圖案115上。在一些實施例中，圖9的該等開口140被第二遮罩層147所填滿。用於形成第二遮罩 層147的一些材料可類似於或相同於用於形成圖3之第一遮罩層105的材料，且在文中不再重複。在一些實施例中，第二遮罩層147與目標層103包括不同材料，以使在接續的一或多個蝕刻製程中的多個蝕刻選擇性可以是不同的。在一些實施例中，第二遮罩層147以及該等第一遮罩圖案115包括不同材料。
然後，請參考圖10，依據一些實施例，在第二遮罩層147上執行一平坦化製程以移除在該等能量可移除間隙子123b與該等第一遮罩圖案115上之多餘的第二遮罩層147，以使多個第二遮罩圖案157形成在該等開口140中(如圖8所示)。個別的步驟繪示在如圖1所示的製備方法10中的步驟S21。該平坦化製程可包括一化學機械研磨(CMP)製程。
在執行該平坦化製程之後，該等第一遮罩圖案115的各上表面T1、該等第二遮罩圖案157的各上表面T2以及該等能量可移除間隙子123b的各上表面T3為大致相互呈共面。在本揭露的內容中，字詞「大致上(substantially)」意指較佳者為至少90%，更佳者為95%，再更佳者為98%，而最佳者為99%。依據一些實施例，雖然以兩個第二遮罩圖案157當作例子，然而，該等第二遮罩圖案157的數量可以少於兩個或者可以多於兩個。在一些實施例中，該等第二遮罩圖案157的數量取決於該等第一遮罩圖案115的數量。
接著，如圖11所示，依據一些實施例，移除該等能量可移除間隙子123b。個別的步驟繪示在如圖1所示的製備方法10中的步驟S23。在一些實施例中，藉由一剝除製程而移除該等能量可移除間隙子123b。然而，可替代地使用任何其他適合的製程，例如一蝕刻製程。
依據一些實施例，在移除該等能量可移除間隙子123b之 後，藉由多個開口160而部分暴露目標層103。在一些實施例中，該等第二遮罩圖案157與相鄰的該等第一遮罩圖案115在其間具有一第二間距P2。在一些實施例中，第二間距P2小於在任何兩個相鄰的第一遮罩圖案115之間的第一間距P1。再者，在一些實施例中，每一個開口160具有一第二寬度W2。在一些實施例中，第二寬度W2小於在如圖5所示的該等第一遮罩圖案115之間的該等開口120之第一寬度W1。
接下來，如圖12所示，依據一些實施例，使用該等第一遮罩圖案115與該等第二遮罩圖案157當作一遮罩而蝕刻目標層103，以使多個開口170形成在目標層103中。個別的步驟繪示在如圖1所示的製備方法10中的步驟S25。在一些實施例中，藉由一乾蝕刻製程而蝕刻目標層103。在一些實施例中，該等開口170的製作技術包含加深該等開口160。
然後，如圖13所示，依據一些實施例，移除該等第一遮罩圖案115以及該等第二遮罩圖案157。個別的步驟繪示在如圖1所示的製備方法10中的步驟S27。在一些實施例中，藉由一或多個剝除製程、灰化製程、蝕刻製程或是其他是合的製程而移除該等第一遮罩圖案115以及該等第二遮罩圖案157。
在一些實施例中，蝕刻目標層103以形成多個突出部103a，該等突出部103a從目標層103的一基部103b而朝上延伸。在一些實施例中，目標層103之兩個相鄰的突出部103a在其間具有一第二間距P2，其大致相同於在該等第二遮罩圖案157與該等第一遮罩圖案115之間的間距，而第二間距P2小於在該等第一遮罩圖案115之間的第一間距P1。因此，可獲得具有多個微間距圖案的半導體元件結構100。
圖14到圖20是剖視示意圖，例示依據本揭露一些實施例藉 由圖2的製備方法30所製備之半導體元件結構200(圖20)的不同階段。如圖14所示，在形成目標層103與該等第一遮罩圖案115之後(對應於圖2的步驟S31以及S33，其細節已在參考圖3到圖5的該等實施例中進行討論)，形成一加襯層223以共形地覆蓋該等第一遮罩圖案115以及目標層103。個別的步驟繪示在如圖2所示的製備方法30中的步驟S35。
在一些實施例中，多個開口230形成在加襯層223上以及在該等第一遮罩圖案115之間。在一些實施例中，加襯層223包含一有機聚合物材料，例如樹脂、苯環丁烯(benzocyclobutene，BCB)或其他適合的材料。在一些實施例中，加襯層223的製作技術包含一沉積製程，例如一CVD製程、一PVD製程、一ALD製程或其他適合的方法。此外，如上所述，任何兩個相鄰的第一遮罩圖案115在其間具有一第一間距P1，而在兩個相鄰的第一遮罩圖案115之間的每一個開口120具有一第一寬度W1。
接著，如圖15所示，依據一些實施例，一第二遮罩層247形成在加襯層223上。在一些實施例中，圖14的該等開口230被第二遮罩層247所填滿。用於形成第二遮罩層247的一些材料可類似於或是相同於用於形成圖3的第一遮罩層105的材料，且在文中不再重複。在一些實施例中，第二遮罩層247與目標層103包括不同材料，以使在接續的一或多個蝕刻製程中的多個蝕刻選擇性可能是不同的。在一些實施例中，第二遮罩層247與該等第一遮罩圖案115包括不同材料。
然後，如圖16所示，依據一些實施例，在第二遮罩層247上執行一平坦化製程以移除在加襯層223上的多餘第二遮罩層247，以使該等第二遮罩圖案257形成在該等開口230中(參考圖14)。在一些實施例中，每一個第二遮罩圖案257形成在加襯層223上以及在兩個相鄰第一遮 罩圖案115之間。個別的步驟繪示在如圖2所示的製備方法30中的步驟S37。該平坦化製程可包括一CMP製程。
在執行該平坦化製程之後，該等第二遮罩圖案257的各上表面T4大致與加襯層223的各上表面T5大致呈共面，上表面T4及T5均高於該等第一遮罩圖案115的各上表面T1。依據一些實施例，雖然以兩個遮罩圖案257當作例子，然而，該等第二遮罩圖案257的數量可小於兩個或是大於兩個。在一些實施例中，該等第二遮罩圖案257的數量取決於該等第一遮罩圖案115的數量。
接著，如圖17到圖19所示，依據一些實施例，使用該等第一遮罩圖案115以及該等第二遮罩圖案257當作一遮罩而在加襯層223與目標層103上執行一蝕刻製程，以使多個開口270形成在目標層103中。個別的步驟繪示在如圖2所示的製備方法30中的步驟S39。在一些實施例中，藉由一乾蝕刻製程而蝕刻目標層103。
圖17到圖19為依據一些實施例分別在蝕刻製程中的不同階段。在一些實施例中，在該蝕刻製程期間，加襯層223的蝕刻率大於該等第一遮罩圖案115的蝕刻率以及該等第二遮罩圖案257的蝕刻率。
如圖17所示，在該蝕刻製程的第一階段期間，加襯層223的蝕刻率高於該等第二遮罩圖案257的蝕刻率。因此，該等第二遮罩圖案257可為一蝕刻遮罩，以避免加襯層223之下層各部分被蝕刻，同時蝕刻加襯層223在該等第一遮罩圖案115上的各部分以暴露該等第一遮罩圖案115。
接下來，如圖18所示，依據一些實施例，在該蝕刻製程的第二階段期間，由於加襯層223的蝕刻率高於該等第一遮罩圖案115的蝕 刻率，所以蝕刻在每一對相鄰第一遮罩圖案115與第二遮罩圖案257之間的加襯層223的一些部分，以形成暴露下層目標層103的多個開口260，同時大致未蝕刻該等第一遮罩圖案115。此外，每一個開口260具有一第三寬度W3。在一些實施例中，第三寬度W3小於如圖14所示之該等第一遮罩圖案115之間的該等開口150之第一寬度W1。
然後，如圖19所示，依據一些實施例，在該蝕刻製程的最後階段期間，加深該等開口260以形成該等開口270在目標層103中。在一些實施例中，加襯層223的該等餘留部分夾置在該等第二遮罩圖案257與目標層103之間。
接著，如圖20所示，依據一些實施例，移除加襯層223的該等餘留部分、該等第一遮罩圖案115以及該等第二遮罩圖案257。個別的步驟繪示在如圖2所示的製備方法30中的步驟S41。在一些實施例中，藉由一或多個剝除製程、灰化製程、蝕刻製程或其他適合的製程而移除加襯層223的該等餘留部分、該等第一遮罩圖案115以及該等第二遮罩圖案257。
在一些實施例中，蝕刻目標層103以形成多個突出部103a，該等突出部103a從目標層103的一基部103b而朝上延伸。在一些實施例中，目標層103的兩個相鄰突出部103a在其間距有一第三間距P3，其大致相同於該等第二遮罩圖案257與該等第一遮罩圖案115之間的間距(參考圖18及圖19)，且第三間距P3小於在該等第一遮罩圖案115之間的第一間距P1。因此，可獲得具有多個微間距圖案的半導體元件結構200。
在本揭露中提供有一種半導體元件結構的製備方法之一些實施例。在一些實施例中，該製備方法包括形成多個第一遮罩圖案(例如 該等第一遮罩圖案115)在一目標層(例如目標層103)上；以及形成多個能量可移除間隙子(例如該等能量可移除間隙子123b)在每一個第一遮罩圖案的相對兩側壁上。該製備方法亦包括形成一或多個第二遮罩圖案(例如該等第二遮罩圖案157)在目標層上以及在該等能量可移除間隙子之間；以及移除該等能量可移除間隙子。此外，使用該等第一遮罩圖案與該等第二遮罩圖案當作一遮罩而蝕刻該目標層，以便形成多個突出部(例如該等突出部103a)，而該等突出部從該目標層的一基部(例如基部103b)而朝上延伸。在一些實施例中，該目標層的該等突出部間的間距小於該等第一遮罩圖案之間的間距(例如P2<P1)，可獲得具有多個微間距圖案的半導體元件結構。
在一些其他實施例中，該製備方法包括形成多個第一遮罩圖案在一目標層上；以及形成一加襯層(例如加襯層223)以覆蓋該等第一遮罩圖案以及該目標層。該製備方法亦包括形成一或多個第二遮罩圖案在該加襯層上以及在該等第一遮罩圖案之間；以及使用該等第一遮罩圖案以及該等第二遮罩圖案當作一遮罩而在該加襯層上執行一蝕刻製程，以便形成多個突出部，該等突出部從該目標層的一基部朝上延伸。在一些實施例中，在該目標層的該等突出部之間的間距小於該等第一遮罩圖案之間的間距(例如P3<P1)，而可獲得具有多個微間距圖案的半導體元件結構。
本揭露之一實施例提供一種半導體元件結構的製備方法。該製備方法包括形成一目標層在一半導體基底上；以及形成複數個第一遮罩圖案在該目標層上。該製備方法亦包括形成複數個能量可移除間隙子在每一個第一遮罩圖案的相對兩側壁上；以及形成一第二遮罩圖案在該目標層上以及在該等能量可移除間隙子之間。該製備方法還包括移除該等能量 可移除間隙子；以及使用該等第一遮罩圖案與該第二遮罩圖案當作一遮罩而蝕刻該目標層。
本揭露之另一實施例提供一種半導體元件結構的製備方法。該製備方法包括形成一目標層在一半導體基底上；以及形成複數個第一遮罩圖案在該目標層上。該製備方法亦包括形成一加襯層以共形地覆蓋該等第一遮罩圖案與該目標層。一第一開口形成在該加襯層上以及在該等第一遮罩圖案之間。該製備方法還包括以一第二遮罩圖案填滿該第一開口；以及使用該等第一遮罩圖案與該第二遮罩圖案當作一遮罩而在該加襯層與該目標層上執行一蝕刻製程，以使複數個第二開口形成在該目標層中。
本揭露的該等實施例具有一些有利的特徵。藉由使用該等第一遮罩圖案以及該等第二遮罩圖案當作一遮罩而蝕刻該目標層，該目標層的該等突出部之間的間距小於該等第一遮罩圖案之間的間距，並可獲得具有多個微間距圖案的半導體元件結構。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、 機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
100:半導體元件結構 101:半導體基底 103:目標層 103a:突出部 103b:基部 170:開口 P2:第二間距 W2:第二寬度

Claims (13)

  1. 一種半導體元件結構的製備方法，包括：形成一目標層在一半導體基底上；形成複數個第一遮罩圖案在該目標層上；形成複數個能量可移除間隙子在每一個第一遮罩圖案的相對兩側壁上，其中該等能量可移除間隙子包含一交聯化合物，其中該交聯化合物具有一交聯功能基；形成一第二遮罩圖案在該目標層上以及在該等能量可移除間隙子之間；移除該等能量可移除間隙子；以及僅使用該等第一遮罩圖案與該第二遮罩圖案當作一遮罩而蝕刻該目標層。
  2. 如請求項1所述之半導體元件結構的製備方法，其中該等能量可移除間隙子直接接觸該目標層。
  3. 如請求項1所述之半導體元件結構的製備方法，其中該等能量可移除間隙子直接接觸每一個第一遮罩圖案的該相對兩側壁。
  4. 如請求項1所述之半導體元件結構的製備方法，其中該第二遮罩圖案直接接觸該目標層。
  5. 如請求項1所述之半導體元件結構的製備方法，其中該第二遮罩圖案形成在該等第一遮罩圖案之間且直接接觸該等能量可移除間隙子。
  6. 如請求項1所述之半導體元件結構的製備方法，其中該第二遮罩圖案藉由該等能量可移除間隙子而與該等第一遮罩圖案分隔開。
  7. 如請求項1所述之半導體元件結構的製備方法，其中該等第一遮罩圖案、該第二遮罩圖案以及該等能量可移除間隙子的各上表面大致呈共面。
  8. 如請求項1所述之半導體元件結構的製備方法，其中在形成該第二遮罩圖案之後，移除該等能量可移除間隙子。
  9. 如請求項1所述之半導體元件結構的製備方法，其中在移除該等能量可移除間隙子之後，蝕刻該目標層。
  10. 如請求項1所述之半導體元件結構的製備方法，其中在蝕刻該目標層之後，移除該等第一遮罩圖案與該第二遮罩圖案。
  11. 如請求項1所述之半導體元件結構的製備方法，其中在蝕刻該目標層之後，該目標層具有複數個突出部，該等突出部從該目標層的一基部朝上延伸，而在該等第一遮罩圖案之間的一第一間距大於在該目標層之該等突出部之間的一第二間距。
  12. 如請求項1所述之半導體元件結構的製備方法，其中該等能量可移除間隙子的形成包括：形成一能量可移除層以共形地覆蓋該目標層與該等第一遮罩圖案；在該能量可移除層上執行一能量處理製程以將該能量可移除層的一些部分轉換成多個處理部；以及移除該等處理部以使該能量可處理層的一些部分保留在每一個第一遮罩圖案的相對兩側壁上。
  13. 如請求項12所述之半導體元件結構的製備方法，其中在移除該能量可移除層的該等處理部之後，部分暴露該目標層。
TW111116059A 2022-02-11 2022-04-27 具有能量可移除間隙子之半導體元件結構的製備方法 TWI817469B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/669,547 2022-02-11
US17/669,547 US20230260799A1 (en) 2022-02-11 2022-02-11 Method for preparing semiconductor device structure with energy removable spacers

Publications (2)

Publication Number Publication Date
TW202332988A TW202332988A (zh) 2023-08-16
TWI817469B true TWI817469B (zh) 2023-10-01

Family

ID=87559079

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111116059A TWI817469B (zh) 2022-02-11 2022-04-27 具有能量可移除間隙子之半導體元件結構的製備方法

Country Status (3)

Country Link
US (1) US20230260799A1 (zh)
CN (1) CN116631863A (zh)
TW (1) TWI817469B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224569A (zh) * 2008-11-24 2011-10-19 美光科技公司 形成用于集成电路的掩蔽图案的方法
CN103578970A (zh) * 2012-08-08 2014-02-12 爱思开海力士有限公司 制造半导体器件的方法
TW201735155A (zh) * 2015-11-16 2017-10-01 東京威力科創股份有限公司 具有第一材料與第二材料之結構圖案層的蝕刻方法
TW202101596A (zh) * 2019-03-15 2021-01-01 台灣積體電路製造股份有限公司 半導體結構的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10546772B2 (en) * 2016-03-30 2020-01-28 Intel Corporation Self-aligned via below subtractively patterned interconnect
US11437492B2 (en) * 2020-05-20 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224569A (zh) * 2008-11-24 2011-10-19 美光科技公司 形成用于集成电路的掩蔽图案的方法
CN103578970A (zh) * 2012-08-08 2014-02-12 爱思开海力士有限公司 制造半导体器件的方法
TW201735155A (zh) * 2015-11-16 2017-10-01 東京威力科創股份有限公司 具有第一材料與第二材料之結構圖案層的蝕刻方法
TW202101596A (zh) * 2019-03-15 2021-01-01 台灣積體電路製造股份有限公司 半導體結構的形成方法

Also Published As

Publication number Publication date
US20230260799A1 (en) 2023-08-17
TW202332988A (zh) 2023-08-16
CN116631863A (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
TWI646629B (zh) 用於積體電路裝置之間隔物啟用之主動隔離
US20240153772A1 (en) Method for preparing semiconductor device structure with lining layer
TW201905981A (zh) 邊界間隙壁結構及積體化
TWI817469B (zh) 具有能量可移除間隙子之半導體元件結構的製備方法
TWI833197B (zh) 具有不同深度特徵之半導體元件結構的製備方法
TWI809809B (zh) 具有不同深度特徵之半導體元件結構的製備方法
TWI855317B (zh) 具有不同深度特徵之半導體元件結構的製備方法
US20240304444A1 (en) Method for preparing semiconductor device structure having features of different depths
US20230223260A1 (en) Method for preparing semiconductor device structure having features of different depths
US20230223261A1 (en) Method for preparing semiconductor device structure with features at different levels
US20230223246A1 (en) Method for preparing semiconductor device structure with features at different levels
TWI799193B (zh) 斜角蝕刻方法及半導體元件結構的製備方法
US11501970B2 (en) Semiconductor device structure with a fine pattern
US11942331B2 (en) Method for preparing semiconductor device structure with isolation patterns having different heights
US20100173497A1 (en) Method of fabricating semiconductor integrated circuit device
US11876000B2 (en) Method for preparing semiconductor device structure with patterns having different heights
US20230207327A1 (en) Bevel etching method
US20230205081A1 (en) Method for preparing semiconductor device structure including bevel etching process
TW202345202A (zh) 使用含氮圖案之半導體元件結構的製備方法
TW202312275A (zh) 製造半導體裝置和圖案化半導體結構的方法