TWI799193B - 斜角蝕刻方法及半導體元件結構的製備方法 - Google Patents
斜角蝕刻方法及半導體元件結構的製備方法 Download PDFInfo
- Publication number
- TWI799193B TWI799193B TW111109654A TW111109654A TWI799193B TW I799193 B TWI799193 B TW I799193B TW 111109654 A TW111109654 A TW 111109654A TW 111109654 A TW111109654 A TW 111109654A TW I799193 B TWI799193 B TW I799193B
- Authority
- TW
- Taiwan
- Prior art keywords
- energy
- sensitive layer
- energy sensitive
- layer
- semiconductor substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 149
- 239000004065 semiconductor Substances 0.000 title claims abstract description 120
- 238000005530 etching Methods 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 230000002093 peripheral effect Effects 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims description 49
- 238000004132 cross linking Methods 0.000 claims description 25
- 238000010336 energy treatment Methods 0.000 claims description 21
- 238000002360 preparation method Methods 0.000 claims description 15
- 125000000524 functional group Chemical group 0.000 claims description 14
- 150000001875 compounds Chemical class 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 11
- 238000010894 electron beam technology Methods 0.000 claims description 11
- 230000014759 maintenance of location Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 19
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000007547 defect Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- LLCSWKVOHICRDD-UHFFFAOYSA-N buta-1,3-diyne Chemical group C#CC#C LLCSWKVOHICRDD-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31058—After-treatment of organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
本揭露提供一種斜角蝕刻方法及半導體元件結構的製備方法。該斜角蝕刻方法包括形成一目標層在一半導體基底上，以及形成一能量敏感層在該目標層上。該斜角蝕刻方法亦包括執行一能量處理製程以形成一處理部在該能量敏感層中。該處理部為一周圍區。該斜角蝕刻方法還包括移除該處理部以使該能量敏感層的一餘留部分在被該周圍區所圍繞的一中心區中，以及將該能量敏感層之該餘留部分的一圖案轉移到該目標層。
Description
本申請案主張美國第17/562,193及17/562,633號專利申請案之優先權（即優先權日均為「2021年12月27日」），其內容以全文引用之方式併入本文中。
本揭露關於一種斜角蝕刻方法及半導體元件結構的製備方法。
對於許多現代應用，半導體元件是不可或缺的。隨著電子科技的進步，半導體元件的尺寸變得越來越小，於此同時提供較佳的功能以及包含較大的積體電路數量。由於半導體元件的規格小型化，實現不同功能的半導體元件之不同型態與尺寸規模，整合(integrated)並封裝(packaged)在一單一模組中。再者，許多製造步驟執行於各式不同型態之半導體裝置的整合(integration)。
然而，該等半導體元件的製造與整合包含許多複雜步驟與操作。在該等半導體元件中的整合變得越加複雜。該等半導體元件之製造與整合的複雜度中的增加可造成多個缺陷，例如在導電線中形成的空孔(void)，其由於難以填充高深寬比之開孔(opening)所造成。據此，有持續改善該等半導體元件之製造流程的需要，以便對付該等缺陷並可加強其效能。
上文之「先前技術」說明僅提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體元件結構的製備方法。該製備方法包括形成一目標層在一半導體基底上；以及形成一能量敏感層在該目標層上。該製備方法亦包括執行一能量處理製程以形成一處理部在該能量處理層中。該處理部為在一周圍區中。該製備方法還包括移除該處理部以使該能量敏感層之一餘留部分為被該周圍區所圍繞的一中心區；以及將該能量敏感層之該餘留部分的一圖案轉移到該目標層。
在一實施例中，該半導體基底的一斜角部被該處理部所覆蓋。在一實施例中，在該目標層蝕刻之後，暴露該半導體基底的該斜角部。在一實施例中，該能量敏感層包括一交聯化合物，該交聯化合物具有一交聯官能基(cross-linking functional group)。在一實施例中，該交聯官能基包括一雙鍵結。在一實施例中，該處理部直接接觸該目標層。
在一實施例中，在移除該處理部之後，部分暴露該目標層。在一實施例中，該能量敏感層之該餘留部分的該圖案藉由一乾蝕刻製程而轉移到該目標層。在一實施例中，該製備方法還包括在該能量敏感層之該餘留部分的該圖案轉移到該目標層之後，移除該能量敏感層的該餘留部分。在一實施例中，該能量處理製程為一電子束直寫製程(electron-beam (e-beam) writing process)。
本揭露之另一實施例提供一種半導體元件結構的製備方法。該製備方法包括形成一目標層在一半導體基底上；以及形成一能量敏感層在該目標層上。該製備方法亦包括在該能量敏感層上執行一能量處理製程以將該能量敏感層的一部份轉變成一處理部。該能量敏感層的一未處理部被該處理部所圍繞。該製備方法還包括移除該處理部；以及將該能量敏感層之該未處理部的一圖案轉移到該目標層，以便暴露該半導體基底。
在一實施例中，該能量敏感層的該處理部與該半導體基底的一斜角部重疊。在一實施例中，該能量敏感層的該未處理部並未與該半導體基底的一斜角部重疊。在一實施例中，該處理部穿過該能量敏感層。在一實施例中，該處理部的一下表面高於該目標層的一上表面。在一實施例中，能量處理製程為一電子束直寫製程。
在一實施例中，該製備方法還包括：形成一圖案化硬遮罩在該能量敏感層上；以及使用該圖案化硬遮罩當作一遮罩而執行一能量處理製程。在一實施例中，該能量敏感層的一中心區被該圖案化硬遮罩所覆蓋。在一實施例中，該能量敏感層包括一交聯化合物，該交聯化合物具有一交聯官能基。在一實施例中，該交聯官能基包括一雙鍵結。
本揭露提供一種半導體元件結構之製備方法的一些實施例。該製備方法包括依序形成一目標層以及一能量敏感層在一半導體基底上，以及藉由執行一能量處理製程而形成一處理部在該能量敏感層中。該製備方法亦包括移除該處理部，以及將該能量敏感層之一餘留部分的一圖案轉移到該目標層，以便暴露該半導體基底。在一些實施例中，該能量敏感層的該處理部為在一周圍區中，且該能量敏感層的該餘留部為在一中心區中。因此，可移除直接在該半導體基底之該斜角部(例如該半導體基底在該周圍區中的該部分)上的該等材料。所以，可有效地降低或避免發生在該半導體基底之該斜角部上的圖案剝離(pattern peeling)及/或崩塌(collapse)，並可改善該半導體元件的良率。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。
此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。
圖1是流程示意圖，例示本揭露一些實施例之半導體元件結構100的製備方法10，且製備方法10包括步驟S11、S13、S15、S17以及S19。圖1的步驟S11~S19先簡短地介紹，然後再結合下列圖示進行詳細描述。如圖1所示，製備方法10開始於步驟S11，其為一目標層形成在一半導體基底上。
接著，在步驟S13，一能量敏感層形成在該目標層上。在一些實施例中，該能量敏感層包括一交聯化合物，該交聯化合物具有一交聯官能基(cross-linking functional group)。在一些實施例中，該交聯官能基包括一雙鍵結(double bond)。在步驟S15，執行一能量處理製程以形成一處理部在該能量敏感層中。在一些實施例中，該處理部為在一周圍區中，且一未處理部為在一中心部中，該中心部被該周圍部所圍繞。在一些實施例中，該能量處理製程為一電子束直寫製程(electron-beam (e-beam) writing process)。
接下來，在步驟S17，移除該處理部，且在步驟S19，該能量敏感層之該餘留(未處理)部的該圖案則轉移到該目標層。在一些實施例中，藉由一乾蝕刻製程而轉移該圖案。在一些實施例中，在該蝕刻製成之後，即暴露該半導體基底的該斜角部(例如該半導體基底在該周圍區中的該部分)。
圖2是流程示意圖，例示本揭露一些實施例之半導體元件結構100的製備方法30，製備方法30包括步驟S31、S33、S35、S37、S39以及S41。製備方法30類似於圖1所描述的製備方法10，除了下列步驟之外：一圖案化硬遮罩形成在該能量敏感層上，以及使用該圖案化硬遮罩當作一遮罩以執行該能量處理製程。製備方法30的步驟S31~S41先簡短地介紹，然後再結合下列圖示進行詳細描述。
如圖2所示，製備方法30開始於步驟S31其為一目標層形成在一半導體基底上，而在步驟S33，一能量敏感層形成在該目標層上。步驟S31與S33相對應圖1的步驟S11與S13。在一些實施例中，該能量敏感層包括一交聯化合物，該交聯化合物具有一交聯官能基。在一些實施例中，該交聯官能基具有一雙鍵結。
然後，在步驟S35，一圖案化硬遮罩形成在該能量敏感層上。在一些實施例中，該圖案化硬遮罩覆蓋該能量敏感層在一中心區中的一部分，且暴露該能量敏感層在一周圍區中的一部分，而該周圍區圍繞該中心區。在步驟S37，使用該圖案化硬遮罩當作一遮罩而執行一能量處理製程，以使一處理部形成在該能量敏感層中。在一些實施例中，該能量處理製程為一電子束直寫製程。
接著步驟S37之後，在步驟S39，移除該能量敏感層的該處理部以及該圖案化硬遮罩。可單獨移除該圖案化硬遮罩與該未處理部，或是可藉由相同製程進行移除。接著，在步驟S41，該能量敏感層之該餘留(未處理)部的該圖案則轉移到該目標層，其對應如圖1所示之製備方法10的步驟S19。在一些實施例中，藉由一乾蝕刻製程轉移該圖案。在一些實施例中，在該蝕刻製程之後，即暴露該半導體基底的該斜角部(例如該半導體基底在該周圍區中的該部分)。
圖3到圖12是頂視示意圖及剖視示意圖，例示本揭露一些實施例藉由圖1之製備方法10形成半導體元件結構100的不同中間階段。如圖3及圖4所示，依據一些實施例，一目標層103形成在一半導體基底101上，以及一能量敏感層105形成在目標層103上。各個步驟描述成在如圖1所示之製備方法10中的步驟S11及S13。
半導體基底101可為一半導體晶圓，例如一矽晶圓。另外或是此外，半導體基底101可包含元素(elementary)半導體材料、化合物(compound)半導體材料及/或合金半導體材料。元素半導體材料的例子可包括結晶矽(crystal silicon)、多晶矽(polycrystalline silicon)、非晶矽(amorphous silicon)、鍺及/或鑽石，但並不以此為限。化合物半導體材料的例子可包括碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)及/或銻化銦(indium antimonide)，但並不以此為限。合金半導體材料的例子可包括矽鍺(SiGe)、磷砷化鎵(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)及/或磷砷化鎵銦(GaInAsP)，但並不以此為限。
在一些實施例中，半導體基底101包括一磊晶層(epitaxial layer)。舉例來說，半導體基底101具有一磊晶層，係覆蓋一塊狀(bulk)半導體上。在一些實施例中，半導體基底101為一絕緣體上覆半導體(semiconductor-on-insulator)基底，其係可包括一基底、一埋入氧化物層(buried oxide layer)以及一半導體層，而埋入氧化物層位在基底上，半導體層位在埋入氧化物層上，而絕緣體上覆半導體基底係例如一絕緣體上覆矽(silicon-on-insulator，SOI)基底、一絕緣體上覆矽鍺(silicon germanium-on-insulator，SGOI)基底或一絕緣體上覆鍺(germanium-on-insulator，GOI)基底。絕緣體上覆半導體基底可使用氧離子佈植分離(separation by implanted oxygen，SIMOX)、晶圓接合(wafer bonding)及/或其他適合的方法製造。
在一些實施例中，目標層103包括一介電材料，例如氧化矽、氮化矽、氮氧化矽、一低介電常數的介電材料或其他適合的材料。然而，可使用任何適合的材料。在一些實施例中，目標層103的製作技術可包含一沉積製程，例如化學氣相沉積(CVD)製程、一物理氣相沉積(PVD)製程、一原子層沉積(ALD)製程、一旋轉塗佈製程或是其他適合的方法。
再者，在一些實施例中，能量敏感層105包括一交聯化合物，該交聯化合物具有一交聯官能基。在一些實施例中，該交聯官能基具有一雙鍵結。在一些實施例中，該交聯化合物具有一氫鍵結性基(hydrogen-bonding group)、一可聚合聯乙炔性基(polymerizable diacetylene group)或其組合。類似於形成目標層103的方法，能量敏感層105的製作技術可包含一沉積製程，例如一CVD製程、一PVD製程、一ALD製程、一旋轉塗佈製程或其他適合的方法。
接著，如圖5及圖6所示，依據一些實施例，執行一能量處理製程111以形成一處理部113在能量敏感層105中。在一些實施例中，在能量敏感層105在一周圍區PR中之該部分上執行能量處理製程111，以使能量敏感層105在周圍區PR中的該部分轉變成處理部113，以及能量敏感層105的一未處理部則在一中心區CR中，而中心區CR被周圍區PR所圍繞。各個步驟描述成在如圖1所示之製備方法10中的步驟S15。
在一些實施例中，半導體基底101具有一中心部101a以及一斜角部101b，而斜角部101b圍繞中心部101a。在一些實施例中，斜角部101b為一環型部，位在鄰近半導體基底101的周圍(例如外邊緣)，且通常提供來避免破裂或是便於容易處置半導體基底101。在一些實施例中，為了減少在接下來各製程期間所產生之缺陷與汙染的風險，塗敷在半導體基底101之斜角部101b上的該等材料可設計成被移除。
應當理解，斜角部101b被處理部113所覆蓋。在一些實施例中，在頂視圖中，處理部113與半導體基底101的斜角部101b重疊。在一些實施例中，在頂視圖中，能量敏感層105的未處理部並未與半導體基底101的斜角部101b重疊。
此外，在一些實施例中，能量處理製程111為一電子束直寫製程，而其一電子束使用來當成能量源。然而，其他能量源可使用在能量處理製程111中，例如可見光、UV、DUV、EUV、X-ray、離子束及類似物。在一些實施例中，選擇使用在能量處理製程111中的能量，以使處理部113穿過能量敏感層105。換言之，處理部113的高度相同於能量敏感層105的高度。在一些實施例中，形成處理部113以直接接觸下層的目標層103。
接下來，如圖7及圖8所示，依據一些實施例，移除處理部113以暴露目標層103在周圍區PR中的一部分。各個步驟描述成在如圖1所示之製備方法10中的步驟S17。在一些實施例中，藉由一蝕刻製程而移除處理部113。該蝕刻製程可包括一濕蝕刻製程、一乾蝕刻製程或其組合。
然後，如圖9及圖10所示，依據一些實施例，能量敏感層105之該餘留部分的該圖案轉移到目標層103。各個步驟描述成在如圖1所示之製備方法10中的步驟S19。在一些實施例中，能量敏感層105之該餘留部分的該圖案藉由一蝕刻製程而轉移到目標層103。該蝕刻製程可包括一濕蝕刻製程或是一乾蝕刻製程。
再者，在一些實施例中，在蝕刻目標層103之後，即暴露半導體基底101的斜角部101b。在一些實施例中，在蝕刻目標層103之後，半導體基底101的中心部101a則維持被目標層103的該等餘留部分能量敏感層103所覆蓋。在一些實施例中，執行一非等向姓蝕刻製程以垂直地移除在所有空間中相同數量的材料。在此狀況下，依據一些實施例，在該製程期間移除能量敏感層105的該餘留部分。該非等向性蝕刻製程可包括一乾蝕刻製程。
接著，如圖11及圖12所示，依據一些實施例，若是仍存在有能量敏感層105的任何餘留部分的話，則其可被移除。在一些實施例中，藉由一蝕刻製程(例如一濕蝕刻製程或是一乾蝕刻製程)、一灰化製程或是一平坦化製程(例如一化學機械研磨(CMP)製程)而移除能量敏感層105。在移除能量敏感層105之後，即獲得半導體元件結構100。
由於移除塗覆在半導體基底101之斜角部101b上的材料，因此可消除來自重新附著到半導體基底101的剝離及/或塌陷圖案之未期望的顆粒之問題，並可降低在接下來的各製程期間產生缺陷與汙染的風險。因此，可改善半導體元件結構100的效能與良率。
圖13及圖15為頂視示意圖，例示本揭露一些實施例藉由圖1的製備方法10而形成半導體元件結構100(圖11及圖12)的各中間階段。圖14及圖16是剖視示意圖，例示本揭露一些實施例分別沿圖13及圖15之剖線A-A’的剖面。
接著形成能量敏感層105(圖3及圖4)的步驟之後，如圖13及圖14所示，依據一些實施例，執行一能量處理製程211以形成一處理部213在能量敏感層105中。在一些實施例中，在能量敏感層在周圍區PR覆蓋半導體基底101之斜角部101b中的該部分上執行能量處理製程211，以使能量敏感層105在周圍區PR中的該部分則部分轉換成處理部213。各個步驟描述成在如圖1所示之製備方法10中的步驟S15。
在一些實施例中，能量處理製程211為一電子束直寫製程，而其一電子束使用來當成能量源。然而，其他能量源可使用在能量處理製程211中，例如可見光、UV、DUV、EUV、X-ray、離子束及類似物。在一些實施例中，選擇使用在能量處理製程211中的能量，以使處理部213的下表面高於目標層103的上表面。換言之，處理部213並未穿過能量敏感層105。
再者，在一些實施例中，處理部213的下表面高於能量敏感層105的下表面，以使處理部213的高度小於能量敏感層105的高度。在一些實施例中，處理部213藉由能量敏感層105而與下層的目標層103分隔開。在一些實施例中，能量敏感層105的未處理部主要位在中心區CR中，而中心區CR被周圍區PR所圍繞。
接下來，如圖15及圖16所示，依據一些實施例，移除處理部213。各個步驟描述成在如圖1所示之製備方法10中的步驟S17。在一些實施例中，藉由一蝕刻製程而移除處理部213。該蝕刻製程可包括一濕蝕刻製程、一乾蝕刻製程或是其組合。
在一些實施例中，在移除處理部213之後，目標層103在周圍區PR中的該部分則維持被能量敏感層105的該未處理部所覆蓋。然後，如圖11及圖12所示，依據一些實施例，在圖15及圖16的結構上執行一或多個蝕刻製程，以暴露半導體基底101的斜角部101b，以便獲得半導體元件結構100。各個步驟描述成在如圖1所示之製備方法10中的步驟S19。
在一些實施例中，在能量敏感層105的該未處理部與目標層103上執行一或多個非等向性蝕刻製程，以垂直移除在所有空間中相同數量的材料。該非等向性蝕刻製程可包括一乾蝕刻製程。
由於移除塗覆在半導體基底101之斜角部101b上的材料，因此可消除來自重新附著到半導體基底101的剝離及/或塌陷圖案之未期望的顆粒之問題，並可降低在接下來的各製程期間產生缺陷與汙染的風險。因此，可改善半導體元件結構100的效能與良率。
圖17及圖19為頂視示意圖，例示本揭露一些實施例藉由圖2的製備方法30而形成半導體元件結構100(圖11及圖12)的各中間階段。圖18及圖20是剖視示意圖，例示本揭露一些實施例分別沿圖17及圖19之剖線A-A’的剖面。
接著形成能量敏感層105的步驟(如圖3及圖4，對應如圖2所示之製備方法30中的步驟S31及S33)之後，如圖17及圖18所示，依據些實施例，一圖案化硬遮罩307形成在能量敏感層105上。各個步驟描述成在如圖2所示之製備方法30中的步驟S35。圖案化硬遮罩307的製作技術可包含一程序，包括一沉積製程以及接續的一圖案化製程。在一些實施例中，圖案化硬遮罩307包括氧化矽、氮化矽、氮氧化矽、碳氧化矽、氮化矽碳、金屬氧化物或其他適合的材料。
在一些實施例中，圖案化硬遮罩307形成在中心區CR中。在一些實施例中，能量敏感層105在周圍區PR中的該部分則藉由圖案化硬遮罩307而暴露。在一些實施例中，在頂視圖中，圖案化硬遮罩307並未與半導體基底101的斜角部101b重疊。再者，依據一些實施例，圖案化硬遮罩307當成用於接下來之一能量處理製程的一遮罩。
接著，如圖19及圖20所示，依據一些實施例，執行一能量處理製程311以形成一處理部313在能量敏感層105中。在一些實施例中，使用圖案化硬遮罩307當作一遮罩而在能量敏感層105上執行能量處理製程311，以使能量敏感層105在周圍區PR中的該部分轉變成處理部313。各個步驟描述成在如圖2所示之製備方法30中的步驟S37。
在此情況下，能量處理製程311的能量源可為可見光、紫外光(UV)、深紫外光(DUV)、極紫外線光(EUV)或X-ray。若是該能量源是一電子束或一離子束的話，則可省略圖案化硬遮罩307的形成。在一些實施例中，半導體基底101的斜角部101b可被處理部313所覆蓋。在一些實施例中，在頂視圖中，處理部313與半導體基底101的斜角部101b重疊。在一些實施例中，在頂視圖中，能量敏感層105的未處理部並未與半導體基底101的斜角部101b重疊。
此外，在一些實施例中，選擇使用在能量處理製程311中的能量，以使處理部313穿過能量敏感層105。換言之，處理部313的高度相同於能量敏感層105的高度。在一些實施例中，形成處理部313以直接接觸下層的目標層103。
在形成處理部313之後，可移除圖案化硬遮罩307與處理部313。各個步驟描述成在如圖2所示之製備方法30中的步驟S39。舉例來說，藉由蝕刻、灰化或其組合而可移除處理部313與圖案化硬遮罩307。該蝕刻製程可包括一濕蝕刻製程、一乾蝕刻製程或其組合。圖案化硬遮罩307與處理部313可單獨移除或是可藉由相同製程而移除。
接下來，如圖9及圖10所示，依據一些實施例，能量敏感層之餘留部分(例如未處理部)的該圖案轉移到目標層103。各個步驟描述成在如圖2所示之製備方法30中的步驟S41。在一些實施例中，藉由一乾蝕刻製程而轉移該圖案。
再者，在一些實施例中，在蝕刻目標層103之後，暴露半導體基底101的斜角部101b。在一些實施例中，在蝕刻目標層103之後，半導體基底101的中心部101a維持被目標層103與能量敏感層105的該等餘留部分所覆蓋。然後，如圖11及圖12所示，依據一些實施例，可移除能量敏感層105的該餘留部分，以便獲得半導體元件結構100。
在本揭露中提供一種半導體元件結構之製備方法的多個實施例。該製備方法包括依序形成一目標層(例如目標層103)與一能量敏感層(例如能量敏感層105)在一半導體基底(例如半導體基底101)上；以及藉由執行一能量處理製程(例如能量處理製程111、211以及311)而形成一處理部(例如處理部113、213以及313)在能量敏感層中。該製備方法亦包括移除該處理部，以及將該能量敏感層之一餘留部分的一圖案轉移到該目標層。在一些實施例中，該能量敏感層的該處理部位在一周圍區中，且該能量敏感層的該餘留部分位在一中心區中。因此，可移除直接在該半導體基底之該斜角部(例如該半導體基底在該周圍區中的該部分)上的該等材料。
由於移除塗覆在該半導體基底之該斜角部上的材料，因此可消除來自重新附著到該半導體基底剝離及/或塌陷圖案之未期望的顆粒之問題，並可降低在接下來的各製程期間產生缺陷與汙染的風險。因此，可改善該半導體元件結構的效能與良率。
本揭露之一實施例提供一種半導體元件結構的製備方法。該製備方法包括形成一目標層在一半導體基底上；以及形成一能量敏感層在該目標層上。該製備方法亦包括執行一能量處理製程以形成一處理部在該能量處理層中。該處理部為在一周圍區中。該製備方法還包括移除該處理部以使該能量敏感層之一餘留部分為被該周圍區所圍繞的一中心區；以及將該能量敏感層之該餘留部分的一圖案轉移到該目標層。
本揭露之另一實施例提供一種半導體元件結構的製備方法。該製備方法包括形成一目標層在一半導體基底上；以及形成一能量敏感層在該目標層上。該製備方法亦包括在該能量敏感層上執行一能量處理製程以將該能量敏感層的一部份轉變成一處理部。該能量敏感層的一未處理部被該處理部所圍繞。該製備方法還包括移除該處理部；以及將該能量敏感層之該未處理部的一圖案轉移到該目標層，以便暴露該半導體基底。
本揭露的該等實施例具有一些有利的特徵。藉由形成一處理部在該能量敏感層的該周圍區中，所以可移除直接在該半導體基底之該斜角部上的該等材料。因此，可改善該半導體元件結構的效能與良率。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟包含於本申請案之申請專利範圍內。
10:製備方法
100:半導體元件結構
101:半導體基底
101a:中心部
101b:斜角部
103:目標層
105:能量敏感層
111:能量處理製程
113:處理部
211:能量處理製程
213:處理部
30:製備方法
307:圖案化硬遮罩
311:能量處理製程
313:處理部
CR:中心區
PR:周圍區
S11:步驟
S13:步驟
S15:步驟
S17:步驟
S19:步驟
S31:步驟
S33:步驟
S35:步驟
S37:步驟
S39:步驟
S41:步驟
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號指相同的元件。
圖1是流程示意圖，例示本揭露一些實施例之半導體元件結構的製備方法。
圖2是流程示意圖，例示本揭露一些實施例之半導體元件結構的製備方法。
圖3是頂視示意圖，例示本揭露一些實施例在半導體元件結構形成期間依序形成一目標層以及一能量敏感層在一半導體基底上的中間階段。
圖4是剖視示意圖，例示本揭露一些實施例沿圖3之剖線A-A’的剖面。
圖5是頂視示意圖，例示本揭露一些實施例在半導體元件結構形成期間執行一能量處理製程以形成一處理部在該能量敏感層中的中間階段。
圖6是剖視示意圖，例示本揭露一些實施例沿圖5之剖線A-A’的剖面。
圖7是頂視示意圖，例示本揭露一些實施例在半導體元件結構形成期間移除該處理部的中間階段。
圖8是剖視示意圖，例示本揭露一些實施例沿圖7之剖線A-A’的剖面。
圖9是頂視示意圖，例示本揭露一些實施例在半導體元件結構形成期間將該能量敏感層的一餘留部分轉移到該目標層的中間階段。
圖10是剖視示意圖，例示本揭露一些實施例沿圖9之剖線A-A’的剖面。
圖11是頂視示意圖，例示本揭露一些實施例在半導體元件結構形成期間移除該能量敏感層之該餘留部分的中間階段。
圖12是剖視示意圖，例示本揭露一些實施例沿圖11之剖線A-A’的剖面。
圖13是頂視示意圖，例示本揭露一些實施例在半導體元件結構形成期間執行一能量處理製程以形成一處理部在該能量敏感層中的中間階段。
圖14是剖視示意圖，例示本揭露一些實施例沿圖13之剖線A-A’的剖面。
圖15是頂視示意圖，例示本揭露一些實施例在半導體元件結構形成期間移除該能量敏感層之該處理部的中間階段。
圖16是剖視示意圖，例示本揭露一些實施例沿圖15之剖線A-A’的剖面。
圖17是頂視示意圖，例示本揭露一些實施例在半導體元件結構形成期間形成一圖案化硬遮罩在該能量敏感層上的中間階段。
圖18是剖視示意圖，例示本揭露一些實施例沿圖17之剖線A-A’的剖面。
圖19是頂視示意圖，例示本揭露一些實施例在半導體元件結構形成期間使用該圖案化硬遮罩當作一遮罩而執行一能量處理製程以形成一處理部在該能量敏感層中的中間階段。
圖20是剖視示意圖，例示本揭露一些實施例沿圖19之剖線A-A’的剖面
100:半導體元件結構
101:半導體基底
101a:中心部
101b:斜角部
103:目標層
CR:中心區
PR:周圍區
Claims (20)
- 一種斜角蝕刻方法，包括：形成一目標層在一半導體基底上；形成一能量敏感層在該目標層上；執行一能量處理製程以定義出在該能量敏感層中且位於該半導體基底之一周圍區正上方的一處理部；移除經定義之該處理部以使該能量敏感層之一餘留部分為被該周圍區所圍繞的一中心區上；以及在保留至少一部分該能量敏感層之該餘留部分的期間移除該周圍區正上方的該目標層，以將該能量敏感層之該餘留部分的一圖案轉移到該目標層。
- 如請求項1所述之斜角蝕刻方法，其中該半導體基底的一斜角部被該處理部所覆蓋。
- 如請求項2所述之斜角蝕刻方法，其中在該目標層蝕刻之後，暴露該半導體基底的該斜角部。
- 如請求項1所述之斜角蝕刻方法，其中該能量敏感層包括一交聯化合物，該交聯化合物具有一交聯官能基。
- 如請求項4所述之斜角蝕刻方法，其中該交聯官能基包括一雙鍵結。
- 如請求項1所述之斜角蝕刻方法，其中該處理部直接接觸該目標層。
- 如請求項1所述之斜角蝕刻方法，其中在移除該處理部之後，部分暴露該目標層。
- 如請求項1所述之斜角蝕刻方法，其中該能量敏感層之該餘留部分的該圖案藉由一乾蝕刻製程而轉移到該目標層。
- 如請求項1所述之斜角蝕刻方法，還包括在該能量敏感層之該餘留部分的該圖案轉移到該目標層之後，移除該能量敏感層的該餘留部分。
- 如請求項1所述之斜角蝕刻方法，其中該能量處理製程為一電子束直寫製程(electron-beam(e-beam)writing process)。
- 一種半導體元件結構的製備方法，包括：形成一目標層在一半導體基底上；形成一能量敏感層在該目標層上；在該能量敏感層上執行一能量處理製程以轉變該能量敏感層的一部份、定義出在該能量敏感層中且位於該半導體基底之一周圍區正上方的一處理部，其中該能量敏感層的一未處理部被該處理部所圍繞；移除該處理部；以及 在保留至少一部分該能量敏感層之該餘留部分的期間移除該周圍區正上方的該目標層，以將該能量敏感層之該未處理部的一圖案轉移到該目標層並暴露該半導體基底。
- 如請求項11所述之製備方法，其中該能量敏感層的該處理部與該半導體基底的一斜角部重疊。
- 如請求項11所述之製備方法，其中該能量敏感層的該未處理部並未與該半導體基底的一斜角部重疊。
- 如請求項11所述之製備方法，其中該處理部穿過該能量敏感層。
- 如請求項11所述之製備方法，其中該處理部的一下表面高於該目標層的一上表面。
- 如請求項11所述之製備方法，該能量處理製程為一電子束直寫製程。
- 如請求項11所述之製備方法，還包括：形成一圖案化硬遮罩在該能量敏感層上；以及使用該圖案化硬遮罩當作一遮罩而執行一能量處理製程。
- 如請求項17所述之製備方法，其中該能量敏感層的一中心區被該圖 案化硬遮罩所覆蓋。
- 如請求項11所述之製備方法，其中該能量敏感層包括一交聯化合物，該交聯化合物具有一交聯官能基。
- 如請求項19所述之製備方法，其中該交聯官能基包括一雙鍵結。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/562,633 | 2021-12-27 | ||
| US17/562,633 US20230205081A1 (en) | 2021-12-27 | 2021-12-27 | Method for preparing semiconductor device structure including bevel etching process |
| US17/562,193 | 2021-12-27 | ||
| US17/562,193 US20230207327A1 (en) | 2021-12-27 | 2021-12-27 | Bevel etching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI799193B true TWI799193B (zh) | 2023-04-11 |
| TW202326847A TW202326847A (zh) | 2023-07-01 |
Family
ID=86938224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111109654A TWI799193B (zh) | 2021-12-27 | 2022-03-16 | 斜角蝕刻方法及半導體元件結構的製備方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116364543A (zh) |
| TW (1) | TWI799193B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050020087A1 (en) * | 2003-04-24 | 2005-01-27 | Hermann Wagner | Method and apparatus for removing an edge region of a layer applied to a substrate and for coating a substrate and a substrate |
| US20070026670A1 (en) * | 2005-07-29 | 2007-02-01 | Holger Schuehrer | Method of reducing contamination by removing an interlayer dielectric from the substrate edge |
| US20200002568A1 (en) * | 2017-03-16 | 2020-01-02 | Merck Patent Gmbh | Lithographic compositions and methods of use thereof |
| TW202025337A (zh) * | 2018-09-21 | 2020-07-01 | 美商應用材料股份有限公司 | 在基板邊緣處的層的部分去除 |
-
2022
- 2022-03-16 TW TW111109654A patent/TWI799193B/zh active
- 2022-10-18 CN CN202211276881.0A patent/CN116364543A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050020087A1 (en) * | 2003-04-24 | 2005-01-27 | Hermann Wagner | Method and apparatus for removing an edge region of a layer applied to a substrate and for coating a substrate and a substrate |
| US20070026670A1 (en) * | 2005-07-29 | 2007-02-01 | Holger Schuehrer | Method of reducing contamination by removing an interlayer dielectric from the substrate edge |
| US20200002568A1 (en) * | 2017-03-16 | 2020-01-02 | Merck Patent Gmbh | Lithographic compositions and methods of use thereof |
| TW202025337A (zh) * | 2018-09-21 | 2020-07-01 | 美商應用材料股份有限公司 | 在基板邊緣處的層的部分去除 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116364543A (zh) | 2023-06-30 |
| TW202326847A (zh) | 2023-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11145519B2 (en) | Mechanisms for forming patterns using multiple lithography processes | |
| US9875906B2 (en) | Mechanisms for forming patterns using multiple lithography processes | |
| US20240153772A1 (en) | Method for preparing semiconductor device structure with lining layer | |
| TWI799193B (zh) | 斜角蝕刻方法及半導體元件結構的製備方法 | |
| US20230205081A1 (en) | Method for preparing semiconductor device structure including bevel etching process | |
| TWI809809B (zh) | 具有不同深度特徵之半導體元件結構的製備方法 | |
| US20230207327A1 (en) | Bevel etching method | |
| TWI855317B (zh) | 具有不同深度特徵之半導體元件結構的製備方法 | |
| TWI803241B (zh) | 具有不同高度的圖案之半導體元件結構的製備方法 | |
| TWI833197B (zh) | 具有不同深度特徵之半導體元件結構的製備方法 | |
| TWI817469B (zh) | 具有能量可移除間隙子之半導體元件結構的製備方法 | |
| US11876000B2 (en) | Method for preparing semiconductor device structure with patterns having different heights | |
| US11875994B2 (en) | Method for preparing semiconductor device structure with features at different levels | |
| US20230223260A1 (en) | Method for preparing semiconductor device structure having features of different depths | |
| US20240304444A1 (en) | Method for preparing semiconductor device structure having features of different depths | |
| US20230223261A1 (en) | Method for preparing semiconductor device structure with features at different levels | |
| US20240363346A1 (en) | Method for preparing semiconductor device structure having features of different depths | |
| US20230360957A1 (en) | Method for preparing semiconductor device structure using nitrogen-containing pattern | |
| US11501970B2 (en) | Semiconductor device structure with a fine pattern |